CN105097536A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105097536A CN105097536A CN201410199456.5A CN201410199456A CN105097536A CN 105097536 A CN105097536 A CN 105097536A CN 201410199456 A CN201410199456 A CN 201410199456A CN 105097536 A CN105097536 A CN 105097536A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- dielectric layer
- mask layer
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构的形成方法,包括:提供衬底,所述衬底表面具有介质层;在所述介质层表面形成掩膜层,所述掩膜层内具有若干暴露出介质层表面的第一开口;以所述掩膜层为掩膜,采用气体团簇离子束轰击工艺刻蚀所述介质层直至暴露出衬底表面为止,在所述介质层内形成第二开口,所形成的第二开口侧壁垂直于衬底表面;在所述第二开口内形成鳍部;去除掩膜层和部分介质层,暴露出部分鳍部的侧壁表面,使所述介质层的表面低于鳍部的顶部。所形成的鳍部形貌良好、结构尺寸精确均一。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用,因此随着半导体器件的元件密度和集成度的提高,平面晶体管的栅极尺寸也越来越短,传统的平面晶体管对沟道电流的控制能力变弱,产生短沟道效应,产生漏电流,最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应,抑制漏电流,现有技术提出了鳍式场效应晶体管(FinFET)。鳍式场效应晶体管是一种常见的多栅器件。
如图1所示,是一种鳍式场效应晶体管的结构示意图,包括:半导体衬底100;位于半导体衬底100表面的鳍部101;位于半导体衬底100表面的介质层102,所述介质层102覆盖部分所述鳍部101的侧壁,且介质层102表面低于鳍部101顶部;位于介质层102表面、以及鳍部101的顶部和侧壁表面的栅极结构103;位于所述栅极结构103两侧的鳍部101内的源区104a和漏区104b。
然而,现有的鳍式场效应晶体管中,鳍部的形貌不良,结构尺寸的精确度和均一性较差,导致鳍式场效应晶体管的性能不稳定。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法,所形成的鳍部形貌良好、结构尺寸的精确度和均一性提高,以所述鳍部形成的鳍式场效应晶体管的性能改善。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供衬底,所述衬底表面具有介质层;在所述介质层表面形成掩膜层,所述掩膜层内具有若干暴露出介质层表面的第一开口;以所述掩膜层为掩膜,采用气体团簇离子束轰击工艺刻蚀所述介质层直至暴露出衬底表面为止,在所述介质层内形成第二开口,所形成的第二开口侧壁垂直于衬底表面;在所述第二开口内形成鳍部;去除掩膜层和部分介质层,暴露出部分鳍部的侧壁表面,使所述介质层的表面低于鳍部的顶部。
可选的,气体团簇离子束轰击工艺包括:气体包括刻蚀气体和载气,刻蚀气体包括卤族元素与碳元素、氢元素和氮元素中的一种或多种组成的化合物气体,载气包括惰性气体和氮气中的一种或多种,刻蚀气体的气压大于或等于一个大气压,所述气体经过电离形成气体团簇的离子束,离子束加速电场强度小于或等于100kV,离子束能量小于或等于100keV,离子束剂量小于或等于1E17cluster/cm2,所述离子束轰击的方向垂直于所述衬底表面。
可选的,所述刻蚀气体包括:CH3F、CH3Cl、CH3Br、CHF3、CHClF2、CHBrF2、CH2F2、CH2ClF、CH2BrF、CHCl2F、CHBrCl2、CHBr3中的一中或多种。
可选的,所述气体还包括:O2、CO、CO2、NO、NO2、N2O、NH3中的一种或两种。
可选的,所述鳍部的形成工艺包括:采用选择性外延沉积工艺在所述第二开口内形成鳍部材料层。
可选的,所述选择性外延沉积工艺的温度为800℃~1250℃。
可选的,所述选择性外延沉积工艺还在所述掩膜层表面形成鳍部材料层,所述鳍部材料层填充满第二开口,所述鳍部的形成工艺还包括:在所述选择性外延沉积工艺之后,平坦化所述鳍部材料层,直至暴露出所述掩膜层表面为止。
可选的,还包括:在所述平坦化工艺之后,去除所述掩膜层;在去除所述掩膜层之后,平坦化所述鳍部材料层,直至所述鳍部材料层的顶部与介质层表面齐平,形成鳍部。
可选的,所述平坦化工艺为化学机械抛光工艺。
可选的,所述鳍部材料层的材料为硅、锗、硅锗或碳化硅。
可选的,所述鳍部材料层的材料为硅时,所述选择性外延沉积工艺包括:温度为500℃~1250℃,气压为1托~100托,气体包括硅源气体、HCl和H2,所述硅源气体的流量为1标准毫升/分钟~1000标准毫升/分钟,所述HCl的流量为1标准毫升/分钟~1000标准毫升/分钟,H2的流量为0.1标准升/分钟~50标准升/分钟。
可选的,所述硅源气体为SiH4或SiH2Cl2。
可选的,所述掩膜层的形成工艺包括:在介质层表面形成掩膜材料层;在所述掩膜材料层表面形成图形化的光刻胶层,所述图形化的光刻胶层暴露出需要形成鳍部的对应位置的掩膜材料层表面;以所述图形化的光刻胶层为掩膜,刻蚀所述掩膜材料层,直至暴露出介质层表面为止,形成掩膜层;在刻蚀所述掩膜材料层之后,去除所述图形化的光刻胶层。
可选的,所述掩膜材料层的材料为氮化硅、氮氧化硅或无定形碳。
可选的,还包括:在形成所述图形化的光刻胶层之前,在所述掩膜材料层表面形成屏蔽氧化层;所述图形化的光刻胶层暴露出所述屏蔽氧化层表面;在形成鳍部之后,去除掩膜层之前,去除所述屏蔽氧化层。
可选的,所述屏蔽氧化层的材料为氧化硅;去除所述屏蔽氧化层的工艺为湿法刻蚀工艺。
可选的,去除所述掩膜层的工艺为湿法刻蚀工艺。
可选的,还包括:在去除掩膜层和部分介质层之后,在介质层表面、以及鳍部的侧壁和顶部表面形成横跨于所述鳍部的栅极结构;在所述栅极结构两侧的鳍部内形成源区和漏区。
可选的,所述栅极结构包括:位于介质层表面、以及鳍部的侧壁和底部表面的栅介质层,位于栅介质层表面的栅极层,以及位于栅极层和栅介质层侧壁表面的侧墙。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的形成方法中,所述衬底表面具有介质层,以所述介质层掩膜层为掩膜,采用气体团簇离子束轰击(GCIB,GasClusterIonBeam)工艺刻蚀所述介质层,直至暴露出衬底表面为止,在所述介质层内形成第二开口。所述气体团簇离子束轰击工艺能够形成侧壁垂直于衬底表面的第二开口,而且所形成的第二开口侧壁形貌良好。由于所述第二开口用于形成鳍部,因此所形成的鳍部侧壁能够相对于衬底表面垂直,且所形成的鳍部侧壁表面形貌良好,有利于提高鳍部的器件密度。而且,由于所述介质层与衬底之间具有刻蚀选择性,所述气体团簇离子束轰击工艺能够停止于所述衬底表面,所述第二开口的深度即所述介质层的厚度,所形成的第二开口深度均一,而所述鳍部的高度由所述第二开口的深度决定,能够使所形成的鳍部高度精确均一。由于所形成的鳍部形貌良好,结构尺寸精确均一,且鳍部的器件密度提高,以所述鳍部形成的鳍式场效应晶体管的性能改善。
进一步,在气体团簇离子束轰击工艺中,以刻蚀气体电离形成离子束,对离子束施加小于或等于100kV的加速电场,并且使离子束具有小于或等于100keV的能量,使所述离子束垂直向衬底表面方向轰击。由于所述离子束具有较高的轰击速度以及能量,能够使刻蚀形成的第二开口侧壁相对于衬底表面方向垂直,且所形成的第二开口侧壁形貌良好,从而使形成于第二开口内的鳍部形貌良好、结构尺寸精确均一。
进一步,所述鳍部的形成工艺包括选择性外延沉积工艺,所述选择性外延沉积工艺能够自第二开口底部暴露出的衬底表面开始,向第二开口顶部生长鳍部材料层,因此所形成的鳍部高度能够由所述选择性外延沉积工艺精确控制,所形成的鳍部高度精确均一。
进一步,所述选择性外延沉积工艺还在所述掩膜层表面形成鳍部材料层,在所述选择性外延沉积工艺之后,平坦化所述鳍部材料层,直至暴露出第二介质层表面为止,所形成的鳍部高度由所述第二介质层的厚度决定,能够使所形成的鳍部高度精确均一。
进一步,所述选择性外延沉积工艺的温度为800℃~1250℃,所述选择性外延沉积工艺的温度较高,所形成的鳍部致密均匀,所形成的鳍部质量良好,以所述鳍部形成的鳍式场效应晶体管的形成改善。
附图说明
图1是一种鳍式场效应晶体管的结构示意图;
图2至图10是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述,现有的鳍式场效应晶体管中,鳍部的形貌不良,精确度和均一性较差,导致鳍式场效应晶体管的性能不稳定。
经过研究发现,一种形成如图1所示鳍部101的方法实施例包括:提供半导体基底;在半导体基底表面形成掩膜层,所述掩膜层定义了需要形成鳍部101的对应位置;以所述掩膜层为掩膜层,采用各向异性的干法刻蚀工艺刻蚀所述半导体基底,在所述半导体基底内形成若干沟槽,相邻沟槽之间的半导体衬底形成鳍部101。
随着半导体器件的尺寸不断缩小、器件密度不断提高,所述鳍部101的宽度尺寸不断缩小,相邻鳍部101之间的距离不断缩小,同时,为了使栅极结构103底部的鳍部101内所形成的沟道区具有足够宽度,所述鳍部101的高度不能相应减小,因此相邻鳍部101之间的沟槽深宽比提高,则形成所述沟槽的刻蚀工艺难度提高,而且刻蚀形成的沟槽侧壁和底部形貌不佳,容易导致所形成的鳍部101形貌和结构不良,所述鳍部101的高度难以精确控制,且鳍部101尺寸的均一性较差。
具体的,采用常规的各向异性干法刻蚀工艺形成所述高深宽比的沟槽时,由于沟槽的深度较深,而沟槽的宽度较窄,使得刻蚀气体难以进入所述沟槽底部,导致刻蚀气体对沟槽底部的刻蚀不充分,容易使所形成的沟槽侧壁容易相对于半导体基底表面倾斜,所形成的沟槽底部宽度小于顶部宽度,即所形成的鳍部101侧壁相对于半导体基底倾斜,鳍部101顶部宽度小于底部宽度,使得鳍部101平行于半导体基底表面方向的图形尺寸较大,则若干鳍部101的密度较低。而且,采用常规的各向异性干法刻蚀工艺形成所述高深宽比的沟槽,所形成的沟槽深度难以精确控制,即所形成的鳍部101高度的精确度和均一性较差。
为了解决上述问题,本发明提出一种半导体结构的形成方法。其中,所述衬底表面具有介质层,以所述介质层掩膜层为掩膜,采用气体团簇离子束轰击工艺刻蚀所述介质层,直至暴露出衬底表面为止,在所述介质层内形成第二开口。所述气体团簇离子束轰击工艺能够形成侧壁垂直于衬底表面的第二开口,而且所形成的第二开口侧壁形貌良好。由于所述第二开口用于形成鳍部,因此所形成的鳍部侧壁能够相对于衬底表面垂直,且所形成的鳍部侧壁表面形貌良好,有利于提高鳍部的器件密度。而且,由于所述介质层与衬底之间具有刻蚀选择性,所述气体团簇离子束轰击工艺能够停止于所述衬底表面,所述第二开口的深度即所述介质层的厚度,所形成的第二开口深度均一,而所述鳍部的高度由所述第二开口的深度决定,能够使所形成的鳍部高度精确均一。由于所形成的鳍部形貌良好,结构尺寸精确均一,且鳍部的器件密度提高,以所述鳍部形成的鳍式场效应晶体管的性能改善。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2至图10是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图2,提供衬底200,所述衬底200表面具有介质层201。
所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底,例如氮化镓衬底或砷化镓衬底等。本实施例中,所述衬底200为硅衬底,后续在介质层201内形成第二开口后,所述第二开口底部暴露出所述衬底200表面,所述衬底能够作为在第二开口内选择性外延沉积鳍部材料层的种子层。
所述介质层201的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料或超低K介质材料,所述介质层201的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述介质层201后续用于在相邻鳍部之间进行电隔离。
本实施例中,后续形成的鳍部与所述介质层201的表面齐平,所述介质层201的厚度决定了所形成的鳍部高度,所述介质层201的厚度为1200埃~2000埃。由于后续形成的鳍部高度由介质层201的厚度决定,能够使所述鳍部的高度更精确均一。
本实施例中,所述介质层201的材料为氧化硅,形成工艺为化学气相沉积工艺,包括:气体包括氧源气体、硅源气体和载气,氧源气体的流量为1000sccm~3000sccm,载气的流量为1000sccm~3000sccm,硅源气体的流量为50sccm~500sccm,气压为0.5Torr~10Torr,温度为100℃~500℃,频率为300W~1200W。其中,所述氧源气体为氧气、臭氧或一氧化二氮气体,硅源气体为硅烷或正硅酸乙酯,载气为惰性气体、氮气或氢气。
请参考图3,在介质层201表面形成掩膜材料层202;在所述掩膜材料层202上形成图形化的光刻胶层204,所述图形化的光刻胶层204暴露出部分掩膜材料层202表面。
所述掩膜材料层后续用于形成掩膜层,所述掩膜层用于作为刻蚀介质层201的掩膜。所述掩膜材料层202的材料为氮化硅、氮氧化硅、无定形碳中的一种或多种,所述掩膜材料层202的材料与介质层201的材料不同、且具有较高的硬度,能够使所形成的掩膜层在后续刻蚀介质层201的过程中,保持图形的稳定性,以保证刻蚀形成的第二开口平行于衬底200表面方向的图形精确均一。本实施例中,所述掩膜材料层202的材料为氮化硅。
所述光刻胶层204作为刻蚀掩膜材料层202的掩膜,所述光刻胶层204暴露出的区域即后续需要形成鳍部的对应位置。所述光刻胶层204的形成工艺包括:在掩膜材料层202表面涂布光刻胶膜;对所述光刻胶膜进行曝光显影工艺,使所述光刻胶膜图形化,以形成光刻胶层204。
本实施例中,为了使所形成的鳍部平行于衬底200表面方向的尺寸缩小,且相邻鳍部之间的距离缩小,需要使所述光刻胶层204定义的图形尺寸更小,所述光刻胶层204能够以双重曝光工艺形成,所述双重曝光工艺包括LELE(Litho-Etch-Litho-Etch)工艺、或LLE(Litho-Litho-Etch)工艺。采用所述双重曝光工艺形成的光刻胶层204能够突破光刻工艺对于图形尺寸的限制,进而缩小光刻胶层204定义的图形尺寸。
本实施例中,为了隔离并粘结所述掩膜材料层202和光刻胶层204,在形成所述图形化的光刻胶层204之前,在所述掩膜材料层202表面形成屏蔽氧化层203;所述图形化的光刻胶层204暴露出所述屏蔽氧化层203表面。所述屏蔽氧化层203能够在形成光刻胶层204的曝光显影工艺中,保护掩膜材料层202表面免受损伤,并且能够提高掩膜材料层203和光刻胶层204之间的结合能力,避免后续形成掩膜层时,光刻胶层发生剥离。本实施例中,所述屏蔽氧化层203的材料为氧化硅,形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
请参考图4,以所述图形化的光刻胶层204(如图3所示)为掩膜,刻蚀所述掩膜材料层202(如图3所示),直至暴露出介质层201表面为止,形成掩膜层202a,所述掩膜层202a内具有若干暴露出介质层201表面的第一开口202b;在刻蚀所述掩膜材料层202之后,去除所述图形化的光刻胶层204。
刻蚀所述掩膜材料层202的工艺为各向异性的干法刻蚀工艺,所形成的掩膜层202a平行于衬底200表面方向的图形与光刻胶层204一致,所述掩膜层202a作为后续刻蚀介质层201的掩膜,后续刻蚀形成的第二开口平行于衬底200表面方向的图形与光刻胶层204一致。
所述各向异性的干法刻蚀工艺包括:气体包括刻蚀气体和载气,所述刻蚀气体包括CF4、CHF3、CH2F2、CH3F中的一种或多种,所述载气为惰性气体,所述气体中还包括氧气,刻蚀气体的流量为50sccm~100sccm,氧气的流量为50sccm~100sccm,载气的流量为100sccm~1000sccm,功率大于100W,偏置电压大于10V。
在本实施例中,所述掩膜材料层202表面还具有屏蔽氧化层203,在刻蚀所述掩膜材料层202之前,需要首先刻蚀所述屏蔽氧化层203,并暴露出掩膜材料层202表面。
去除所述光刻胶层204的工艺为湿法去胶工艺或灰化工艺,去除所述光刻胶层204之后,后续仅以所述掩膜层202a刻蚀介质层201,能够避免光刻胶层204对刻蚀形成的第二开口形貌造成不良影响。
在另一实施例中,所述掩膜层还能够以自对准多重图形化掩膜工艺形成,所述自对准多重图形化掩膜工艺包括自对准双重图形化(Self-alignedDoublePatterned,SaDP)工艺、自对准三重图形化(Self-alignedTriplePatterned)工艺、或自对准四重图形化(Self-alignedDoubleDoublePatterned,SaDDP)工艺。
在一实施例中,所述掩膜层以自对准双重图形化工艺形成,包括:在介质层表面沉积牺牲膜;在所述牺牲膜表面形成图形化的光刻胶层;以所述光刻胶层为掩膜,刻蚀所述牺牲膜直至暴露出介质层表面为止,形成牺牲层,并去除光刻胶层;在介质层和牺牲层表面沉积掩膜材料膜;回刻蚀所述掩膜材料膜直至暴露出牺牲层和介质层表面为止,在牺牲层两侧的介质层表面形成掩膜层;在回刻蚀工艺之后,去除牺牲层。
请参考图5,以所述掩膜层202a为掩膜,采用气体团簇离子束轰击工艺刻蚀所述介质层201,直至暴露出衬底200表面为止,在所述介质层201内形成第二开口205,所形成的第二开口205侧壁垂直于衬底200表面。
所述第二开口205用于形成鳍部,因此所述第二开口205的形貌和结构尺寸决定了所形成的鳍部的形貌和结构尺寸,为了保证后续形成的鳍部结构尺寸精确均一、且鳍部侧壁相对于衬底200表面垂直,需要使第二开口205的结构尺寸精确均一、且侧壁相对于衬底200表面垂直。
本实施例中,采用气体团簇离子束轰击工艺刻蚀所述介质层201并形成第二开口205,能够使所形成的第二开口205顶部和底部平行于衬底200表面方向的图形均与掩膜层202a内的第一开口202b(如图4所示)一致,且所述第二开口205的侧壁相对于衬底200表面方向垂直。
所述气体团簇离子束轰击工艺能够精确控制平行于衬底200表面方向、以及垂直于衬底200表面方向的刻蚀量,从而使所形成的第二开口205的形貌和结构尺寸精确均一。尤其是,当所需形成的第二开口205深宽比较大时,所述气体团簇离子束轰击工艺能够使所形成的第二开口205的形貌更为良好、结构尺寸更精确均一。
在所述气体团簇离子束轰击工艺中,气体被解离并形成离子束,所述离子束在所施加的加速电场和离子束能量的作用下,朝向所述介质层201表面的方向轰击,因此去除未被掩膜层202a覆盖的部分介质层201的材料,直至暴露出衬底200表面为止。
所述离子束轰击的方向决定了刻蚀形成的第二开口205侧壁的形貌。在本实施例中,所述离子束以垂直于衬底200表面的方向对介质层201进行轰击,从而能够使所形成的第二开口205的侧壁相对于衬底200表面方向垂直,而且第二开口205的底部图形以及顶部图形均与第一开口202b底部图形一致,所形成的第二开口205平行于衬底200表面方向的尺寸精确均一。
由于介质层201和衬底200的材料不同,所述介质层201和衬底200之间具有刻蚀选择性,通过调节气体的成分、以及加速电场和离子束能量,能够使离子束的轰击作用停止于衬底200表面,所述离子束不会继续对衬底200进行刻蚀,从而形成深度精确的第二开口205,则后续形成于第二开口205内的鳍部高度精确均一。
而且,所形成的第二开口205底部暴露出衬底200表面,所述第二开口205的底部平坦,而所述第二开口205的侧壁垂直于衬底200表面,因此所述第二开口205的侧壁与底部呈直角,能够使形成于第二开口205内的鳍部与衬底200之间的接触更稳定。
气体团簇离子束轰击工艺包括:气体包括刻蚀气体和载气,刻蚀气体包括卤族元素与碳元素、氢元素和氮元素中的一种或多种组成的化合物气体,载气包括惰性气体和氮气中的一种或多种,刻蚀气体的气压大于或等于一个大气压(1.013×105帕),所述气体经过电离形成气体团簇的离子束,离子束加速电场强度小于或等于100kV,离子束能量小于或等于100keV,离子束剂量小于或等于1E17cluster/cm2,所述离子束轰击的方向垂直于所述衬底200表面。
在所述气体团簇离子束轰击工艺中,首先将刻蚀气体进行电离,形成气体团簇,并使所述气体团簇以离子束的形式向介质层201表面轰击,所述气体团簇在接触到待刻蚀的介质层201表面之后,再分解成能够与介质层201反应的刻蚀气体,从而能够使暴露出的介质层201表面沿离子束轰击的方向被刻蚀去除,而平行于离子束轰击方向的介质层201表面不会接触到气体团簇,而未接触到气体团簇的介质层201不会受到刻蚀,由于所述离子束的轰击方向垂直于衬底200表面,因此能够使所形成的第二开口205的侧壁垂直于衬底200表面。
而且,由于对所述气体团簇施加了足够大的加速电场强度和离子束能量,使得所述气体团簇具有足够大的能量抵达第二开口205的待刻蚀底部,因此,即使所述第二开口205的深宽比较大,也能够使第二开口205底部待刻蚀的介质层201表面充分与气体团簇接触,从而保证了刻蚀形成的第二开口205底部图形与掩膜层202a内的第一开口202b图形一致,即所形成的第二开口205侧壁垂直于衬底200表面。
本实施例中,所述介质层201的材料为氧化硅,所述刻蚀气体包括:CH3F、CH3Cl、CH3Br、CHF3、CHClF2、CHBrF2、CH2F2、CH2ClF、CH2BrF、CHCl2F、CHBrCl2、CHBr3中的一中或多种。此外,所述气体还包括:O2、CO、CO2、NO、NO2、N2O、NH3中的一种或两种。
所形成的第二开口205深度即所述介质层201的厚度,所述第二开口205的深度为100纳米~1000纳米,所述第二开口205的深宽比为3:1~10:1。
请参考图6,在所述第二开口205(如图5所示)内和屏蔽氧化层203表面形成鳍部材料层206,所述鳍部材料层206填充满第二开口205。
所述鳍部材料层206的材料为半导体材料,例如硅、锗、硅锗或碳化硅,形成工艺为选择性外延沉积工艺。所述选择性外延沉积工艺在半导体材料表面的沉积速率较快,而在介质材料表面的沉积速率慢,由于所述第二开口205底部暴露出衬底200表面,因此能够自第二开口205底部的衬底200表面向第二开口205顶部的方向生长所述鳍部材料层206。本实施例中,所形成的鳍部材料层206高于所述介质层201表面,且覆盖于所述屏蔽氧化层203表面。
本实施例中,所述鳍部材料层206的材料为硅时,所述选择性外延沉积工艺包括:温度为500℃~1250℃,气压为1托~100托,气体包括硅源气体、HCl和H2,所述硅源气体的流量为1标准毫升/分钟~1000标准毫升/分钟,所述HCl的流量为1标准毫升/分钟~1000标准毫升/分钟,H2的流量为0.1标准升/分钟~50标准升/分钟。其中,所述硅源气体为SiH4或SiH2Cl2。
本实施例中,所述选择性外延沉积工艺的温度为800℃~1250℃,所述温度较高,能够使所形成的鳍部材料层206内部均匀致密,则后续以所述鳍部材料层206形成的鳍部内部致密均匀,以所述鳍部形成的鳍式场效应晶体管性能良好。
请参考图7,在所述选择性外延沉积工艺之后,平坦化所述鳍部材料层206,直至暴露出屏蔽氧化层203表面为止。
在所述平坦化工艺中,所述屏蔽氧化层203和掩膜层202a能够保护所述介质层201的表面免受损伤,从而保证后续刻蚀介质层201之后,所述介质层201的厚度更为精确。
本实施例中,所述平坦化工艺为化学机械抛光工艺,经过抛光之后,所述鳍部材料层206的表面与屏蔽氧化层203齐平。在另一实施例中,所述平坦化工艺还能够为回刻蚀工艺。
在其他实施例中,掩膜层表面未形成所述屏蔽氧化层,所述平坦化工艺暴露出所述掩膜层,且鳍部材料层的表面与掩膜层齐平。
请参考图8,在所述平坦化工艺之后,去除所述掩膜层202a(如图7所示)。
本实施例中,由于所述掩膜层202a表面还具有屏蔽氧化层203(如图7所示),因此在去除掩膜层202a之前,需要先去除所述屏蔽氧化层203。本实施例中,去除所述掩膜层202a和屏蔽氧化层203的工艺为湿法刻蚀工艺,湿法刻蚀工艺的选择性较好,对介质层201表面的损伤较小。
本实施例中,所述屏蔽氧化层203的材料为氧化硅,去除所述屏蔽氧化层203的湿法刻蚀工艺刻蚀液为氢氟酸溶液,在所述氢氟酸溶液中,水和氢氟酸的体积比为50:1~100:1,氢氟酸的浓度小于49%。所述掩膜层202a的材料为氮化硅,去除所述掩膜层202a的湿法刻蚀工艺刻蚀液为磷酸溶液,所述磷酸溶液的质量百分比浓度为85%。由于所述氢氟酸溶液而后磷酸溶液的浓度较低,对介质层201表面的损伤较小。
请参考图9,在去除所述掩膜层202a(如图7所示)之后,平坦化所述鳍部材料层206(如图8所示),直至所述鳍部材料层206的顶部与介质层201表面齐平,形成鳍部206a。
在本实施例中,在后续去除部分介质层201之前,对所述鳍部材料层206再进行一次平坦化,使所形成的鳍部206a的顶部表面与介质层201的表面齐平,所述鳍部206a的高度即所述介质层201的厚度。本实施例中,所述平坦化工艺为化学机械抛光工艺。在其他实施例中,所述平坦化工艺还能够为回刻蚀工艺。
所述鳍部206a形成于第二开口205(如图5所示)内,且所述第二开口205的形貌和结构尺寸精确均一,所述第二开口205的侧壁垂直于衬底200表面,则所述鳍部206a的侧壁垂直于衬底200表面、且形貌良好、结构尺寸精确均一。
请参考图10,去除部分介质层201,暴露出部分鳍部206a的侧壁表面,使所述介质层201的表面低于鳍部206a的顶部。
去除部分介质层201的工艺为回刻蚀工艺,后续在暴露出的鳍部206a侧壁和底部表面形成栅极结构,则栅极结构底部的沟道区宽度增加,所形成的晶体管性能增强。
本实施例中,所述回刻蚀工艺为远端等离子体化学干法刻蚀工艺(SiCONI),包括:刻蚀气体包括NF3和NH3,NF3与NH3的流量比为1:20~5:1,刻蚀温度为40摄氏度~80摄氏度,压强为0.5托~50托,功率小于100瓦,频率小于100千赫兹。
所述远端等离子体化学干法刻蚀工艺是一种各向同性的刻蚀工艺,对鳍部206a的表面损伤小,在经过所述远端等离子体化学干法刻蚀工艺之后,能够保证所述鳍部206a的侧壁和顶部表面形貌良好、损伤较少,以此保证鳍部206a的特征尺寸(CD,CriticalDimension)精确均一。
需要说明的是,在去除掩膜层202a和部分介质层201之后,在介质层201表面、以及鳍部206a的侧壁和顶部表面形成横跨于所述鳍部的栅极结构;在所述栅极结构两侧的鳍部内形成源区和漏区。
所述栅极结构包括:位于介质层201表面、以及鳍部206a的侧壁和底部表面的栅介质层,位于栅介质层表面的栅极层,以及位于栅极层和栅介质层侧壁表面的侧墙。
所述栅极结构的形成工艺包括:在介质层201表面、以及鳍部206a的侧壁和顶部表面形成栅介质膜;在所述栅介质膜表面形成栅极膜;刻蚀部分栅极膜和栅介质膜,直至暴露出介质层201表面、以及鳍部206a的侧壁和顶部表面,形成栅极层和栅介质层;在所述栅极层和栅介质层的侧壁表面形成侧墙。
在一实施例中,所述栅介质膜的材料为氧化硅,所述栅极膜的材料为多晶硅,所述栅介质膜和栅极薄膜的形成工艺为化学气相沉积工艺。所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合,所述侧墙的形成工艺包括:在所述栅极层、栅介质层和鳍部206a表面形成侧墙膜;回刻蚀所述侧墙膜直至暴露出栅极层表面、以及鳍部206a的侧壁和顶部表面,在栅极层和栅介质层两侧的鳍部206a侧壁和顶部表面形成侧墙。
在另一实施例中,所需形成的栅极结构为高K金属栅极(HKMG)结构,则所述栅极结构的形成工艺为后栅工艺(GateLast)。首先在介质层201表面、以及鳍部206a的侧壁和顶部表面沉积伪栅极膜,所述伪栅极膜的材料为多晶硅;刻蚀部分伪栅极膜,直至暴露出介质层201表面、以及鳍部206a的侧壁和顶部表面,形成伪栅极层,所述伪栅极层横跨于鳍部206a的侧壁和顶部表面;在所述伪栅极层两侧的介质层201表面、以及鳍部206a的侧壁和顶部表面形成侧墙;在形成侧墙之后,在介质层201表面、鳍部206a的侧壁和顶部表面形成第三介质层,所述第三介质层的表面与伪栅极层的表面齐平;去除伪栅极层,在第三介质层内形成开口;在所述开口内形成高K栅介质层,在所述高K栅介质层表面的金属栅极层。
本实施例中,所述衬底表面具有介质层,以所述介质层掩膜层为掩膜,采用气体团簇离子束轰击工艺刻蚀所述介质层,直至暴露出衬底表面为止,在所述介质层内形成第二开口。所述气体团簇离子束轰击工艺能够形成侧壁垂直于衬底表面的第二开口,而且所形成的第二开口侧壁形貌良好。由于所述第二开口用于形成鳍部,因此所形成的鳍部侧壁能够相对于衬底表面垂直,且所形成的鳍部侧壁表面形貌良好,有利于提高鳍部的器件密度。而且,由于所述介质层与衬底之间具有刻蚀选择性,所述气体团簇离子束轰击工艺能够停止于所述衬底表面,所述第二开口的深度即所述介质层的厚度,所形成的第二开口深度均一,而所述鳍部的高度由所述第二开口的深度决定,能够使所形成的鳍部高度精确均一。由于所形成的鳍部形貌良好,结构尺寸精确均一,且鳍部的器件密度提高,以所述鳍部形成的鳍式场效应晶体管的性能改善。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底,所述衬底表面具有介质层;
在所述介质层表面形成掩膜层,所述掩膜层内具有若干暴露出介质层表面的第一开口;
以所述掩膜层为掩膜,采用气体团簇离子束轰击工艺刻蚀所述介质层直至暴露出衬底表面为止,在所述介质层内形成第二开口,所形成的第二开口侧壁垂直于衬底表面;
在所述第二开口内形成鳍部;
去除掩膜层和部分介质层,暴露出部分鳍部的侧壁表面,使所述介质层的表面低于鳍部的顶部。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,气体团簇离子束轰击工艺包括:气体包括刻蚀气体和载气,刻蚀气体包括卤族元素与碳元素、氢元素和氮元素中的一种或多种组成的化合物气体,载气包括惰性气体和氮气中的一种或多种,刻蚀气体的气压大于或等于一个大气压,所述气体经过电离形成气体团簇的离子束,离子束加速电场强度小于或等于100kV,离子束能量小于或等于100keV,离子束剂量小于或等于1E17cluster/cm2,所述离子束轰击的方向垂直于所述衬底表面。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述刻蚀气体包括:CH3F、CH3Cl、CH3Br、CHF3、CHClF2、CHBrF2、CH2F2、CH2ClF、CH2BrF、CHCl2F、CHBrCl2、CHBr3中的一中或多种。
4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述气体还包括:O2、CO、CO2、NO、NO2、N2O、NH3中的一种或两种。
5.如权利要求1所述的半导体结构的形成方法,其特征在于,所述鳍部的形成工艺包括:采用选择性外延沉积工艺在所述第二开口内形成鳍部材料层。
6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述选择性外延沉积工艺的温度为800℃~1250℃。
7.如权利要求5所述的半导体结构的形成方法,其特征在于,所述选择性外延沉积工艺还在所述掩膜层表面形成鳍部材料层,所述鳍部材料层填充满第二开口,所述鳍部的形成工艺还包括:在所述选择性外延沉积工艺之后,平坦化所述鳍部材料层,直至暴露出所述掩膜层表面为止。
8.如权利要求7所述的半导体结构的形成方法,其特征在于,还包括:在所述平坦化工艺之后,去除所述掩膜层;在去除所述掩膜层之后,平坦化所述鳍部材料层,直至所述鳍部材料层的顶部与介质层表面齐平,形成鳍部。
9.如权利要求7所述的半导体结构的形成方法,其特征在于,所述平坦化工艺为化学机械抛光工艺。
10.如权利要求5所述的半导体结构的形成方法,其特征在于,所述鳍部材料层的材料为硅、锗、硅锗或碳化硅。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述鳍部材料层的材料为硅时,所述选择性外延沉积工艺包括:温度为500℃~1250℃,气压为1托~100托,气体包括硅源气体、HCl和H2,所述硅源气体的流量为1标准毫升/分钟~1000标准毫升/分钟,所述HCl的流量为1标准毫升/分钟~1000标准毫升/分钟,H2的流量为0.1标准升/分钟~50标准升/分钟。
12.如权利要求11所述的半导体结构的形成方法,其特征在于,所述硅源气体为SiH4或SiH2Cl2。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,所述掩膜层的形成工艺包括:在介质层表面形成掩膜材料层;在所述掩膜材料层表面形成图形化的光刻胶层,所述图形化的光刻胶层暴露出需要形成鳍部的对应位置的掩膜材料层表面;以所述图形化的光刻胶层为掩膜,刻蚀所述掩膜材料层,直至暴露出介质层表面为止,形成掩膜层;在刻蚀所述掩膜材料层之后,去除所述图形化的光刻胶层。
14.如权利要求13所述的半导体结构的形成方法,其特征在于,所述掩膜材料层的材料为氮化硅、氮氧化硅或无定形碳。
15.如权利要求13所述的半导体结构的形成方法,其特征在于,还包括:在形成所述图形化的光刻胶层之前,在所述掩膜材料层表面形成屏蔽氧化层;所述图形化的光刻胶层暴露出所述屏蔽氧化层表面;在形成鳍部之后,去除掩膜层之前,去除所述屏蔽氧化层。
16.如权利要求15所述的半导体结构的形成方法,其特征在于,所述屏蔽氧化层的材料为氧化硅;去除所述屏蔽氧化层的工艺为湿法刻蚀工艺。
17.如权利要求1所述的半导体结构的形成方法,其特征在于,去除所述掩膜层的工艺为湿法刻蚀工艺。
18.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在去除掩膜层和部分介质层之后,在介质层表面、以及鳍部的侧壁和顶部表面形成横跨于所述鳍部的栅极结构;在所述栅极结构两侧的鳍部内形成源区和漏区。
19.如权利要求18所述的半导体结构的形成方法,其特征在于,所述栅极结构包括:位于介质层表面、以及鳍部的侧壁和底部表面的栅介质层,位于栅介质层表面的栅极层,以及位于栅极层和栅介质层侧壁表面的侧墙。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410199456.5A CN105097536A (zh) | 2014-05-12 | 2014-05-12 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410199456.5A CN105097536A (zh) | 2014-05-12 | 2014-05-12 | 半导体结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105097536A true CN105097536A (zh) | 2015-11-25 |
Family
ID=54577689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410199456.5A Pending CN105097536A (zh) | 2014-05-12 | 2014-05-12 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097536A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016176569A1 (en) * | 2015-04-30 | 2016-11-03 | Tel Epion Inc. | Method of surface profile correction using gas cluster ion beam |
CN111564413A (zh) * | 2020-03-03 | 2020-08-21 | 上海华力集成电路制造有限公司 | 鳍结构制作方法 |
CN113053825A (zh) * | 2021-03-09 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
WO2023137974A1 (zh) * | 2022-01-18 | 2023-07-27 | 长鑫存储技术有限公司 | 一种半导体结构和半导体结构的制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003048407A1 (en) * | 2001-10-11 | 2003-06-12 | Epion Corporation | Gcib processing to improve interconnection vias and improved interconnection via |
JP2006216833A (ja) * | 2005-02-04 | 2006-08-17 | Toshiba Corp | Mos型半導体装置及びその製造方法 |
CN1992185A (zh) * | 2005-12-29 | 2007-07-04 | 东部电子股份有限公司 | 制造半导体器件的鳍式场效应晶体管的方法 |
US20070249130A1 (en) * | 2006-04-21 | 2007-10-25 | Anderson Brent A | Finfet/trigate stress-memorization method |
EP2073267A1 (en) * | 2007-12-19 | 2009-06-24 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Method of fabricating multi-gate semiconductor devices and devices obtained |
US20110143626A1 (en) * | 2009-12-15 | 2011-06-16 | Mitsutaka Nishijima | Manufacturing Method of Field Emission Cathode |
WO2012013037A1 (zh) * | 2010-07-30 | 2012-02-02 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
CN103515231A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | FinFET制造方法 |
-
2014
- 2014-05-12 CN CN201410199456.5A patent/CN105097536A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003048407A1 (en) * | 2001-10-11 | 2003-06-12 | Epion Corporation | Gcib processing to improve interconnection vias and improved interconnection via |
JP2006216833A (ja) * | 2005-02-04 | 2006-08-17 | Toshiba Corp | Mos型半導体装置及びその製造方法 |
CN1992185A (zh) * | 2005-12-29 | 2007-07-04 | 东部电子股份有限公司 | 制造半导体器件的鳍式场效应晶体管的方法 |
US20070249130A1 (en) * | 2006-04-21 | 2007-10-25 | Anderson Brent A | Finfet/trigate stress-memorization method |
EP2073267A1 (en) * | 2007-12-19 | 2009-06-24 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Method of fabricating multi-gate semiconductor devices and devices obtained |
US20110143626A1 (en) * | 2009-12-15 | 2011-06-16 | Mitsutaka Nishijima | Manufacturing Method of Field Emission Cathode |
WO2012013037A1 (zh) * | 2010-07-30 | 2012-02-02 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
CN103515231A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | FinFET制造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016176569A1 (en) * | 2015-04-30 | 2016-11-03 | Tel Epion Inc. | Method of surface profile correction using gas cluster ion beam |
US9875947B2 (en) | 2015-04-30 | 2018-01-23 | Tel Epion Inc. | Method of surface profile correction using gas cluster ion beam |
CN111564413A (zh) * | 2020-03-03 | 2020-08-21 | 上海华力集成电路制造有限公司 | 鳍结构制作方法 |
CN113053825A (zh) * | 2021-03-09 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
WO2023137974A1 (zh) * | 2022-01-18 | 2023-07-27 | 长鑫存储技术有限公司 | 一种半导体结构和半导体结构的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9123743B2 (en) | FinFETs and methods for forming the same | |
US9437418B2 (en) | Method for forming spacers for a transistor gate | |
CN104347421A (zh) | 鳍式场效应管的形成方法 | |
CN105097521A (zh) | 半导体器件的形成方法 | |
CN104733315B (zh) | 半导体结构的形成方法 | |
CN103715080A (zh) | 自对准双重图形的形成方法 | |
CN108321090B (zh) | 半导体器件及其形成方法 | |
US10937661B2 (en) | Method for removing silicon oxide and integrated circuit manufacturing process | |
CN105097533A (zh) | 半导体结构的形成方法 | |
CN105097536A (zh) | 半导体结构的形成方法 | |
CN104425264B (zh) | 半导体结构的形成方法 | |
CN111900088B (zh) | 半导体器件及其形成方法 | |
CN104752216B (zh) | 晶体管的形成方法 | |
CN109872953B (zh) | 半导体器件及其形成方法 | |
CN105261566A (zh) | 半导体结构的形成方法 | |
CN105719972B (zh) | 半导体结构的形成方法 | |
CN104425263A (zh) | 半导体结构的形成方法 | |
CN107799462A (zh) | 半导体结构的形成方法 | |
CN104347414B (zh) | 鳍式场效应管的形成方法 | |
CN108630611A (zh) | 半导体结构及其形成方法 | |
CN106960796A (zh) | 形成半导体结构的方法 | |
CN105097519A (zh) | 半导体结构的形成方法 | |
CN106847697A (zh) | 鳍式场效应晶体管的形成方法 | |
CN108074868B (zh) | 半导体结构及其形成方法 | |
CN107978525B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |
|
RJ01 | Rejection of invention patent application after publication |