CN108630611A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108630611A
CN108630611A CN201710169244.6A CN201710169244A CN108630611A CN 108630611 A CN108630611 A CN 108630611A CN 201710169244 A CN201710169244 A CN 201710169244A CN 108630611 A CN108630611 A CN 108630611A
Authority
CN
China
Prior art keywords
side wall
layer
top surface
dummy gate
gate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710169244.6A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710169244.6A priority Critical patent/CN108630611A/zh
Publication of CN108630611A publication Critical patent/CN108630611A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有伪栅极层，所述伪栅极层的侧壁上具有初始侧墙；去除部分初始侧墙形成侧墙，所述侧墙包括：第二区和位于所述第二区上的第一区，且所述第一区与第二区相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙第一区的尺寸小于侧墙第二区的尺寸；在所述基底以及侧墙的侧壁上形成介质结构，所述介质结构的顶部表面与所述伪栅极层的顶部表面齐平。所述方法能够降低形成介质结构的难度。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
晶体管作为最基本的半导体器件目前正被广泛应用。在形成晶体管的过程中，通常需形成介质层，所述介质层用于实现不同器件之间的电隔离。
然而，随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展，使得所述介质层的形成变得越来越困难。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有伪栅极层，所述伪栅极层的侧壁上具有初始侧墙；去除部分初始侧墙形成侧墙，所述侧墙包括：第二区和位于所述第二区上的第一区，且所述第一区与第二区相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙第一区的尺寸小于侧墙第二区的尺寸；在所述基底上以及侧墙的侧壁上形成介质结构，所述介质结构的顶部表面与所述伪栅极层的顶部表面齐平。
可选的，形成所述侧墙之前，还包括：在所述基底上以及初始侧墙的部分侧壁上形成牺牲层，所述牺牲层的顶部表面低于所述初始侧墙的顶部表面。
可选的，所述牺牲层顶部表面到所述初始侧墙的顶部表面的距离为：300埃～1000埃。
可选的，所述牺牲层的形成步骤包括：在所述基底上、伪栅极层的顶部表面上以及初始侧墙的侧壁和顶部表面上形成牺牲膜；去除伪栅极层顶部表面以及初始侧墙顶部表面和部分侧壁上的所述牺牲膜，暴露出部分所述初始侧墙，形成牺牲层，所述牺牲层的顶部表面低于所述初始侧墙的顶部表面。
可选的，所述牺牲膜的材料包括：底部抗反射层材料。
可选的，所述侧墙的形成步骤包括：以所述牺牲层为掩膜，刻蚀部分所述初始侧墙，直至暴露出所述牺牲层的顶部表面，形成侧墙。
可选的，刻蚀部分所述初始侧墙的工艺包括：各向同性干法刻蚀工艺；所述各向同性干法刻蚀工艺的工艺参数包括：刻蚀气体包括：CF4、CH3F和O2，其中，CF4的流量为：5标准毫升/分～100标准毫升/分，CH3F的流量为：8标准毫升/分～50标准毫升/分，O2的流量为：10标准毫升/分～100标准毫升/分，射频功率为：50瓦～300瓦，偏置电压为：30伏～100伏，腔室压强为：10毫托～2000毫托。
可选的，所述侧墙第一区沿垂直于伪栅极层侧壁方向上的尺寸为：3纳米～10纳米。
可选的，所述侧墙第二区沿垂直于所述伪栅极层侧壁方向上的尺寸为：3纳米～15纳米。
可选的，所述介质结构包括：位于所述基底以及侧墙部分侧壁上的第一介质层以及位于所述第一介质层上以及侧墙部分侧壁上的第二介质层，所述第二介质层的顶部表面与所述伪栅极层的顶部表面齐平。
可选的，所述第一介质层的形成步骤包括：在所述基底上、侧墙的侧壁和顶部表面以及伪栅极层的顶部表面形成第一介质膜；去除位于伪栅极层的顶部表面上、侧墙顶部表面以及第一区侧墙侧壁上的第一介质膜，形成第一介质层，所述第一介质层的顶部表面低于或者齐平于第二区的所述侧墙的顶部表面。
可选的，所述第一介质膜的材料包括：氧化硅；所述第一介质膜的形成工艺包括：流体化学气相沉积工艺。
可选的，形成所述第一介质层之后，形成所述第二介质层之前，还包括：在所述第一区的侧壁上形成保护层，所述保护层的顶部表面与所述伪栅极层的顶部表面齐平。
可选的，所述保护层的形成步骤包括：在所述第一介质层上、侧墙的侧壁和顶部表面以及伪栅极层的顶部表面形成保护膜；去除位于所述第一介质层上、位于第二区侧墙侧壁上、位于第一区侧墙顶部表面上以及伪栅极层顶部表面的保护膜，形成保护层。
可选的，所述保护层的材料包括：氮化硅；所述保护层沿垂直于伪栅极层侧壁方向上的尺寸为：1纳米～5纳米。
可选的，所述第二介质层的形成步骤包括：在所述第一介质层、侧墙的侧壁和顶部表面、保护层的侧壁和顶部表面以及伪栅极层的顶部表面形成第二介质膜；平坦化所述第二介质膜直至暴露出伪栅极层的顶部表面，形成第二介质层。
可选的，所述第二介质层的材料包括：氧化硅；所述第二介质膜的形成工艺包括：高密度等离子体化学气相沉积工艺。
可选的，所述等离子体增强化学气相沉积工艺的工艺参数包括：硅源，所述硅源包括：正硅酸乙酯；工艺气体，所述工艺气体包括：氧气或一氧化二氮，所述工艺气体的流量为：100标准毫升/分钟～8000标准毫升/分钟，温度为：300摄氏度～500摄氏度，压强为：3托～200托。
相应的，本发明还提供一种采用上述方法形成的半导体结构，包括：基底，所述基底上具有伪栅极层，所述伪栅极层的侧壁上具有侧墙，所述侧墙包括：第二区和位于第二区上的第一区，且所述第一区与第二区相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙第一区的尺寸小于侧墙第二区的尺寸；位于所述基底上以及侧墙侧壁上的介质结构，所述介质结构的顶部表面与所述伪栅极层的顶部表面齐平。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，去除部分初始侧墙形成侧墙，所述侧墙包括：第二区和位于第二区上的第一区，且所述第一区与第二区相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙第一区的尺寸小于侧墙第二区的尺寸，使得由相邻伪栅极层构成的沟槽的顶部尺寸大于底部尺寸，使得后续在所述沟槽内形成介质结构的难度降低。即，用于形成介质结构的介质材料容易进入所述沟槽内，所形成的介质结构致密，所述介质结构隔离半导体不同器件的性能较好，从而有利于提高半导体结构的性能。
附图说明
图1至图2是一种半导体结构的形成方法各步骤的结构示意图；
图3至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：介质层的形成较困难。
现结合一种半导体结构的形成方法，分析介质层的形成较困难的原因：
图1和图2是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100上具有伪栅极层101，所述伪栅极层101的侧壁上具有伪栅侧墙102，在所述伪栅极层101两侧的基底100内形成源漏掺杂区103。
请参考图2，在所述基底100、源漏掺杂区103以及伪栅侧墙102的侧壁上形成介质层104，所述介质层104的顶部表面与所述伪栅极层101的顶部表面齐平。
所述介质层104的形成步骤包括：在所述基底100、伪栅极层102上、源漏掺杂区103以及伪栅侧墙102的侧壁和顶部表面形成介质膜；平坦化所述介质膜，直至暴露出伪栅极层101的顶部表面，形成介质层104。
所述介质膜的材料包括：氧化硅；所述介质膜的形成工艺包括：流体化学气相沉积工艺。
然而，上述方法中，由相邻伪栅极层101构成的沟槽的开口沿垂直于伪栅极层101侧壁的方向上的尺寸越来越小。并且，所述伪栅极层101的侧壁上具有伪栅侧墙102，所述伪栅侧墙102用于定义源漏掺杂区103的位置，因此，所述伪栅侧墙102的厚度不能太薄使得由相邻伪栅极层101构成的沟槽沿垂直于伪栅极层101侧壁的方向上的尺寸进一步缩小，使得用于形成介质层104的介质材料难以进入到所述沟槽内，且所述介质材料易在沟槽的顶部表面堆积，使得所形成的介质层104不够致密，从而导致介质层104隔离半导体不同器件的性能较差，不利于提高半导体结构的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供基底，所述基底上具有伪栅极层，所述伪栅极层的侧壁上具有初始侧墙；去除部分初始侧墙形成侧墙，所述侧墙包括：第二区和位于所述第二区上的第一区，且所述第一区与第二区相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙第一区的尺寸小于侧墙第二区的尺寸；在所述基底以及侧墙的侧壁上形成介质结构，所述介质结构的顶部表面与所述伪栅极层的顶部表面齐平。
所述方法中，去除部分初始侧墙形成侧墙，所述侧墙包括：第二区和位于第二区上的第一区，且所述第一区与第二区相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙第一区的尺寸小于侧墙第二区的尺寸，使得由相邻伪栅极层构成的沟槽的顶部尺寸大于底部尺寸，使得后续在所述沟槽内形成介质结构的难度降低。即，用于形成介质结构的介质材料容易进入所述沟槽内，所形成的介质结构致密，所述介质结构隔离半导体不同器件的性能较好，从而有利于提高半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图3，提供基底200，所述基底200上具有伪栅极层201，所述伪栅极层201的侧壁上具有初始侧墙202。
在本实施例中，所述基底200包括第一区域Ⅰ和第二区域Ⅱ，所述第一区域Ⅰ用于形成PMOS晶体管，所述第二区域Ⅱ用于形成NMOS晶体管。
在本实施例中，所述基底200包括：半导体衬底203以及位于所述半导体衬底203上的鳍部204、隔离层(图中未标出)。在其它实施例中，所述基底为平面基底。
所述半导体衬底203以及所述鳍部204的形成步骤包括：提供初始衬底；图形化所述初始衬底，形成半导体衬底203以及位于衬底203上的鳍部204。
在本实施例中，所述隔离层位于所述鳍部204之间的半导体衬底203上，且所述隔离层的顶部表面低于所述鳍部204的顶部表面，且覆盖部分所述鳍部204的部分侧壁。
在本实施例中，所述初始衬底的材料为硅。在其他实施例中，所述初始衬底还可以为锗衬底、硅锗衬底、绝缘体上硅或绝缘体上锗等半导体衬底。
所述半导体衬底203以及所述鳍部204为后续工艺提供工作平台。
在本实施例中，所述基底200上，还包括：伪栅介质层(图中未标出)，所述伪栅介质层覆盖所述鳍部204部分侧壁和顶部表面；所述伪栅极层201位于所述伪栅介质层表面。
本实施例中，所述伪栅介质层的材料为氧化硅。在其他实施例中，所述伪栅介质层的材料还可以为氮化硅或氮氧化硅。
本实施例中，所述伪栅极层201的材料为多晶硅。
所述伪栅极层201的顶部表面具有掩膜层(图中未标出)，所述掩膜层作为刻蚀形成所述伪栅极层201的掩膜。
所述初始侧墙202的形成步骤包括：在所述伪栅介质层的侧壁、所述伪栅极层201的顶部和侧壁以及基底200上形成伪栅侧墙膜；去除所述伪栅极层201的顶部以及基底200上的伪栅侧墙膜，形成初始侧墙202。
所述伪栅侧墙膜的形成工艺包括：化学气相沉积工艺。
所述初始侧墙202用于定义后续形成源漏掺杂区与所述伪栅极层201的相对位置。
所述初始侧墙202沿垂直于所述伪栅极层201侧壁方向上的尺寸为：3纳米～15纳米，所述初始侧墙202沿垂直于所述伪栅极层201侧壁方向上的尺寸是由半导体器件的要求所决定的。若所述初始侧墙202沿垂直于所述伪栅极层201侧壁方向上的尺寸小于3纳米，后续形成的源漏掺杂区相距较近，易造成短沟道效应，不利于提高半导体结构的性能；若所述初始侧墙202沿垂直于所述伪栅极层201侧壁方向上的尺寸大于15纳米，不利于提高半导体结构的集成度。
形成所述初始侧墙202之后，还包括：在所述伪栅极层201两侧的鳍部204内形成源漏掺杂区205。
所述源漏掺杂区205的形成步骤包括：采用刻蚀工艺在所述伪栅极层201两侧的鳍部204内形成开口；采用选择性外延沉积工艺在所述开口内形成外延层；在所述外延层内掺杂P型离子或N型离子，形成源漏掺杂区205。
请参考图4，在所述半导体衬底203、鳍部204、源漏掺杂区205以及伪栅极层201上形成停止层206。
所述停止层206用于后续在所述源漏掺杂区205上形成接触孔时，起到刻蚀停止的作用。
所述停止层206的材料包括：氮化硅。
所述停止层206的形成工艺包括：化学气相沉积工艺。
请参考图5，在所述停止层206表面形成牺牲膜207。
在本实施例中，所述牺牲膜207的材料包括：底部抗反射层材料。所述底部抗反射层材料是具有可流动性的有机材料。在其它实施例中，所述牺牲膜的材料包括：无机材料，例如氧化硅或无定形碳等。
在本实施例中，所述牺牲膜207的形成工艺包括旋涂工艺或喷涂工艺。在其它实施例中，所述牺牲膜的形成工艺包括化学气相沉积工艺。
由相邻所述伪栅极层201构成的沟槽的开口沿垂直于所述伪栅极层201侧壁方向上的尺寸较小，利用可流动性的底部抗反射层材料作为所述牺牲膜207的材料填充所述沟槽较为容易，且所述底部抗反射层材料易在后续工艺中去除，且去除彻底，因此，选择底部抗反射层材料作为牺牲层材料，对后续半导体工艺不造成影响，有利于提高半导体结构的性能。
请参考图6，去除部分所述牺牲膜207，形成牺牲层208，所述牺牲层208的顶部表面低于所述初始侧墙202的顶部表面，暴露出部分所述初始侧墙202的侧壁。
去除部分所述牺牲膜207的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
所述牺牲层208顶部表面到所述初始侧墙202顶部表面的距离H1为：300埃～1000埃。
选择所述牺牲层208顶部表面到所述初始侧墙202顶部表面的距离H1的意义在于：若所述牺牲层208顶部表面到所述初始侧墙202顶部表面的距离H1小于300埃，使得所述初始侧墙202的侧壁暴露较少，使得后续对所述初始侧墙202的去除量较小，进而使得由相邻伪栅极层201构成的沟槽的深宽比仍较大。后续在所述沟槽内形成介质结构难度仍较大，所形成的介质结构的隔离性能较差，不利于提高半导体结构的性能；若所述牺牲层208顶部表面到所述初始侧墙202顶部表面的距离H1大于1000埃，增加去除所述牺牲层208的工艺难度。
所述牺牲层208的顶部表面低于所述初始侧墙202的顶部表面，目的在于：暴露出所述初始侧墙202的部分侧墙，有利于后续去除部分初始侧墙202。
请参考图7，去除部分初始侧墙202，直至暴露出牺牲层208的顶部表面，形成侧墙209，所述侧墙209包括：第二区B和第二区B上的第一区A，且所述第一区A与第二区B相接触，在垂直于伪栅极层201侧壁的方向上，所述侧墙209第一区A的尺寸小于侧墙209第二区B的尺寸。
所述侧墙209的形成步骤包括：以所述牺牲层为掩膜，刻蚀部分所述初始侧墙202，直至暴露出所述牺牲层208的顶部表面，形成侧墙209。
刻蚀部分初始侧墙202的工艺包括：各项同性干法刻蚀工艺；所述各向同性干法刻蚀工艺的工艺参数包括：刻蚀气体包括：CF4、CH3F和O2，其中，CF4的流量为：5标准毫升/分～100标准毫升/分，CH3F的流量为：8标准毫升/分～50标准毫升/分，O2的流量为：10标准毫升/分～100标准毫升/分，射频功率为：50瓦～300瓦，偏置电压为：30伏～100伏，腔室压强为：10毫托～2000毫托。
所述侧墙209第一区A沿垂直于伪栅极层201侧壁方向上的尺寸为：3纳米～10纳米，选择所述第一区A侧墙209顶部表面沿垂直于伪栅极层201侧壁方向上的尺寸的意义在于：若所述第一区A侧墙209顶部表面沿垂直于伪栅极层201侧壁方向上的尺寸大于10纳米，使得由相邻伪栅极层201构成的沟槽沿垂直于伪栅极层201侧壁方向上的尺寸仍较小，使得后续在所述沟槽内形成介质结构困难，且所形成的介质结构的隔离性能较差，不利于提高半导体结构的性能；若所述第一区A侧墙209顶部表面沿垂直于伪栅极层201侧壁方向上的尺寸小于3纳米，使得覆盖在第一区A伪栅极层201侧壁上的侧墙209太薄，使得后续去除第一介质层时，所述伪栅结构201的侧壁易受损伤。
所述侧墙209第二区B沿垂直于所述伪栅极层201侧壁方向上的尺寸为：3纳米～15纳米。
在垂直于伪栅极层201侧壁的方向上，所述侧墙209第一区A的尺寸小于侧墙209第二区B的尺寸，使得由相邻伪栅极层201构成的沟槽的顶部尺寸大于底部尺寸，进而使得后续在所述沟槽内形成介质结构的难度降低。即，用于形成介质结构的介质材料容易进入所述沟槽内，且所述形成的介质结构致密，所述介质结构隔离半导体不同器件的性能较好，从而有利于提高半导体结构的性能。
请参考图8，去除牺牲层208。
在本实施例中，去除牺牲层208采用的工艺包括：灰化工艺。所述牺牲层208的材料与所述牺牲膜207的材料一致，故所述牺牲层208的材料包括：底部抗反射层材料，所述底部抗反射层材料具有易于去除，且去除较彻底的特点，因此，采用灰化工艺去除所述牺牲层208较彻底，且在由相邻伪栅极层201构成的沟槽内附着的副产物的较少，从而有利于提高半导体结构的性能。
在其他实施例中，去除牺牲层的工艺包括：干法刻蚀工艺、湿法刻蚀工艺或者湿法刻蚀工艺和干法刻蚀工艺的结合。
去除所述牺牲层208之后，还包括：在所述基底200以及侧墙209的侧壁上形成介质结构210，所述介质结构210的顶部表面与所述伪栅极层201的顶部表面齐平。
在本实施例中，所述介质结构210为叠层结构，所述介质结构210包括：位于所述基底200以及侧墙209部分侧壁上的第一介质层以及位于所述第一介质层上的第二介质层，所述第二介质层的顶部表面与所述伪栅极层201的顶部表面齐平。
图9至图12是形成介质结构的各步骤的结构示意图。
请参考图9，在所述停止层206表面、侧墙209的侧壁和顶部表面以及伪栅极层201上形成第一介质膜212。
所述第一介质膜212的材料包括：氧化硅；所述第一介质膜212的形成方法包括：流体化学气相沉积工艺。
在垂直于伪栅极层201侧壁的方向上，所述侧墙209第一区A的尺寸小于侧墙第二区B的尺寸，使得由相邻伪栅极层201构成的沟槽的顶部尺寸大于底部尺寸，使得所述第一介质膜212容易进入所述沟槽内，所形成的第一介质膜212较致密，所述第一介质膜膜212隔离半导体不同器件的性能较好，从而有利于提高半导体结构的性能。
所述第一介质膜212用于后续形成第一介质层。
所述第一介质膜212的材料包括：氧化硅。所述第一介质膜212通过流体化学气相沉积工艺形成，因此，所述第一介质膜212的硬度较小。后续若采用平坦化工艺去除部分所述第一介质膜212，直至暴露出伪栅极层201的顶部表面，形成第一介质层，则容易在所述伪栅极层201两侧出现凹陷，使得第一介质膜212的隔离性能变差，从而不利于提高半导体结构的性能。
为了避免后续形成的第一介质层在所述伪栅极层201两侧出现凹陷，提高第一介质层隔离半导体不同器件之间的性能。后续采用刻蚀工艺去除部分第一介质膜212形成第一介质层，所述第一介质层的顶部表面低于或者齐平于第二区B侧墙209的顶部表面。
请参考图10，去除部分第一介质膜212形成第一介质层213，所述第一介质层213的顶部表面低于或者齐平于第二区B侧墙209的顶部表面。
去除部分第一介质膜212的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
所述第一介质层213的顶部表面低于或者齐平于第二区侧墙209的顶部表面的目的在于：为了避免所述第一介质层213出现凹陷，后续在所述第一介质层213的表面形成第二介质层。
请参考图11，形成所述第一介质层213之后，在所述第一区A侧墙209的侧壁上形成保护层214。
所述保护层214的形成步骤包括：在所述第一介质层213上、侧墙209的侧壁和顶部表面以及伪栅极层201的顶部表面形成保护膜；去除位于所述第一介质层213上、位于第二区B侧墙侧壁上、位于第一区侧墙顶部表面上以及伪栅极层201顶部表面的保护膜，形成保护层214。
所述保护膜的形成工艺包括：化学气相沉积工艺。
所述保护层214的材料包括：氮化硅。
所述保护层214沿垂直于伪栅极层201侧壁方向上的尺寸为：1纳米～5纳米。
所述保护层214用于后续形成第二介质层时对所述伪栅极层201的侧壁进行保护。
请参考图12，在所述第一介质层213、侧墙209的侧壁以及保护层214的侧壁上形成第二介质层215，所述第二介质层215的顶部表面与所述伪栅极层201的顶部表面齐平。
所述第二介质层215的形成步骤包括：在所述第一介质层213、侧墙209的侧壁和顶部表面、保护层层214的侧壁和顶部表面以及伪栅结构201的顶部表面形成第二介质膜，平坦化所述第二介质膜直至暴露出伪栅极层201的顶部表面，形成第二介质层215。
所述第二介质膜的形成工艺包括：等离子体增强化学气相沉积工艺。所述等离子体增强化学气相沉积工艺的工艺参数包括：硅源，所述硅源包括：正硅酸乙酯；工艺气体，所述工艺气体包括：氧气或一氧化二氮，所述工艺气体的流量为：100标准毫升/分钟～8000标准毫升/分钟，温度为：300摄氏度～500摄氏度，压强为：3托～200托。
采用等离子体增强化学气相沉积工艺形成所述第二介质层215的过程中，所述保护层214保护所述伪栅极层201的侧壁免受损伤，保证所述伪栅极层201侧壁的完整性，有利于提高半导体结构的性能。
所述第二介质膜的材料包括：氮化硅。通过高密度等离子体化学气相沉积工艺形成的第二介质膜的硬度较大，使得平坦化所述第二介质膜形成的第二介质层215顶部表面的平整性好，所述第二介质层215隔离半导体不同器件的性能较好，从而提高半导体结构的性能。
综上，在本实施例中，去除部分初始侧墙形成侧墙，所述侧墙包括：第二区和位于所述第二区上的第一区，且所述第一区与第二区相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙第一区的尺寸小于侧墙第二区的尺寸，使得由相邻伪栅结构构成的沟槽的顶部尺寸大于底部尺寸，进而使得后续在所述沟槽内形成介质结构的难度降低。即，用于形成介质结构的介质材料容易进入所述沟槽内，所形成的介质结构致密，使得所述介质结构隔离半导体不同器件的性能较好，从而有利于提高半导体结构的性能。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构，请参考图12，包括：
基底200，所述基底200上具有伪栅极层201，所述伪栅极层201的侧壁上具有侧墙209，所述侧墙209包括：第二区B和位于第二区B上的第一区A，且所述第一区A与所述第二区B相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙209第一区A的尺寸小于位于侧墙209第二区B的尺寸；
位于所述基底200上以及侧墙209的侧壁上的介质层结构210，所述介质结构210的顶部表面与所述伪栅极层201的顶部表面齐平
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有伪栅极层，所述伪栅极层的侧壁上具有初始侧墙；
去除部分初始侧墙形成侧墙，所述侧墙包括：第二区和位于所述第二区上的第一区，且所述第一区与第二区相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙第一区的尺寸小于侧墙第二区的尺寸；
在所述基底以及侧墙的侧壁上形成介质结构，所述介质结构的顶部表面与所述伪栅极层的顶部表面齐平。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙之前，还包括：在所述基底上以及初始侧墙的部分侧壁上形成牺牲层，所述牺牲层的顶部表面低于所述初始侧墙的顶部表面。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲层顶部表面到所述初始侧墙的顶部表面的距离为：300埃～1000埃。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成步骤包括：在所述基底上、伪栅极层的顶部表面上以及初始侧墙的侧壁和顶部表面上形成牺牲膜；去除伪栅极层顶部表面以及初始侧墙顶部表面和部分侧壁上的所述牺牲膜，暴露出部分所述初始侧墙，形成牺牲层，
所述牺牲层的顶部表面低于所述初始侧墙的顶部表面。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述牺牲膜的材料包括：底部抗反射层材料。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述侧墙的形成步骤包括：以所述牺牲层为掩膜，刻蚀部分所述初始侧墙，直至暴露出所述牺牲层的顶部表面，形成侧墙。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，刻蚀部分所述初始侧墙的工艺包括：各向同性干法刻蚀工艺；所述各项同性干法刻蚀工艺的工艺参数包括：刻蚀气体包括：CF4、CH3F和O2，其中，CF4的流量为：5标准毫升/分～100标准毫升/分，CH3F的流量为：8标准毫升/分～50标准毫升/分，O2的流量为：10标准毫升/分～100标准毫升/分，射频功率为：50瓦～300瓦，偏置电压为：30伏～100伏，腔室压强为：10毫托～2000毫托。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙第一区沿垂直于伪栅极层侧壁方向上的尺寸为：3纳米～10纳米。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙第二区沿垂直于所述伪栅极层侧壁方向上的尺寸为：3纳米～15纳米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质结构包括：位于所述基底以及侧墙部分侧壁上的第一介质层以及位于所述第一介质层上以及侧墙部分侧壁上的第二介质层，所述第二介质层的顶部表面与所述伪栅极层的顶部表面齐平。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一介质层的形成步骤包括：在所述基底上、侧墙的侧壁和顶部表面以及伪栅极层的顶部表面形成第一介质膜；去除位于伪栅极层的顶部表面上、侧墙顶部表面以及第一区侧墙侧壁上的第一介质膜，形成第一介质层，所述第一介质层顶部表面低于或者齐平于第二区所述侧墙的顶部表面。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一介质膜的材料包括：氧化硅；所述第一介质膜的形成工艺包括：流体化学气相沉积工艺。
13.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第一介质层之后，形成所述第二介质层之前，还包括：在所述第一区侧墙的侧壁上形成保护层，所述保护层的顶部表面与所述伪栅极层的顶部表面齐平。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述保护层的形成步骤包括：在所述第一介质层上、侧墙的侧壁和顶部表面上以及伪栅极层的顶部表面形成保护膜；去除位于所述第一介质层上、位于第二区侧墙侧壁上、位于第一区侧墙顶部表面上以及伪栅极层顶部表面的保护膜，形成保护层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括：氮化硅；所述保护层沿垂直于伪栅极层侧壁方向上的尺寸为：1纳米～5纳米。
16.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二介质层的形成步骤包括：在所述第一介质层、侧墙的侧壁和顶部表面、保护层的侧壁和顶部表面以及伪栅极层的顶部表面形成第二介质膜；平坦化所述第二介质膜直至暴露出伪栅极层的顶部表面，形成第二介质层。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第二介质膜的材料包括：氧化硅；所述第二介质膜的形成工艺包括：高密度等离子体化学气相沉积工艺。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述等离子体增强化学气相沉积工艺的工艺参数包括：硅源，所述硅源包括：正硅酸乙酯；工艺气体，所述工艺气体包括：氧气或一氧化二氮，所述工艺气体的流量为：100标准毫升/分钟～8000标准毫升/分钟，温度为：300摄氏度～500摄氏度，压强为：3托～200托。
19.一种采用如权利要求1至18任意一项方法所形成的半导体结构，其特征在于，包括：
基底，所述基底上具有伪栅极层，所述伪栅极层的侧壁上具有侧墙，所述侧墙包括：第二区和位于第二区上的第一区，且所述第一区与第二区相接触，在垂直于伪栅极层侧壁的方向上，所述侧墙第一区的尺寸小于侧墙第二区的尺寸；
位于所述基底上以及侧墙侧壁上的介质层结构，所述介质结构的顶部表面与所述伪栅极层的顶部表面齐平。
CN201710169244.6A 2017-03-21 2017-03-21 半导体结构及其形成方法 Pending CN108630611A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710169244.6A CN108630611A (zh) 2017-03-21 2017-03-21 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710169244.6A CN108630611A (zh) 2017-03-21 2017-03-21 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN108630611A true CN108630611A (zh) 2018-10-09

Family

ID=63686401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710169244.6A Pending CN108630611A (zh) 2017-03-21 2017-03-21 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108630611A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379705A (zh) * 2019-07-24 2019-10-25 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN110473829A (zh) * 2019-08-29 2019-11-19 上海华力集成电路制造有限公司 层间膜的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN102646583A (zh) * 2012-04-06 2012-08-22 上海华力微电子有限公司 一种制备无定形碳牺牲栅极结构的浅结和侧墙的方法
CN103515321A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体器件的侧墙形成方法
CN104952803A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9178036B1 (en) * 2014-09-22 2015-11-03 Globalfoundries Inc. Methods of forming transistor devices with different threshold voltages and the resulting products
CN105633135A (zh) * 2014-11-06 2016-06-01 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN102646583A (zh) * 2012-04-06 2012-08-22 上海华力微电子有限公司 一种制备无定形碳牺牲栅极结构的浅结和侧墙的方法
CN103515321A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体器件的侧墙形成方法
CN104952803A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9178036B1 (en) * 2014-09-22 2015-11-03 Globalfoundries Inc. Methods of forming transistor devices with different threshold voltages and the resulting products
CN105633135A (zh) * 2014-11-06 2016-06-01 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379705A (zh) * 2019-07-24 2019-10-25 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN110473829A (zh) * 2019-08-29 2019-11-19 上海华力集成电路制造有限公司 层间膜的制造方法
CN110473829B (zh) * 2019-08-29 2023-09-15 上海华力集成电路制造有限公司 层间膜的制造方法

Similar Documents

Publication Publication Date Title
CN104008994B (zh) 半导体装置的制造方法
US9276089B2 (en) FinFETs and methods for forming the same
CN104124168B (zh) 半导体结构的形成方法
CN107785315B (zh) 半导体结构的形成方法
CN104733315B (zh) 半导体结构的形成方法
CN104733314B (zh) 半导体结构及其形成方法
CN105097533A (zh) 半导体结构的形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN107039272A (zh) 鳍式晶体管的形成方法
CN104425264B (zh) 半导体结构的形成方法
CN109411415B (zh) 一种半导体结构的形成方法
CN106328694B (zh) 半导体结构的形成方法
CN106298929B (zh) 鳍式场效应管的形成方法
CN105261566A (zh) 半导体结构的形成方法
CN107785318B (zh) 半导体结构的制造方法
CN108630611A (zh) 半导体结构及其形成方法
CN111129142B (zh) 半导体器件及其形成方法
CN105097536A (zh) 半导体结构的形成方法
CN107799462A (zh) 半导体结构的形成方法
CN106952815A (zh) 鳍式晶体管的形成方法
US20140011303A1 (en) Method of manufacturing semiconductor device
CN110690218B (zh) 半导体器件及其形成方法
CN106847697A (zh) 鳍式场效应晶体管的形成方法
CN108122965B (zh) 半导体结构及其形成方法
CN106653604A (zh) 鳍式场效应管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181009

RJ01 Rejection of invention patent application after publication