CN106298929B - 鳍式场效应管的形成方法 - Google Patents

鳍式场效应管的形成方法 Download PDF

Info

Publication number
CN106298929B
CN106298929B CN201510324674.1A CN201510324674A CN106298929B CN 106298929 B CN106298929 B CN 106298929B CN 201510324674 A CN201510324674 A CN 201510324674A CN 106298929 B CN106298929 B CN 106298929B
Authority
CN
China
Prior art keywords
layer
fin
grid
etching
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510324674.1A
Other languages
English (en)
Other versions
CN106298929A (zh
Inventor
张海洋
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510324674.1A priority Critical patent/CN106298929B/zh
Publication of CN106298929A publication Critical patent/CN106298929A/zh
Application granted granted Critical
Publication of CN106298929B publication Critical patent/CN106298929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种鳍式场效应管的形成方法，包括：在栅极膜表面形成硅材料层；在所述硅材料层上形成若干分立的第一图形层，所述第一图形层横跨至少一个所述鳍部，所述第一图形层的排列方向与鳍部延伸方向相互平行；以第一图形层为掩膜，刻蚀硅材料层直至暴露出栅极膜表面，在所述栅极膜表面形成若干分立的初始硅层，初始硅层与鳍部延伸方向垂直的侧壁表面具有第一线宽粗糙度；对初始硅层与鳍部延伸方向垂直的侧壁进行，修复刻蚀处理，使得所述初始硅层与鳍部延伸方向垂直的侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度。本发明提高形成的栅极的质量，改善栅极与鳍部延伸方向相垂直的侧壁的线宽粗糙度，从而提高鳍式场效应管的电学性能。

Description

鳍式场效应管的形成方法
技术领域
本发明涉及半导体制作技术领域，特别涉及一种鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
然而，现有技术形成的鳍式场效应管的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应管的形成方法，解决栅极侧壁线宽粗糙度大的问题。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供衬底以及位于衬底表面的若干分立的鳍部，所述鳍部两侧的衬底表面形成有隔离层，且所述隔离层顶部低于鳍部顶部，所述隔离层表面以及鳍部表面形成有栅极膜，所述栅极膜顶部高于鳍部顶部；在所述栅极膜表面形成硅材料层；在所述硅材料层上形成若干分立的第一图形层，所述第一图形层横跨至少一个所述鳍部，所述第一图形层的排列方向与鳍部延伸方向相互平行；以所述第一图形层为掩膜，刻蚀硅材料层直至暴露出栅极膜表面，在所述栅极膜表面形成若干分立的初始硅层，所述初始硅层与鳍部延伸方向垂直的侧壁表面具有第一线宽粗糙度；对所述初始硅层与鳍部延伸方向垂直的侧壁进行修复刻蚀处理，使得所述初始硅层与鳍部延伸方向垂直的侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度。
可选的，还包括步骤：在所述初始硅层表面形成若干分立的第二图形层，所述第二图形层的排列方向与鳍部延伸方向相互垂直，所述第二图形层位于鳍部上方，且在垂直于鳍部延伸方向上第二图形层的尺寸大于鳍部尺寸；以所述第二图形层为掩膜，刻蚀初始硅层直至暴露出栅极膜表面，在所述栅极膜表面形成若干分立的硅层；以所述硅层为掩膜，刻蚀所述栅极膜直至暴露出隔离层表面，在所述隔离层表面形成横跨至少一个鳍部的栅极，且所述栅极覆盖鳍部的顶部和侧壁。
可选的，所述硅材料层的材料为单晶硅、多晶硅或非晶硅。可选的，采用化学下游刻蚀法进行所述侧壁修复刻蚀处理。
可选的，所述化学下游刻蚀法的工艺参数为：刻蚀气体包括CF4和O2，CF4流量为100sccm至1000sccm，O2流量为5sccm至100sccm，刻蚀源功率为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10秒至60秒。
可选的，在形成所述栅极之后，还包括步骤：在所述栅极两侧的鳍部内形成掺杂区。
可选的，形成所述掺杂区工艺步骤包括：刻蚀所述栅极两侧的鳍部，在所述鳍部内形成凹槽，在刻蚀形成凹槽的同时，刻蚀去除所述硅层；形成填充满所述凹槽的应力层；对所述应力层进行掺杂处理，形成所述掺杂区。
可选的，所述应力层的材料为碳化硅或锗化硅。
可选的，所述栅极的材料为氮化硅或掺硼的氮化硅；所述栅极膜的材料为氮化硅或掺硼的氮化硅。
可选的，还包括步骤：在所述栅极顶部表面和侧壁表面、衬底表面以及鳍部表面形成侧墙膜；回刻蚀所述侧墙膜，在所述栅极侧壁表面形成侧墙。
可选的，所述栅极的材料为氮化硅时，所述侧墙的材料为掺磷的氮化硅；所述栅极的材料为掺硼的氮化硅时，所述侧墙的材料为氮化硅。
可选的，还包括步骤：在所述隔离层表面、鳍部表面以及侧墙侧壁表面形成层间介质层，所述层间介质层顶部与栅极顶部齐平；去除所述栅极，在层间介质层内形成开口；在所述开口底部和侧壁表面形成栅介质层；在所述栅介质层表面形成栅电极层，且所述栅电极层填充满所述开口。
可选的，所述栅极膜包括栅介质膜以及位于栅介质膜表面的栅电极膜；所述栅极包括栅介质层以及位于栅介质层表面的栅电极层。
可选的，所述栅介质膜的材料为氧化硅或高k栅介质材料；所述栅电极膜的材料为铜、铝、钨、钛、钽或金。
可选的，刻蚀所述栅极膜直至暴露出隔离层表面的工艺步骤包括：以所述硅层为掩膜，对所述栅极膜进行主刻蚀工艺，刻蚀去除部分厚度的栅极膜；然后以所述硅层为掩膜，对剩余的栅极膜进行过刻蚀工艺，刻蚀去除剩余的栅极膜，在所述隔离层表面形成栅极。
可选的，所述第一图形层的材料包括光刻胶材料；在进行所述侧壁修复刻蚀处理之后，采用湿法去胶或灰化工艺去除所述第一图形层。
可选的，所述第二图形层的材料包括光刻胶材料；在形成所述硅层之后，采用湿法去胶或灰化工艺去除所述第二图形层。
可选的，所述第一图形层横跨一个所述鳍部；还包括步骤：以所述初始硅层为掩膜，刻蚀所述栅极膜直至暴露出隔离层表面，形成横跨鳍部的栅极，所述栅极覆盖鳍部的顶部和侧壁。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应管的形成方法的技术方案中，在栅极膜表面形成硅材料层；然后在硅材料层表面形成若干分立的第一图形层，第一图形层的排列方向与鳍部延伸方向相互平行，所述第一图形层定义出待形成的栅极尺寸；以第一图形层为掩膜刻蚀硅材料层形成若干分立的初始硅层，所述初始硅层与鳍部延伸方向相垂直的侧壁表面具有第一线宽粗糙度；接着对初始硅层的侧壁进行修复刻蚀处理，使得初始硅层与鳍部延伸方向相垂直的侧壁表面具有小于第一线宽粗糙度的第二线宽粗糙度。由于初始硅层与鳍部延伸方向相垂直的侧壁表面平滑度高，因此以所述初始硅层为掩膜，刻蚀栅极膜形成的栅极侧壁也将具有很小的线宽粗糙度，或者在初始硅层基础上形成的掩膜，刻蚀栅极膜形成的栅极侧壁也将具有很小的线宽粗糙度，其中，栅极侧壁指的是与鳍部延伸方向相垂直的侧壁。因此，同一栅极对应的不同区域的沟道长度一致性好，避免由于栅极侧壁粗糙而导致的沟道长度变化，优化形成的鳍式场效应管的电学性能。
进一步，还包括：在所述初始硅层表面形成若干分立的第二图形层，所述第二图形层的排列方向与鳍部延伸方向相互垂直，所述第二图形层位于鳍部上方，且在垂直于鳍部延伸方向上第二图形层的尺寸大于鳍部尺寸；以所述第二图形层为掩膜，刻蚀初始硅层直至暴露出栅极膜表面，在所述栅极膜表面形成若干分立的硅层；以所述硅层为掩膜，刻蚀所述栅极膜直至暴露出隔离层表面，在所述隔离层表面形成横跨至少一个鳍部的栅极，且所述栅极覆盖鳍部的顶部和侧壁。采用双重图形化法，即采用了相互垂直的第一图形层和第二图形层，降低第一图形层和第二图形层的工艺难度，提高形成的第一图形层和第二图形层的质量，进而提高形成的栅极的质量。
更进一步，在刻蚀栅极两侧的鳍部，在鳍部内形成凹槽的同时，刻蚀去除位于栅极顶部表面的硅层。因此，由于位于栅极顶部表面的硅层起到保护栅极的作用，因此无需形成新的掩膜，节约了工艺成本，缩短了生产周期。同时，在刻蚀形成凹槽的同时硅层被刻蚀去除，从而避免额外去除硅层的工艺对鳍式场效应管造成不良影响。
附图说明
图1为一实施例形成鳍式场效应管的剖面结构示意图；
图2至图24为本发明另一实施例鳍式场效应管形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的鳍式场效应管的电学性能仍有待提高。
经研究发现，随着半导体结构尺寸的不断缩小，提出一种新的鳍式场效应管的形成方法，包括：步骤S1、提供衬底以及位于衬底表面的若干分立的鳍部，所述衬底表面以及鳍部表面形成有栅极膜，所述栅极膜顶部高于鳍部顶部；步骤S2、在所述栅极膜表面形成若干分立的第一掩膜层，所述第一掩膜层的排列方向与鳍部延伸方向一致；步骤S3、以所述第一掩膜层为掩膜，刻蚀所述栅极膜直至暴露出衬底表面，接着去除第一掩膜层；步骤S4、在所述栅极膜表面形成若干分立的第二掩膜层，所述第二掩膜层的排列方向与鳍部延伸方向相垂直；步骤S5、以所述第二掩膜层为掩膜，刻蚀所述栅极膜直至暴露出衬底表面，形成横跨至少一个鳍部的栅极，且所述栅极覆盖鳍部的顶部和侧壁，接着去除第二掩膜层。
采用上述方法能够形成尺寸较小的栅极，然而采用上述方法形成的鳍式场效应管的电学性能低下甚至失效。图1为采用上述方法形成的鳍式场效应管沿鳍部延伸方向切割的剖面结构示意图，包括：衬底100；位于衬底100表面的鳍部101；横跨鳍部101的栅极102，所述栅极102覆盖鳍部101的顶部和侧壁。栅极102侧壁粗糙，具体的，栅极102在垂直于鳍部101延伸方向的侧壁表面具有突出区域131以及凹陷区域132，栅极102侧壁具有较大的线宽粗糙度(LWR，Line Width Roughness)，造成同一栅极102对应的沟道长度发生变化，形成的栅极102的质量差，影响鳍式场效应管的电学性能。且随着鳍式场效应管的尺寸越小，栅极侧壁线宽粗糙度越大，进而造成鳍式场效应管的电学性能低下甚至失效。
经研究发现，第一掩膜层是以图形化的光刻胶层为掩膜进行刻蚀硬掩膜材料层后形成的，或者第一掩膜层为图形化的光刻胶层。由于在形成图形化的光刻胶层时，所述图形化的光刻胶层对光刻精度的要求高，而受到光刻工艺极限的限制，所述图形化的光刻胶层侧壁表面难以完全垂直于衬底表面；当以所述图形化的光刻胶层为掩膜刻蚀硬掩膜材料层时，相应的会导致刻蚀形成的第一掩膜层侧壁粗糙；并且，在刻蚀硬掩膜材料层形成第一硬掩膜层的工艺过程中，所述刻蚀工艺也较难以精确控制，同样的会导致形成的第一硬掩膜层侧壁粗糙；同时，所述刻蚀工艺还可能对图形化的光刻胶层造成一定的刻蚀损伤，受到刻蚀损伤的图形化的光刻胶层起到的掩膜作用变差。
综合上述原因，形成的第一掩膜层侧壁表面也将具有一定的线宽粗糙度，当以所述第一硬掩膜层为掩膜刻蚀栅极膜以形成栅极是，栅极与鳍部延伸方向相互垂直的侧壁也将具有较大的线宽粗糙度，且栅极侧壁的线宽粗糙度会比第一硬掩膜层侧壁表面的线宽粗糙度更大。
为此，本发明提供一种鳍式场效应管的形成方法，采用硅材料层作为工艺基础，形成刻蚀栅极膜的掩膜，并且对掩膜与鳍部延伸方向相垂直的侧壁表面进行修复刻蚀处理，改善掩膜与鳍部延伸方向相垂直的侧壁线宽粗糙度，进而提高形成的栅极质量，使得栅极与鳍部延伸方向相垂直的侧壁表面平滑度高，从而改善鳍式场效应管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图24为本发明另一实施例鳍式场效应管形成过程的结构示意图。
参考图2至图4，提供衬底200以及位于衬底200表面的若干分立的鳍部201。
其中，图2为立体结构示意图，图3为图2沿切割线AA1切割的剖面结构示意图，图4为图2沿切割线BB1切割的剖面结构示意图，切割线AA1与鳍部201延伸方向平行，切割线BB1与鳍部201延伸方向相互垂直。
所述衬底200可以为硅衬底或者绝缘体上的硅衬底，所述衬底200还可以为锗衬底、锗化硅衬底、砷化镓衬底或者绝缘体上的锗衬底。本实施例中，所述衬底200为硅衬底。
本实施例中，所述鳍部201为采用干法刻蚀法刻蚀一初始衬底形成的，刻蚀后的初始衬底作为衬底200以及位于衬底200表面的凸起的鳍部201。在其他实施例中，也可以在衬底表面形成半导体外延层，然后刻蚀所述半导体外延层形成鳍部，所述半导体外延层可以为单晶硅层或者单晶锗层。
所述鳍部201两侧的衬底200表面形成有隔离层202，且所述隔离层202顶部低于鳍部201顶部。所述隔离层202用于形成鳍式场效应管的隔离结构，使相邻鳍部201之间电隔离。所述隔离层202的材料为氧化硅、氮化硅或者氮氧化硅。本实施例中，所述隔离层202的材料为氧化硅。
参考图5至图6，在所述隔离层202表面以及鳍部201表面形成栅极膜203，且所述栅极膜203顶部高于鳍部201顶部；在所述栅极膜203表面形成硅材料层204。其中，图5为在图3基础上的示意图，图6为在图4基础上的示意图。
本实施例中，所述栅极膜203覆盖于鳍部201的顶部表面和侧壁表面、以及隔离层202表面。首先在鳍部201顶部和侧壁表面、以及隔离层202表面沉积初始栅极膜，然后平坦化所述初始栅极膜形成顶部表面平坦的栅极膜203。
所述栅极膜203用于后续形成鳍式场效应管的栅极。本实施例中，以后续形成的栅极为伪栅极为例，在后续形成掺杂区之后，刻蚀去除栅极，然后在栅极所在的位置形成新的金属栅极；所述栅极膜203的材料为氮化硅或掺杂硼的氮化硅。在其他实施例中，所述栅极膜用于后续形成鳍式场效应管的栅极，所述栅极作为鳍式场效应管的实际起电学作用的栅极。相应的，栅极膜为叠层结构，包括栅介质膜以及位于栅介质膜表面的栅电极膜，其中，栅介质膜的材料为氧化硅或高k介质材料，栅电极膜的材料为铜、铝、钨、钛、钽或金。相应后续形成的栅极包括栅介质层、位于栅介质层表面的栅电极层。
所述硅材料层204的材料为单晶硅、多晶硅或非晶硅。后续对硅材料层204进行第一图形化形成初始硅层，所述初始硅层侧壁表面垂直于鳍部201延伸方向；接着对初始硅层进行第二图形化形成硅层，所述硅层作为形成刻蚀栅极膜203的掩膜。初始硅层或者硅层垂直于鳍部延伸方向的侧壁形貌决定了后续形成的栅极侧壁形貌，所述栅极侧壁对鳍式场效应管的电学性能起到重要作用。所述硅材料层204的作用在于：
一方面，由于硅材料层204的材料为单晶硅、多晶硅或非晶硅，相应的后续形成的刻蚀栅极膜203的掩膜侧壁表面的材料也将为单晶硅、多晶硅或非晶硅；后续在采用化学下游刻蚀工艺对初始硅层侧壁表面进行刻蚀后，能够修复表面材料为硅的初始硅层侧壁，使得后续刻蚀栅极膜203的硅层与第一方向垂直的侧壁平滑，进而使刻蚀后形成的栅极与鳍部201延伸方向垂直的侧壁平滑，减小栅极与鳍部201延伸方向垂直的侧壁线宽粗糙度，使得同一栅极下方的沟道长度一致。另一方面，后续形成的栅极顶部表面具有硅层，且鳍部201的材料也为硅时，当刻蚀栅极两侧的部分厚度的鳍部201的同时，位于栅极顶部表面的硅层也能够被刻蚀去除，因此节约了工艺步骤。
本实施例中，所述硅材料层204的材料为多晶硅，厚度为500埃至10纳米。
参考图7至图8，在所述硅材料层204表面形成若干分立的第一图形层205，所述第一图形层205的排列方向与鳍部201延伸方向相互平行。其中，图7为在图5基础上的示意图，图8为在图6基础上的示意图。
所述第一图形层205横跨至少一个鳍部201，本实施例以所述第一图形层205横跨多个鳍部201为例。相邻第一图形层205暴露出部分硅材料层204表面。所述第一图形层205作为后续刻蚀硅材料层204的掩膜，刻蚀硅材料层204以形成初始硅层。所述第一图形层205定义出后续形成的栅极沿鳍部201延伸方向上的长度。
由于后续会对形成的初始硅层进行侧壁修复刻蚀处理，在沿鳍部201延伸方向上初始硅层的宽度尺寸会减小，为避免所述初始硅层宽度尺寸减小带来不良影响，本实施例中，所述第一图形层205的宽度尺寸大于后续形成的相邻掺杂区之间的距离，后续形成的相邻掺杂区之间的距离为第一尺寸。
若第一图形层205的宽度尺寸与第一尺寸之差过小，则后续在对初始硅层进行修复刻蚀处理后，形成的初始硅层的宽度过小，造成后续形成的栅极在沿沟道长度方向上的宽度尺寸过小。为此，本实施例中，所述第一图形层205的宽度尺寸与第一尺寸之差为5埃至50埃。
所述第一图形层205的材料为光刻胶材料，形成工艺步骤包括：形成覆盖于硅材料层204表面的光刻胶膜；对所述光刻胶膜进行曝光处理以及显影处理，形成位于硅材料层204表面的第一图形层205。在形成光刻胶膜之前，还可以在硅材料层204表面形成底部抗反射涂层，以提高形成的第一图形层205的光刻精度。在其他实施例中，在形成光刻胶膜之前，还可以在硅材料层表面形成有机涂覆层；在形成光刻胶膜之后，还能够在光刻胶膜表面形成顶部抗反射涂层。
由于形成的第一图形层205会受到各种工艺条件限制，例如受到光刻极限限制，使得形成的第一图形层205侧壁表面难以完全平滑，第一图形层205侧壁表面具有一定的线宽粗糙度。
参考图9至图10，图9为在图7基础上的示意图，图10为在图8基础上的示意图，以所述第一图形层205为掩膜，刻蚀硅材料层204(参考图7至图8)直至暴露出栅极膜203表面，在所述栅极膜203表面形成若干分立的初始硅层214。
具体的，将第一图形层205的图形转移至硅材料层204，使得形成的初始硅层204定义出后续形成的相邻掺杂区之间的距离，即定义出后续形成的栅极沿沟道长度方向的尺寸。
采用干法刻蚀工艺刻蚀硅材料层204，由于受到第一图形层205侧壁形貌以及干法刻蚀工艺的工艺限制，使得形成的初始硅层214侧壁表面具有一定的线宽粗糙度，所述初始硅层214与鳍部201延伸方向垂直的侧壁表面具有第一线宽粗糙度。若后续直接在初始硅层214基础上形成硅层，所述硅层与鳍部201延伸方向垂直的侧壁表面也将具有较大的侧壁粗糙度，当以硅层为掩膜刻蚀形成栅极时，形成的栅极侧壁也将具有较大的线宽粗糙度，造成后续形成的同一栅极不同区域的沟道长度不同。
为此，本实施例后续将对初始硅层214侧壁进行修复刻蚀处理，以降低初始硅层214侧壁的线宽粗糙度，提高初始硅层214侧壁平滑度，进而提高后续形成的栅极的质量。
参考图11，图11为在图19基础上的示意图，对所述初始硅层214与鳍部201延伸方向垂直的侧壁进行修复刻蚀处理，使得所述初始硅层214与鳍部201延伸方向垂直的侧壁表面具有第二线宽粗糙度，且所述第二线宽粗糙度小于第一线宽粗糙度。
本实施例以在修复刻蚀处理之前，初始硅层214侧壁为锯齿形侧壁作为示例以进行说明，如图12所示，图12为图9中区域220的局部放大示意图，所述初始硅层214侧壁具有突出区域以及与所述突出区域相对应的凹陷区域。
采用化学下游刻蚀法(CDE，Chemical Downstream Etch)进行所述修复刻蚀处理。具体的，在所述修复刻蚀处理过程中，在突出区域以及凹陷区域表面形成钝化膜300，且突出区域表面的钝化膜300厚度小于凹陷区域的钝化膜300的厚度；然后在工艺过程中产生气体，所述气体对所述钝化膜300进行刻蚀处理，直至钝化膜300被完全刻蚀去除。由于凹陷区域的钝化膜300的厚度大于突出区域的钝化膜300的厚度，且刻蚀工艺对硅材料具有一定的刻蚀速率，因此在刻蚀去除钝化膜300的过程中，所述气体会对初始硅层214侧壁的突出区域进行刻蚀，以减小突出区域的尺寸；如此重复沉积钝化膜300、刻蚀去除钝化膜300以及突出区域的工艺步骤，直至初始硅层214侧壁变得平滑。
其中，钝化膜300的材料为SiOF，产生的气体为SiF，所述气体对钝化膜300进行刻蚀，同时对初始硅层214侧壁突出区域进行刻蚀。
化学下游刻蚀工艺中的刻蚀气体包括氟源气体以及氧源气体，若氟源气体流量过大，则相应形成的SiF含量较多，对初始硅层214侧壁突出区域进行刻蚀的速率过孔；若氧源气体流量过大，则氧源气体氧化初始硅层214侧壁的厚度过厚；若刻蚀气体流量过低，则相应形成的钝化膜300的厚度过薄，容易造成SiF对凹陷区域的硅材料造成刻蚀；若刻蚀腔室温度过高，则相应的刻蚀速率对突出区域的刻蚀速率也将过快。
为此，本实施例中所述化学下游修复刻蚀处理的工艺参数为：刻蚀气体包括CF4和O2，CF4流量为100sccm至1000sccm，O2流量为5sccm至100sccm，刻蚀源功率为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10秒至60秒。
在进行修复刻蚀处理后，初始硅层214与鳍部201延伸方向垂直的侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度，从而提高后续形成的硅层侧壁平滑度，进而提高后续形成的栅极的质量。
本实施例在对初始硅层214进行修复刻蚀处理时，所述第一图形层205(参考图9)覆盖于初始硅层214顶部表面，避免所述修复刻蚀处理对初始硅层214顶部表面造成刻蚀，使得初始硅层214的厚度参数保持与硅材料层204(参考图7)厚度参数一致。在对所述初始硅层214侧壁进行修复刻蚀处理后，去除所述第一图形层；采用湿法去胶或灰化工艺去除所述第一图形层205。
在其他实施例中，也可以在进行修复刻蚀处理之前去除第一图形层，这是由于：由前述修复刻蚀处理的机理可知，在修复刻蚀处理过程中会在初始硅层顶部表面沉积厚度相对较厚的钝化膜，使得修复刻蚀处理对初始硅层顶部表面的刻蚀速率非常小甚至不会造成刻蚀。
参考图13至图14，在进行所述修复刻蚀处理之后，在所述初始硅层214表面形成若干分立的第二图形层206，所述第二图形层206的排列方向与第一方向相互垂直，所述第二图形层206位于鳍部201上方，且在垂直于鳍部201延伸方向上第二图形层206的尺寸大于鳍部201尺寸。其中，图13为在图11基础上的示意图，图14为在图10基础上的示意图。
本实施例以采用双重图形化法形成定义栅极的掩膜，即采用双重图形法定义后续形成的硅层，定义硅层的图形层包括：沿鳍部201延伸方向平行排列的第一图形层205(参考图9)，所述第一图形层205横跨多个鳍部201；与鳍部201延伸方向相互垂直排列的第二图形层206。第一图形层205和第二图形层206的尺寸较大，因此能够提高形成的第一图形层205和第二图形层206的位置精确度，满足器件小型化微型化的发展趋势。
所述第二图形层206作为后续图形化初始硅层214的掩膜，定义出后续形成的栅极头部(head)的位置，将初始硅层214分割成若干个分立的硅层，且硅层暴露出部分隔离层202表面，使得后续形成的栅极头部落在隔离层202表面，防止鳍式场效应管在工作中发生栅极漏电。
本实施例中，所述第二图形层206的材料为光刻胶材料。在形成第二图形层206之前，采用喷涂或旋涂工艺，形成覆盖于栅极膜203表面、初始硅层214侧壁表面的有机聚合物层207，所述有机聚合物层207顶部表面平坦，有利于提高形成的第二图形层206的形貌。所述有机聚合物层207的材料为底部抗反射材料或其他含硅聚合物材料。
有关形成第二图形层206的工艺步骤可参考前述第一图形层的工艺步骤，在此不再赘述。在其他实施例中，所述第二图形层的材料也可以为氮化硅、氮化钛或者氮化钽。
参考图15至图16，图15为在图13基础上的示意图，图15为在图14基础上的示意图，以所述第二图形层206(参考图13至图14)为掩膜，刻蚀初始硅层214(参考图13至图14)直至暴露出栅极膜203表面，在所述栅极膜203表面形成若干分立的硅层224。
采用干法刻蚀工艺，刻蚀所述初始硅层214形成硅层224。相应的硅层224垂直于鳍部201延伸方向的侧壁表面具有第二线宽粗糙度，且所述第二线宽粗糙度小于第一线宽粗糙度，第二线宽粗糙度很小甚至为零，使得硅层224在垂直于鳍部201延伸方向的侧壁表面平滑。
形成的硅层224位于鳍部201上方的栅极膜201表面，且暴露出隔离层202上方的部分栅极膜201表面，使得硅层224在沿鳍部201延伸方向上定义出栅极的宽度尺寸，同时硅层224还定义出后续形成的栅极头部的位置。
本实施例中以第二图形层206为掩膜刻蚀初始硅层214时，相应的硅层224与第一方向平行的侧壁表面也会具有一定的线宽粗糙度，所述硅层224具有定线宽粗糙度的侧壁定义出后续形成的栅极头部的位置，所述栅极头部侧壁表面的粗糙度与沟道区长度无关，且栅极头部与鳍部201之间应保持较大距离，避免后续形成的栅极漏电。因此本实施例中，即使以第二图形层206为掩膜刻蚀形成的硅层224侧壁具有一定线宽粗糙度，也无需对定义栅极头部位置的硅层224侧壁进行修复刻蚀处理，避免修复刻蚀处理造成后续形成的栅极头部至鳍部201的距离过近，防止后续形成的栅极漏电。
因此，在形成初始硅层214之后，对初始硅层214与鳍部201延伸方向垂直的侧壁进行修复刻蚀处理，使得初始硅层214与鳍部201延伸方向垂直的侧壁表面具有第二线宽粗糙度；避免对硅层224与鳍部201延伸方向平行的侧壁表面进行修复刻蚀处理，从而防止后续形成的栅极头部与鳍部201之间距离过近。
在形成硅层224之后，去除所述第二图形层206以及有机聚合物层207(参考图13至图14)；采用湿法去胶或灰化工艺去除所述第二图形层206以及有机聚合物层207。后续会以硅层224为掩膜，刻蚀栅极膜203直至暴露出隔离层202表面，形成横跨鳍部201且覆盖鳍部201部分顶部和侧壁的栅极。
参考图17至图18，图17为在图15基础上的示意图，图18为在图16基础上的示意图，以所述硅层224为掩膜，刻蚀所述栅极膜203(参考图15至图16)直至暴露出隔离层202表面，在所述隔离层202表面形成横跨至少一个鳍部201的栅极213，且所述栅极213覆盖鳍部201的顶部和侧壁。
采用干法刻蚀工艺刻蚀栅极膜203形成栅极213。由于前述修复刻蚀处理使得硅层224与鳍部201延伸方向垂直的侧壁线宽粗糙度小甚至使得侧壁平滑，因此以所述硅层224为掩膜对栅极膜203进行刻蚀，形成的栅极213与鳍部201延伸方向垂直的侧壁表面也将具有较小的线宽粗糙度，甚至使得形成的栅极213侧壁平滑。
在一个具体实施例中，所述干法刻蚀工艺包括主刻蚀工艺以及过刻蚀工艺。主刻蚀工艺后的栅极膜203侧壁的形貌决定了后续最终形成的栅极的形貌，由于本实施例在主刻蚀工艺后栅极膜203侧壁表面的线宽粗糙度小甚至非常平滑，那么相应的后续在对剩余栅极膜203进行过刻蚀后，最终形成的栅极203侧壁也将具有很小的线宽粗糙度甚至非常平滑，从而提高形成的栅极203的质量。
所述主刻蚀工艺为干法刻蚀，所述主刻蚀工艺的刻蚀气体包括SF6、CF4或CH2F2。由于在形成栅极203的工艺过程中，通常需要进行选择比较低且刻蚀速率较快的主刻蚀工艺、以及选择比较大且刻蚀速率较慢的过刻蚀工艺，若主刻蚀工艺的刻蚀终点判断不准确，则极其容易对其他不必要的区域造成刻蚀损伤，例如对位于栅极膜203下方的隔离层202造成刻蚀，因此在半导体工艺中需要能够较为精确的获知主刻蚀工艺的刻蚀终点，以停止主刻蚀工艺。
当所述主刻蚀工艺达到刻蚀终点时，停止所述主刻蚀工艺。本实施例可采用激光干涉法(IEP，Interferometry End Point)或光学发射光谱法(OES，Optical EmissionSpectroscopy)获得所述主刻蚀工艺的刻蚀终点。所述激光干涉法指用激光光源检测栅极膜203的厚度变化；所述光学发射光谱法指利用检测主刻蚀工艺中某种反应性化学基团或挥发性基团所发射波长的光强的变化，来实现终点检测。本实施例采用光学发射光谱法获得主刻蚀工艺的刻蚀终点。
本实施例采用光学发射光谱法进行主刻蚀工艺刻蚀终点的检测，提高了主刻蚀工艺的刻蚀终点检测准确率，防止主刻蚀工艺对位于栅极膜203下方的隔离层202造成刻蚀，进而提高鳍式场效应管的电学性能。
前述在进行主刻蚀工艺后，剩余栅极膜203与鳍部201延伸方向垂直的侧壁表面线宽粗糙度小甚至非常平滑，因此在进行过刻蚀工艺后形成的栅极213的侧壁表面也将具有很小的线宽粗糙度甚至非常平滑，提高了形成的栅极213的质量。
所述过刻蚀工艺刻蚀去除剩余的栅极膜203，暴露出位于栅极膜203下方的隔离层202，且不伤及隔离层202，因此要求过刻蚀工艺具有较高的刻蚀选择比。为此，本实施例中过刻蚀工艺为异步脉冲干法刻蚀工艺，提高过刻蚀工艺的刻蚀选择比。作为一个具体实施例，所述异步脉冲干法刻蚀工艺的工艺参数为：刻蚀气体包括HBr、SiCl4和O2，其中，HBr流量为10sccm至5000sccm，SiCl4流量为5sccm至100sccm，O2流量为5sccm至100sccm，源功率为500瓦至2500瓦，源功率占空比为10％至80％，偏置功率为0瓦至500瓦，偏置功率占空比为10％至80％，刻蚀腔室压强为10毫托至200毫托，刻蚀时长为10秒至600秒。
本实施例中，所述栅极213的材料为氮化硅或掺杂硼的氮化硅，所述栅极213为伪栅极，起到占据实际栅极位置的作用，后续需要去除所述栅极213重新形成金属栅极。
在其他实施例中，所述栅极还能够为起到电学作用的实际栅极，相应的栅极包括栅介质层以及位于栅介质层表面的栅电极层，其中，栅介质层的材料为氧化硅或高k栅介质材料，栅电极层的材料为铜、铝、钨、钛、钽或金。由于栅极与鳍部延伸方向垂直的侧壁表面线宽粗糙度小，栅极侧壁表面平坦度高，使得同一栅极不同区域对应的沟道长度一致，从而使得形成的鳍式场效应管的电学性能优良。
参考图19至图20，图19为在图17基础上的示意图，图20为在图18基础上的示意图，在所述栅极213顶部表面和侧壁表面、隔离层202表面以及鳍部201表面形成侧墙膜；回刻蚀所述侧墙膜，在所述栅极213侧壁表面形成侧墙217。
为了避免回刻蚀工艺对栅极213造成不必要的刻蚀损伤，所述回刻蚀工艺对侧墙膜的刻蚀速率大于对栅极213的刻蚀速率。为此，本实施例中，所述栅极213的材料为氮化硅，相应侧墙膜的材料为掺磷的氮化硅，侧墙217的材料为掺磷的氮化硅。在另一实施例中，所述栅极213的材料为掺硼的氮化硅时，相应侧墙膜的材料为氮化硅或掺磷的氮化硅，侧墙217的材料为氮化硅或掺磷的氮化硅。
在其他实施例中，栅极为实际栅极时，相应的侧墙的材料为氮化硅、氧化硅或氮氧化硅。
如无特别说明，后续工艺步骤中的示意图均为在图19基础上的示意图。
参考图21，在所述栅极213两侧的鳍部201内形成掺杂区225，相邻掺杂区225分别位于栅极213相对的两侧。
本实施例中，为了改善鳍式场效应管沟道区的载流子迁移率，形成所述掺杂区225的工艺步骤包括：刻蚀栅极213两侧的鳍部201，在所述鳍部201内形成凹槽；形成填充满所述凹槽的应力层；对所述应力层进行掺杂处理，形成所述掺杂区225。
由于硅层224的材料为硅，鳍部201的材料也为硅，因此在刻蚀鳍部201形成凹槽的过程中，所述硅层224也会被刻蚀去除。对应力层进行掺杂处理的工艺可以为在形成应力层的同时进行原位掺杂、或者在形成应力层之后进行离子注入掺杂。
在一个实施例中，形成的鳍式场效应管为NMOS管时，应力层的材料为碳化硅或掺磷的碳化硅，掺杂处理的掺杂离子为磷离子、砷离子或锑离子。在另一实施例中，形成的鳍式场效应管为PMOS管时，应力层的材料为锗化硅或掺硼的锗化硅，掺杂处理的掺杂离子为硼离子、镓离子或铟离子。
参考图22，在所述隔离层202表面、鳍部201表面以及侧墙217表面形成层间介质层208，所述层间介质层208顶部与栅极213顶部齐平。
本实施例中，所述层间介质层208的材料为氧化硅，采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述层间介质层208。
形成所述层间介质层208的工艺步骤包括：在所述隔离层202表面、鳍部201表面以及侧墙217表面形成介质膜，所述介质膜顶部高于栅极213顶部；研磨去除高于栅极213顶部表面的介质膜，形成与所述栅极213顶部齐平的层间介质层208。本实施例中，在研磨去除高于栅极213顶部表面的介质膜的同时，还研磨去除高于栅极213顶部的侧墙217，使得侧墙217顶部与栅极213顶部齐平。
参考图23，去除所述栅极213(参考图22)，在层间介质层208中形成开口209。
采用干法刻蚀工艺，刻蚀去除所述栅极213。所述开口209底部暴露出鳍部201顶部表面和侧壁表面、隔离层202表面。
由于栅极213与鳍部201延伸方向垂直的侧壁线宽粗糙度小，因此开口209与鳍部201延伸方向垂直的侧壁表面平坦度高，从而使得后续形成的栅电极层侧壁表面平滑。
参考图24，在所述开口209(参考图23)底部和侧壁表面形成栅介质层230；在所述栅介质层230表面形成栅电极层240，且所述栅电极层240填充满所述开口209。
所述栅介质层230的材料为氧化硅或高k栅介质材料；所述栅电极层240的材料为铜、铝、钨、钛、钽或金。
所述栅介质层230和栅电极层240构成鳍式场效应管的金属栅极，由于开口209与鳍部201延伸方向相垂直的侧壁表面平滑度高，相应形成的金属栅极与鳍部201延伸方向相垂直的侧壁表面也具有较高的平滑度，金属栅极侧壁表面的线宽粗糙度小，使得同一金属栅极不同区域对应的沟道长度一致，从而使得形成的鳍式场效应管的电学性能得到提高。
本实施例以双重图形化法形成鳍式场效应管的栅极。在其他实施例中，也可以在硅材料层表面形成若干分立的第一图形层，所述第一图形层的排列方向与鳍部延伸方向相互平行，且第一图形层横跨一个鳍部，所述第一图形层直接定义出需要形成的栅极的位置和图形，即所述第一图形层不仅定义出待形成的栅极沿鳍部延伸方向上的宽度尺寸，所述第一图形层还定义出待形成的栅极的头部的位置；以所述第一图形层为掩膜，刻蚀所述硅材料层，形成位于栅极膜表面的初始硅层，所述初始硅层直接定义出待形成的栅极的位置和图形，所述初始硅层与鳍部延伸方向垂直的侧壁表面具有第一线宽粗糙度；对所述初始硅层侧壁表面进行修复刻蚀处理，使得所述初始硅层与鳍部延伸方向垂直的侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度；以所述初始硅层为掩膜，刻蚀所述栅极膜直至暴露出隔离层表面，形成横跨鳍部的栅极，所述栅极覆盖鳍部的顶部和侧壁；在栅极与鳍部延伸方向垂直的侧壁两侧的鳍部内形成掺杂区。具体的修复刻蚀处理、刻蚀栅极膜的工艺可参考前述说明，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供衬底以及位于衬底表面的若干分立的鳍部，所述鳍部两侧的衬底表面形成有隔离层，且所述隔离层顶部低于鳍部顶部，所述隔离层表面以及鳍部表面形成有栅极膜，所述栅极膜顶部高于鳍部顶部；
在所述栅极膜表面形成硅材料层；
在所述硅材料层上形成若干分立的第一图形层，所述第一图形层横跨至少一个所述鳍部，所述第一图形层的排列方向与鳍部延伸方向相互平行；
以所述第一图形层为掩膜，刻蚀硅材料层直至暴露出栅极膜表面，在所述栅极膜表面形成若干分立的初始硅层，所述初始硅层与鳍部延伸方向垂直的侧壁表面具有第一线宽粗糙度；
对所述初始硅层与鳍部延伸方向垂直的侧壁进行修复刻蚀处理，使得所述初始硅层与鳍部延伸方向垂直的侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，还包括步骤：在所述初始硅层表面形成若干分立的第二图形层，所述第二图形层的排列方向与鳍部延伸方向相互垂直，所述第二图形层位于鳍部上方，且在垂直于鳍部延伸方向上第二图形层的尺寸大于鳍部尺寸；以所述第二图形层为掩膜，刻蚀初始硅层直至暴露出栅极膜表面，在所述栅极膜表面形成若干分立的硅层；以所述硅层为掩膜，刻蚀所述栅极膜直至暴露出隔离层表面，在所述隔离层表面形成横跨至少一个鳍部的栅极，且所述栅极覆盖鳍部的顶部和侧壁。
3.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，所述硅材料层的材料为单晶硅、多晶硅或非晶硅。
4.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，采用化学下游刻蚀法进行所述侧壁修复刻蚀处理。
5.如权利要求4所述的鳍式场效应管的形成方法，其特征在于，所述化学下游刻蚀法的工艺参数为：刻蚀气体包括CF4和O2，CF4流量为100sccm至1000sccm，O2流量为5sccm至100sccm，刻蚀源功率为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10秒至60秒。
6.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，在形成所述栅极之后，还包括步骤：在所述栅极两侧的鳍部内形成掺杂区。
7.如权利要求6所述的鳍式场效应管的形成方法，其特征在于，形成所述掺杂区工艺步骤包括：刻蚀所述栅极两侧的鳍部，在所述鳍部内形成凹槽，在刻蚀形成凹槽的同时，刻蚀去除所述硅层；形成填充满所述凹槽的应力层；对所述应力层进行掺杂处理，形成所述掺杂区。
8.如权利要求7所述的鳍式场效应管的形成方法，其特征在于，所述应力层的材料为碳化硅或锗化硅。
9.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，所述栅极的材料为氮化硅或掺硼的氮化硅；所述栅极膜的材料为氮化硅或掺硼的氮化硅。
10.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，还包括步骤：在所述栅极顶部表面和侧壁表面、衬底表面以及鳍部表面形成侧墙膜；回刻蚀所述侧墙膜，在所述栅极侧壁表面形成侧墙。
11.如权利要求10所述的鳍式场效应管的形成方法，其特征在于，所述栅极的材料为氮化硅时，所述侧墙的材料为掺磷的氮化硅；所述栅极的材料为掺硼的氮化硅时，所述侧墙的材料为氮化硅。
12.如权利要求10所述的鳍式场效应管的形成方法，其特征在于，还包括步骤：在所述隔离层表面、鳍部表面以及侧墙侧壁表面形成层间介质层，所述层间介质层顶部与栅极顶部齐平；去除所述栅极，在层间介质层内形成开口；在所述开口底部和侧壁表面形成栅介质层；在所述栅介质层表面形成栅电极层，且所述栅电极层填充满所述开口。
13.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，所述栅极膜包括栅介质膜以及位于栅介质膜表面的栅电极膜；所述栅极包括栅介质层以及位于栅介质层表面的栅电极层。
14.如权利要求13所述的鳍式场效应管的形成方法，其特征在于，所述栅介质膜的材料为氧化硅或高k栅介质材料；所述栅电极膜的材料为铜、铝、钨、钛、钽或金。
15.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，刻蚀所述栅极膜直至暴露出隔离层表面的工艺步骤包括：以所述硅层为掩膜，对所述栅极膜进行主刻蚀工艺，刻蚀去除部分厚度的栅极膜；然后以所述硅层为掩膜，对剩余的栅极膜进行过刻蚀工艺，刻蚀去除剩余的栅极膜，在所述隔离层表面形成栅极。
16.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一图形层的材料包括光刻胶材料；在进行所述侧壁修复刻蚀处理之后，采用湿法去胶或灰化工艺去除所述第一图形层。
17.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，所述第二图形层的材料包括光刻胶材料；在形成所述硅层之后，采用湿法去胶或灰化工艺去除所述第二图形层。
18.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一图形层横跨一个所述鳍部；还包括步骤：以所述初始硅层为掩膜，刻蚀所述栅极膜直至暴露出隔离层表面，形成横跨鳍部的栅极，所述栅极覆盖鳍部的顶部和侧壁。
CN201510324674.1A 2015-06-12 2015-06-12 鳍式场效应管的形成方法 Active CN106298929B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510324674.1A CN106298929B (zh) 2015-06-12 2015-06-12 鳍式场效应管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510324674.1A CN106298929B (zh) 2015-06-12 2015-06-12 鳍式场效应管的形成方法

Publications (2)

Publication Number Publication Date
CN106298929A CN106298929A (zh) 2017-01-04
CN106298929B true CN106298929B (zh) 2019-11-01

Family

ID=57650671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510324674.1A Active CN106298929B (zh) 2015-06-12 2015-06-12 鳍式场效应管的形成方法

Country Status (1)

Country Link
CN (1) CN106298929B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798215B (zh) * 2017-04-20 2023-04-11 美商微材料有限責任公司 選擇性側壁間隔物
CN108807378A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US11305988B2 (en) * 2020-09-01 2022-04-19 Aac Acoustic Technologies (Shenzhen) Co., Ltd. Method for preparing silicon wafer with rough surface and silicon wafer
CN114823320A (zh) * 2021-01-22 2022-07-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113321180B (zh) * 2021-05-31 2023-05-16 成都海威华芯科技有限公司 一种mems滤波器制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133804B1 (en) * 2010-10-01 2012-03-13 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying patterned photoresist using multi-step ion implantation
CN104681557A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176377B2 (en) * 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133804B1 (en) * 2010-10-01 2012-03-13 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying patterned photoresist using multi-step ion implantation
CN104681557A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN106298929A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
US9553025B2 (en) Selective Fin-shaping process
CN106298929B (zh) 鳍式场效应管的形成方法
US9455325B2 (en) Fin field-effect transistors having controlled fin height
CN104979198B (zh) 鳍式场效应晶体管的形成方法
US9349839B2 (en) FinFET device structure and methods of making same
CN105280498B (zh) 半导体结构的形成方法
US11923201B2 (en) Self-protective layer formed on high-K dielectric layer
CN105097649B (zh) 半导体结构的形成方法
CN104124168B (zh) 半导体结构的形成方法
CN109786330A (zh) 集成电路器件鳍、集成电路及其形成方法
CN104733315B (zh) 半导体结构的形成方法
CN106486374B (zh) 半导体结构的形成方法
CN104733314B (zh) 半导体结构及其形成方法
CN111129142B (zh) 半导体器件及其形成方法
CN105448730B (zh) 半导体结构及其形成方法
CN104051248B (zh) 栅极的形成方法
CN104425264B (zh) 半导体结构的形成方法
CN106935503B (zh) 半导体器件的形成方法
WO2020048524A1 (zh) 一种半导体结构的形成方法
CN104701167A (zh) 晶体管的形成方法
CN104425263B (zh) 半导体结构的形成方法
CN105575787B (zh) 半导体结构的形成方法
CN108630611A (zh) 半导体结构及其形成方法
CN106960816B (zh) 双重图形化的方法
US11264282B2 (en) Gate formation process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant