CN105575787B - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供表面具有栅极膜基底，栅极膜表面覆盖有包括硬掩膜材料层以及硅材料层的栅极图形膜；在栅极图形膜表面形成图形层；以图形层为掩膜，刻蚀部分所述栅极图形膜形成栅极图形层，栅极图形层包括硬掩膜层以及位于硬掩膜层表面的硅层，且硅层与第一方向垂直的侧壁表面具有第一线宽粗糙度；对硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得硅层侧壁表面具有小于第一线宽粗糙度的第二线宽粗糙度；以栅极图形层为掩膜刻蚀栅极膜，在基底表面形成栅极；在栅极与第一方向垂直的侧壁两侧的基底内形成源区和漏区。本发明减小栅极图形层的线宽粗糙度，从而提高形成的栅极的质量，优化半导体结构的电学性能。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

目前，伴随着半导体制作技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。相应的半导体工艺对刻蚀的要求也越来越高，其中栅极的刻蚀尤为关键，栅极的刻蚀质量不仅决定了半导体器件的栅极尺寸，也决定了半导体器件的饱和漏极电流等电学参数。

现有技术中半导体器件的形成工艺包括以下步骤，参考图1，步骤S11、提供衬底，所述衬底包括栅极区以及位于相邻栅极区之间的掺杂区，其中，栅极区包括有源区以及位于有源区之间的隔离区；步骤S12、依次形成位于衬底表面的栅介质膜、以及位于栅介质膜表面的栅极膜，所述栅介质膜覆盖于衬底有源区和掺杂区表面；步骤S13、在所述栅极膜表面形成硬掩膜材料层；在所述硬掩膜材料层表面形成图形化的光刻胶层，所述图形化的光刻胶层投影于衬底的图形覆盖有源区以及部分隔离区；步骤S14、以所述图形化的光刻胶层为掩膜，刻蚀所述硬掩膜材料层，在栅极膜表面形成硬掩膜层；去除所述图形化的光刻胶层；步骤S15、以所述硬掩膜层为掩膜刻蚀所述栅极膜，在所述栅介质膜表面形成栅极。

然而，现有技术形成的半导体结构的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，优化用来定义栅极图形的掩膜层的形貌，提高形成的栅极的质量，从而提高沟道长度的一致性，进而优化半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底表面覆盖有栅极膜，所述栅极膜表面覆盖有栅极图形膜，栅极图形膜包括硬掩膜材料层以及位于硬掩膜材料层表面的硅材料层；在所述栅极图形膜表面形成图形层，相邻图形层之间暴露出部分栅极图形膜表面；以所述图形层为掩膜，刻蚀部分所述栅极图形膜直至暴露出栅极膜表面，形成位于栅极膜表面的栅极图形层，所述栅极图形层包括硬掩膜层以及位于硬掩膜层表面的硅层，且所述硅层与第一方向垂直的侧壁表面具有第一线宽粗糙度；对所述硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得所述硅层侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度；以所述栅极图形层为掩膜，刻蚀所述栅极膜直至暴露出基底表面，在所述基底表面形成栅极；在所述栅极的与第一方向垂直的侧壁两侧的基底内形成源区和漏区。

可选的，所述硅材料层的材料为单晶硅、多晶硅或非晶硅；所述栅极膜的材料为多晶硅或掺杂的多晶硅。

可选的，所述硅材料层的厚度大于硬掩膜材料层的厚度。

可选的，所述硬掩膜材料层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、碳氮氧化硅或无定形碳。

可选的，形成栅极图形层的工艺步骤包括：在所述栅极图形膜表面形成沿第一方向平行排列的第一图形层，相邻第一图形层之间暴露出部分栅极图形膜表面；以所述第一图形层为掩膜，刻蚀暴露出的栅极图形膜直至暴露出栅极膜表面，形成位于栅极膜表面沿第一方向平行排列的初始栅极图形层，所述初始栅极图形层包括初始硬掩膜层以及位于初始硬掩膜层表面的初始硅层；在所述初始栅极图形层表面形成沿第二方向平行排列的第二图形层，相邻第二图形层暴露出部分初始栅极图形层表面，且第二方向与第一方向垂直；以所述第二图形层为掩膜，刻蚀暴露出的初始栅极图形层直至暴露出栅极膜表面，形成位于栅极膜表面的栅极图形层。

可选的，所述初始硅层与第一方向垂直的侧壁表面具有第一线宽粗糙度；对所述硅层侧壁进行修复刻蚀处理的方法为：在形成初始栅极图形层后，对初始硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得初始硅层侧壁表面具有第二线宽粗糙度。

可选的，采用化学下流刻蚀法进行所述修复刻蚀处理；在对所述初始硅层侧壁进行修复刻蚀处理后，去除所述第一图形层。

可选的，所述化学下流刻蚀法的工艺参数为：刻蚀气体包括CF₄和O₂，CF₄流量为100sccm至1000sccm，O₂流量为5sccm至100sccm，刻蚀源功率为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10秒至60秒。

可选的，在形成第二图形层之前，还包括步骤：采用喷涂或旋涂工艺，形成覆盖于栅极膜表面以及初始栅极图形层侧壁表面的有机聚合物层。

可选的，在形成栅极图形层之后，采用灰化工艺去除所述第二图形层以及有机聚合物层。可选的，所述第一图形层投影于基底表面的图形、与第二图形层投影于基底表面的图形相互垂直。

可选的，所述基底包括若干栅极区以及位于相邻栅极区之间的掺杂区，其中，栅极区包括有源区与有源区相邻接的隔离区；所述第一图形层投影于基底表面的图形覆盖栅极区，所述第二图形层投影于基底表面的图形覆盖有源区以及相邻接的部分隔离区。

可选的，所述掺杂区用于形成源区和漏区；所述隔离区用于形成电隔离相邻有源区的隔离结构。可选的，所述栅极覆盖于有源区以及相邻接的部分隔离区表面。

可选的，所述第一图形层的材料包括光刻胶材料；所述第二图形层的材料包括光刻胶材料；采用湿法去胶工艺或灰化工艺去除所述第二图形层。

可选的，刻蚀所述栅极膜直至暴露出基底表面的工艺步骤包括：以所述栅极图形层为掩膜，对所述栅极膜进行主刻蚀工艺，刻蚀去除部分厚度的栅极膜，主刻蚀工艺还对硅层进行刻蚀，当所述主刻蚀工艺达到刻蚀终点时，停止所述主刻蚀工艺；然后以所述栅极图形层为掩膜，对剩余的栅极膜进行过刻蚀工艺，刻蚀去除剩余的栅极膜。

可选的，在刻蚀去除所述硅层至暴露出硬掩膜层时，所述主刻蚀工艺达到刻蚀终点，停止所述主刻蚀工艺；所述硅层的厚度与主刻蚀工艺刻蚀去除栅极膜的厚度相同；所述硅材料层的厚度小于栅极膜的厚度；利用光学发射光谱法，检测所述主刻蚀工艺的刻蚀终点。

可选的，所述主刻蚀工艺的刻蚀气体包括SF₆、CF₄或CH₂F₂；所述过刻蚀工艺为异步脉冲干法刻蚀工艺。

可选的，所述异步脉冲刻蚀工艺的工艺参数为：刻蚀气体包括HBr、SiCl₄和O₂，其中，HBr流量为10sccm至5000sccm，SiCl₄流量为5sccm至100sccm，O₂流量为5sccm至100sccm，源功率为500瓦至2500瓦，源功率占空比为10％至80％，偏置功率为0瓦至500瓦，偏置功率占空比为10％至80％，刻蚀腔室压强为10毫托至200毫托，刻蚀时长为10秒至600秒。

可选的，所述基底为衬底；或者，所述基底包括：衬底，位于衬底表面的鳍部，以及覆盖于衬底表面和部分鳍部侧壁表面的隔离层，且隔离层顶部低于鳍部顶部。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的形成方法，在栅极图形膜包括硬掩膜材料层以及位于硬掩膜材料层表面的硅材料层；在栅极图形膜表面形成图形层后，以图形层为掩膜刻蚀栅极图形膜以形成位于栅极膜表面的栅极图形层，所述栅极图形层包括硬掩膜层以及位于硬掩膜层表面的硅层，且硅层与第一方向垂直的侧壁表面具有第一线宽粗糙度，所述第一线宽粗糙度是由光刻极限以及刻蚀工艺带来的；对所述硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得所述硅层侧壁表面具有小于第一线宽粗糙度的第二线宽粗糙度，从而提高部分厚度的栅极图形层侧壁线宽粗糙度，使得栅极图形层侧壁线宽粗糙度小；当以所述栅极图形层为掩膜刻蚀栅极膜以形成栅极时，由于部分厚度的栅极图形层与第一方向垂直的侧壁表面线宽粗糙度小甚至非常平滑，因此所述栅极图形层为掩膜形成的栅极侧壁也将具有很小的线宽粗糙度甚至非常平滑；当在栅极与第一方向垂直的侧壁表面的基底内形成源区和漏区后，源区至漏区之间距离的一致性好，避免由于栅极侧壁粗糙而导致的沟道长度变化，优化半导体结构的电学性能。

进一步，采用双重图形化法形成栅极图形层，即图形层包括相互垂直的第一图形层和第二图形层，降低第一图形层和第二图形层的工艺难度，提高形成的第一图形层和第二图形层的质量，进而提高形成的栅极的质量。

进一步，在以第一图形层为掩膜刻蚀栅极图形膜形成初始栅极图形层后，初始栅极图形层包括初始硅层，其中，初始硅层在于第一方向垂直的侧壁表面具有第一线宽粗糙度；相应的若后续直接对所述初始硅层进行图形后形成的硅层相应侧壁表面也将具有第一线宽粗糙度。本发明中在形成初始硅层后，对初始硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得初始硅层侧壁表面具有小于第一线宽粗糙度的第二线宽粗糙度；相应的后续形成的硅层与第一方向垂直的侧壁表面也将具有第二粗糙度，降低了栅极图形层侧壁的线宽粗糙度。本发明避免对硅层与第一方向平行的侧壁表面进行修复刻蚀处理，防止在与第一方向平行的硅层的宽度尺寸减小，从而防止后续形成的栅极头部与头部(head to head)之间的尺寸变大，进而防止栅极发生漏电。

更进一步，本发明中硅层的厚度与主刻蚀工艺刻蚀去除栅极膜的厚度相同，因此当完全刻蚀去除硅层暴露出硬掩膜层时，即达到主刻蚀工艺的刻蚀终点。并且，本发明采用光学发射光谱法(OES)检测主刻蚀工艺的刻蚀终点，由于主刻蚀工艺刻蚀硅层形成的气相组成、与主刻蚀工艺刻蚀硬掩膜层形成的气相组成不同，当OES检测到气相组成发生变化时，即停止主刻蚀工艺。因此本发明对主刻蚀工艺的刻蚀终点的检测准确，从而能够进一步提高形成的栅极的质量。

附图说明

图1为现有技术半导体结构的形成方法；

图2为一实施例形成的半导体结构的剖面结构示意图；

图3至图18为本发明另一实施例提供的半导体结构形成过程的结构示意图。

具体实施方式

由背景技术可知，现有技术形成的半导体结构的电学性能有待提高。

如图2所示，图2为采用现有技术提供的方法形成的半导体结构剖面结构示意图，包括：衬底100，所述衬底100包括栅极区110以及与栅极区110相邻接的掺杂区120，栅极区110包括有源区以及与有源区相邻接的隔离区，且栅极区110的宽度尺寸(即源区至漏区的距离)、有源区、隔离区的宽度尺寸一致，形成的栅极130覆盖有源区以及部分隔离区。理想情况下图形化的光刻胶层的宽度尺寸与有源区的宽度尺寸一致，从而使得形成的沟道区的长度符合工艺要求。暴露出基底的掺杂区表面；图形化的光刻胶层投影于衬底100的图形覆盖于有源区表面以及与有源区相连接的部分隔离区表面，且暴露出部分隔离区表面，以使形成的栅极结构的头部(head)落在隔离区，防止半导体结构发生漏电。

采用上述方法能够形成尺寸较小的栅极，然而采用上述方法形成的栅极侧壁粗糙，栅极130垂直于沟道长度方向CC1上(即一个掺杂区120指向与之相邻的另一掺杂区120方向上)的侧壁表面具有突出区域131以及凹陷区域132，栅极130侧壁具有较大的线宽粗糙度(Poly Line Width Roughness，Poly LWR)，造成同一栅极130对应的沟道区长度发生变化，形成的栅极130的质量差，影响半导体结构的电学性能。且随着半导体结构的尺寸越小，栅极侧壁线宽粗糙度越大，进而半导体结构的电学性能低下甚至失效。

经研究发现，在形成图形化的光刻胶层时，所述图形化的光刻胶层对光刻精度的要求高，而由于受到光刻工艺极限的限制，所述图形化的光刻胶层侧壁表面难以完全垂直于硬掩膜材料层表面；当以所述图形化的光刻胶层刻蚀硬掩膜材料层时，相应的会导致刻蚀形成的硬掩膜层侧壁粗糙；并且，在刻蚀硬掩膜层的工艺过程中，所述刻蚀工艺也比较难以精确控制，所述刻蚀工艺也会导致形成的硬掩膜层侧壁粗糙；同时，所述刻蚀工艺还可能对图形化的光刻胶层造成一定的刻蚀损伤，受到刻蚀损伤的图形化的光刻胶层起到的掩膜作用变差。

综合上述原因，形成的硬掩膜层侧壁表面也将具有一定的线宽粗糙度；当以所述硬掩膜层为掩膜刻蚀栅极膜以形成栅极时，栅极的与沟道长度方向垂直的侧壁也将具有较大的线宽粗糙度，栅极侧壁的线宽粗糙度会比第二栅极图形侧壁表面的线宽粗糙度更大。

为此，本发明提供一种半导体结构的形成方法，对硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得所述硅层侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度；以所述栅极图形层为掩膜，刻蚀所述栅极膜直至暴露出基底表面，在所述基底表面形成栅极；在所述栅极与第一方向垂直的侧壁两侧的基底内形成源区和漏区。本发明通过对初始硅层侧壁进行修复刻蚀处理，使得初始硅层侧壁表面的线宽粗糙度减小甚至平滑，进而使得后续形成的硅层的侧壁表面的线宽粗糙度小甚至非常平滑；当以栅极图形层为掩膜刻蚀栅极膜形成栅极时，形成的栅极侧壁表面的线宽粗糙度小，提高形成的栅极的质量，从而提高半导体结构的电学性能及可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图18为本发明另一实施例提供的半导体结构形成过程的示意图。

本实施例以采用双重图形化法形成半导体结构的栅极为例做示范性说明。图形层包括沿第一方向平行排列的第一图形层、以及沿第二方向平行排列的第二图形层，且第二方向与第一方向垂直。

请参考图3至图5，图3为立体结构图，图4为图3沿AA1方向的剖面结构示意图，图5为基底200的俯视示意图，提供基底200，形成覆盖于所述基底200表面的栅极膜201；形成覆盖于所述栅极膜201表面的栅极图形膜204。

本实施例中，所述基底200包括若干栅极区210以及位于相邻栅极区210之间的掺杂区220，其中，栅极区210包括有源区230(AA，Active Area)以及与有源区230相邻接的隔离区240，且有源区230和隔离区240依次间隔排列形成栅极区210，栅极区210、有源区230、隔离区240的宽度尺寸W相同。具体的，掺杂区220用于形成半导体结构的源区或漏区，在掺杂区220内还可以形成电隔离相邻源区或相邻漏区的第一隔离结构；隔离区240中形成半导体结构的第二隔离结构，用以电隔离相邻有源区230，防止相邻有源区230之间发生电连接。第一方向oa为：沿一掺杂区220指向与之相邻的另一掺杂区220的方向，第一方向实际指的是后续基底200内形成沟道后，沟道长度方向即为第一方向oa；第二方向ob与第一方向oa垂直。

后续形成的栅极覆盖有源区230表面以及与有源区230相邻接的部分隔离区240(即部分第二隔离结构)表面，且栅极暴露出掺杂区220表面；后续形成的第二图形层投影于基底200表面的图形还可以覆盖掺杂区220。

本实施例中所述基底200为平面基底；所述基底200的材料为硅衬底、硅锗基底、碳化硅基底、绝缘体上硅(SOI)基底、绝缘体上锗(GOI)基底、玻璃基底或III-V族化合物基底(例如氮化镓基底或砷化镓基底等)。在另一实施例中，所述基底包括衬底、以及位于衬底表面的鳍部，还可以包括：位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层的表面低于所述鳍部的顶部表面。后续形成的栅极膜覆盖于所述鳍部的顶部表面和侧壁表面，栅极膜还覆盖于隔离层表面。

所述栅极膜201为后续形成栅极提供工艺基础；所述栅极膜201的材料为多晶硅或掺杂的多晶硅；采用化学气相沉积法、物理气相沉积法或原子层沉积法形成所述栅极膜201。

所述基底200表面还具有栅介质膜，所述栅介质膜用于后续形成栅介质层；所述栅介质膜的材料为氧化硅、氮化硅或氮氧化硅。所述栅极图形膜204为后续形成栅极图形层提供工艺基础，将栅极的图形转移至栅极图形层中，然后以栅极图形层为掩膜刻蚀栅极膜201以形成栅极。后续会在栅极图形膜204表面形成第一图形层，所述第一图形层投影于基底200表面的图形覆盖于栅极区210表面，以刻蚀去除位于掺杂区220上方的栅极图形膜204，形成覆盖于栅极区210上方的初始栅极图形层。

如前述说明，在以第一图形层为掩膜刻蚀栅极图形膜204形成初始栅极图形层后，形成的初始栅极图形层侧壁粗糙，相应形成的第二栅极图形侧壁也将为粗糙的，从而会造成后续形成的栅极的质量差。

为此，本实施例提供的栅极图形膜204为多层结构，所述栅极图形膜204包括覆盖于栅极膜201表面的硬掩膜材料层202以及位于硬掩膜材料层202表面的硅材料层203。其中，所述硬掩膜材料层202的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、碳氮氧化硅或无定形碳中的一种或组合；所述硅材料层203的材料为单晶硅、多晶硅或非晶硅。所述硬掩膜材料层202用于后续形成初始栅极图形层的初始硬掩膜层、以及栅极图形层的硬掩膜层，所述硅材料层203用于后续形成初始栅极图形层的初始硅层、以及栅极图形层的硅层，这样设置的好处在于：

一方面，由于硅材料层203的材料为单晶硅、多晶硅或非晶硅，相应的后续形成的初始栅极图形层部分侧壁表面的材料也将为单晶硅、多晶硅或非晶硅；后续在采用化学下流刻蚀工艺对初始栅极图形层侧壁表面进行刻蚀后，能够修复表面材料为硅的第一栅极图形侧壁，使得部分厚度的初始栅极图形层侧壁平滑，进而使得后续形成的栅极图形层中的硅层侧壁平滑；并且，本实施例中硅材料层203位于硬掩膜材料层202上方，后续在刻蚀栅极膜201时首先会以硅层为掩膜进行刻蚀，从而使刻蚀后形成的栅极侧壁平滑。

另一方面，由于硅材料层203的材料为单晶硅、多晶硅或非晶硅，那么后续在刻蚀栅极膜201的刻蚀工艺中，所述刻蚀工艺也会对硅层进行刻蚀；通过获得硅层被刻蚀去除的厚度，即可以获知栅极膜201被刻蚀去除的厚度，因此能够获得对栅极膜201进行主刻蚀工艺的刻蚀终点。

若硅材料层203的厚度过薄，则后续在刻蚀去除硅层时仍未达到栅极膜201的主刻蚀工艺的刻蚀终点，造成无法通过判断硅层的刻蚀情况以判断主刻蚀工艺的刻蚀终点，并且后续在以硅层为掩膜刻蚀的栅极膜201的厚度过薄，剩余的栅极膜201将以硬掩膜层为掩膜进行刻蚀，造成形成的栅极侧壁仍具有较大的线宽粗糙度；若硅材料层204的厚度过厚，则后续在刻蚀去除硅层之前，实际上栅极膜201的主刻蚀工艺已经达到刻蚀终点，会导致难以判断主刻蚀工艺的刻蚀终点，对半导体结构的电学性能造成不良影响。

为此，本实施例中所述硅材料层203的厚度大于硬掩膜材料层202的厚度，且硅材料层203的厚度小于栅极膜201的厚度。根据半导体工艺需求，在确定了栅极膜201的厚度之后，能够获得后续主刻蚀工艺需要刻蚀去除的栅极膜201的厚度，那么根据主刻蚀工艺刻蚀去除栅极膜201的厚度，即能够确定硅材料层203的厚度。所述硅材料层203的厚度等于主刻蚀工艺需要刻蚀去除的栅极膜201的厚度。

请继续参考图3至图5，在所述栅极图形膜204表面形成沿第一方向oa平行排列的第一图形层205，相邻第一图形层205之间暴露出部分栅极图形膜204表面。

所述第一图形层205作为后续刻蚀栅极图形膜204的掩膜，刻蚀栅极图形膜204以形成初始栅极图形层。所述第一图形层205投影于基底200表面的图形覆盖栅极区210，即所述第一图形层205覆盖于栅极区210上方的栅极图形膜204表面，且暴露出掺杂区220上方的栅极图形膜204表面。所述第一图形层205定义出半导体结构的相邻掺杂区220之间的距离，相邻第一图形层205之间的距离即为掺杂区220的长度。

由于后续会对形成的初始硅层进行侧壁修复刻蚀处理，在沿沟道长度方向(即第一方向oa)上初始硅层的宽度尺寸会减小，为避免所述硅材料层宽度尺寸减小带来不良影响，本实施例中所述第一图形层205的宽度尺寸大于相邻掺杂区220之间的距离，即所述第一图形层205的宽度尺寸大于栅极区210的宽度尺寸，其中，所述宽度尺寸指的是：沿第一方向的尺寸。

若第一图形层205的宽度尺寸与栅极区210的宽度尺寸之差过小，则后续在对初始硅层进行修复刻蚀处理后，形成的初始硅层的宽度过小，造成后续形成的栅极在沿沟道长度方向上的宽度尺寸过小；若第一图形层205的宽度尺寸与栅极区210的宽度尺寸之差过大，则后续在对初始硅层进行修复刻蚀处理后，形成的初始硅层的宽度较大，造成形成的栅极在沿沟道长度方向上的宽度尺寸过大。为此，本实施例中，所述第一图形层205的宽度尺寸与栅极区210的宽度尺寸之差为5埃至50埃。在其他实施例中，第一图形层205的宽度尺寸与栅极区、有源区的宽度尺寸也可以相同。

所述第一图形层205的材料为光刻胶材料；第一图形层205的形成工艺步骤包括：形成覆盖于栅极图形膜204表面的光刻胶膜；对所述光刻胶膜进行曝光处理以及显影处理，形成位于栅极图形膜204表面的第一图形层205。

本实施例在形成光刻胶膜之前，在栅极图形膜204表面形成底部抗反射涂层，以提高形成的第一图形层205的光刻精度。在其他实施例中，在形成光刻胶膜之前，还可以在栅极图形膜表面形成有机涂覆层；在形成光刻胶膜之后，还能够在光刻胶膜表面形成顶部抗反射涂层。

由于第一图形层205覆盖于整个栅极区210表面，与传统定义栅极图形的光刻胶层相比较，本实施例形成的第一图形层205的尺寸相对较大，因此形成的第一图形层205的形貌相对较好。然而形成第一图形层205依然会受到各种工艺条件限制(例如光刻极限)，使得形成的第一图形层205侧壁表面难以完全平滑，第一图形层205侧壁表面具有一定的线宽粗糙度。

请参考图6及图7，图6为立体结构图，图7为图6沿AA1方向的剖面结构示意图，以所述第一图形层205为掩膜，刻蚀部分所述栅极图形膜204(如图3及图4所示)直至暴露出栅极膜201表面，形成位于栅极膜201表面的分立的初始栅极图形层214，所述初始栅极图形层214包括初始硬掩膜层212以及位于初始硬掩膜层212表面的初始硅层213。

具体的，将第一图形层205的图形转移至栅极图形膜204中，使得形成的初始栅极图形层214定义出半导体结构的相邻掺杂区220之间的距离，即定义出后续形成的栅极在沿沟道长度方向的尺寸，保证后续形成的栅极暴露出掺杂区220表面，并且栅极覆盖于有源区230表面。

采用干法刻蚀工艺刻蚀栅极图形膜204。形成的初始栅极图形层214投影于基底200表面的图形覆盖于栅极区210表面、且暴露出掺杂区220表面。由于受到第一图形层205侧壁形貌以及干法刻蚀工艺的工艺限制，使得形成的初始栅极图形层214侧壁表面具有一定的线宽粗糙度，所述初始硅层213与第一方向垂直的侧壁表面具有第一线宽粗糙度；若后续直接在初始栅极图形层214基础上形成的栅极图形层，所述栅极图形层侧壁表面也将具有较大的侧壁粗糙度，影响后续形成的栅极的质量，造成后续形成的同一栅极不同区域的沟道区长度不同。

为此，本实施例后续将对初始栅极图形层214侧壁进行修复刻蚀处理，以降低初始栅极图形层214侧壁的线宽粗糙度，提供初始栅极图形层214侧壁平滑度，进而提高后续形成的栅极的质量。

请参考图8，图8为在图7基础上的结构示意图，对所述初始栅极图形层214的侧壁进行修复刻蚀处理，使得初始栅极图形层214侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度。

对初始栅极图形层214侧壁进行修复刻蚀处理，实际上是对初始硅层213侧壁进行修复刻蚀处理，使得初始硅层213侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度。本实施例以在进行修复刻蚀处理之前，初始硅层213侧壁为锯齿形侧壁作为示例以进行说明，如图9所示，图9为图8中220的局部放大示意图，所述初始硅层213侧壁具有突出区域以及与所述突出区域相对应的凹陷区域。

采用化学下流刻蚀法(CDE，chemical downstream etch)进行所述修复刻蚀处理。具体的，在所述修复刻蚀处理过程中，在突出区域以及凹陷区域表面形成钝化膜300，且突出区域表面的钝化膜300厚度远小于凹陷区域的钝化膜300的厚度；然后在工艺过程中产生气体，所述气体对所述钝化膜300进行刻蚀处理，直至钝化膜300被完全刻蚀去除。由于凹陷区域的钝化膜300的厚度远大于突出区域的钝化膜300的厚度，且刻蚀工艺对硅材料具有一定的刻蚀速率，因此在刻蚀去除钝化膜300的过程中，所述气体会对初始硅层213侧壁的突出区域进行刻蚀，以减小突出区域的尺寸；如此重复沉积钝化膜300、刻蚀去除钝化膜300以及突出区域的工艺步骤，直至初始硅层213侧壁变得平滑。

其中，钝化膜300的材料为SiOF，产生的气体为SiF，所述气体对钝化膜300进行刻蚀，同时对初始硅层213侧壁突出区域进行刻蚀。

化学下流刻蚀工艺中的刻蚀气体包括氟源气体以及氧源气体，若氟源气体流量过大，则相应形成的SiF含量较多，对初始硅层213侧壁突出区域进行刻蚀的速率过快；若氧源气体流量过大，则氧源气体氧化初始硅层213侧壁的厚度过厚；若刻蚀气体流量过低，则相应形成的钝化膜300的厚度过薄，容易造成SiF对凹陷区域的硅材料造成刻蚀；若刻蚀腔室温度过高，则相应的刻蚀速率对突出区域的刻蚀速率也将过快。

为此，本实施例中所述化学下流修复刻蚀处理的工艺参数为：刻蚀气体包括CF₄和O₂，CF₄流量为100sccm至1000sccm，O₂流量为5sccm至100sccm，刻蚀源功率为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10秒至60秒。

在进行修复刻蚀处理后，初始硅层213的侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度，从而提高后续形成的栅极图形层的侧壁平滑度，进而提高后续形成的栅极的质量。

本实施例在对初始硅层213进行修复刻蚀处理时，所述第一图形层205(如图6及7所示)覆盖于初始栅极图形层214表面，避免所述修复刻蚀处理对初始硅层213顶部表面213造成刻蚀，使得初始硅层213的厚度参数保持与硅材料层厚度参数一致。在对所述初始硅层213侧壁进行修复刻蚀处理后，去除所述第一图形层205；采用湿法去胶或灰化工艺去除所述第一图形层205。

在其他实施例中，也可以在进行修复刻蚀处理之前去除第一图形层，这是由于：由前述修复刻蚀处理的机理可知，在修复刻蚀处理过程中会在初始硅层顶部表面沉积厚度相对较厚的钝化膜，所述修复刻蚀处理对初始硅层顶部表面的刻蚀速率非常小甚至不会造成刻蚀。

请参考图10至图12，图10为立体结构图，图11为图10沿AA1方向的剖面结构示意图，图12为图10沿BB1方向的剖面结构示意图，在对所述初始硅层213侧壁进行修复刻蚀处理后，在初始栅极图形层214表面形成沿第二方向平行排列的第二图形层208，相邻第二图形层208之间暴露出部分初始栅极图形层214表面，且第二方向与第一方向垂直。

所述第二图形层208作为后续图形化初始栅极图形层214的掩膜，定义出后续形成的栅极头部的位置，将初始栅极图形层214分割为若干个分立的栅极图形层，且栅极图形层暴露出部分隔离区240表面，使得后续形成的栅极头部落在第二隔离结构表面，防止半导体结构在工作过程中栅极发生漏电。

所述第二图形层208投影于基底200表面的图形覆盖有源区230以及相邻接的部分隔离区240；所述第二图形层208投影于基底200表面的图形、与第一图形层205投影于基底200表面的图形相互垂直且相交。

本实施例中为了降低第二图形层208的工艺难度，提高形成的第二图形层208的形貌，所述第二图形层208投影于基底200表面的图形还覆盖掺杂区240。在其他实施例中，第二图形层投影于基底表面的图形也可以未覆盖掺杂区。在形成第二图形层208之前，采用喷涂或旋涂工艺，形成覆盖于栅极膜201表面、初始栅极图形层214侧壁表面的有机聚合物层207。在形成所述有机聚合物层207之后，能够形成的第二图形层208的形貌；所述有机聚合物层207的材料为底部抗反射材料或其他含硅聚合物材料。

所述第二图形层208的材料为光刻胶材料。有关形成第二图形层208的工艺步骤可参考前述形成第一图形层205的工艺步骤，在此不再赘述。

请参考图13及图14，以所述第二图形层208(如图10至12所示)为掩膜，刻蚀暴露出的初始栅极图形层214(如图10至12所示)直至暴露出栅极膜201表面，形成位于栅极膜201表面的分立的栅极图形层224，所述栅极图形层224包括硬掩膜层222以及位于硬掩膜层222表面的硅层223。

采用干法刻蚀工艺，刻蚀所述初始栅极图形层214。相应的所述硅层223侧壁表面具有第二线宽粗糙度，且所述第二线宽粗糙度小于第一线宽粗糙度，其中，具有第二线宽粗糙度的侧壁指的是：硅层223在垂直于沟道长度方向上的侧壁，第二线宽粗糙度很小甚至为零，使得硅层223在于沟道长度方向垂直的侧壁表面平滑。

形成的栅极图形层224位于栅极区210上方的栅极膜201表面，且暴露出隔离区240上方的部分栅极膜201表面，使得栅极图形层224定义出后续形成的栅极头部的位置。

本实施例中在以第二图形层208为掩膜刻蚀初始栅极图形层214时，相应栅极图形层224与第一方向平行的侧壁表面也会具有一定的线宽粗糙度，所述栅极图形层224具有一定线宽粗糙度的侧壁定义出后续形成的栅极头部的位置，所述栅极头部侧壁表面的粗糙度与沟道区长度无关，且栅极头部与有源区230之间应保持较大距离，避免后续形成的栅极漏电；因此本实施例中即使以第二图形层208为掩膜刻蚀形成的栅极图形层224侧壁具有一定线宽粗糙度，也不需要对定义栅极头部位置的栅极图形层224侧壁进行修复刻蚀处理，避免所述修复刻蚀处理造成后续形成的栅极头部至有源区230的距离过近，防止后续形成的栅极漏电。

因此，在形成初始栅极图形层214后，对初始硅层213与第一方向垂直的侧壁进行修复刻蚀处理，使得初始硅层213侧壁表面具有第二线宽粗糙度，避免对硅层223与第一方向平行的侧壁表面进行修复刻蚀处理，从而防止后续形成的栅极头部与有源区之间距离过近。

在形成栅极图形层224之后，去除所述第二图形层208以及有机聚合物层207。采用灰化工艺去除所述第二图形层208以及有机聚合物层207。

后续会以所述栅极图形层208为掩膜，刻蚀所述栅极膜201直至暴露出基底200表面，在所述基底200表面形成栅极。

请参考图15至16，以所述栅极图形层224(如图13及14所示)为掩膜，对所述栅极膜201进行主刻蚀工艺，刻蚀去除部分厚度的栅极膜201，所述主刻蚀工艺还对硅层223(如图13及14所示)进行刻蚀。

本实施例中实际是以栅极图形层224中的硅层223为掩膜，对栅极膜201进行主刻蚀工艺。前述的修复刻蚀处理使得硅层223的侧壁线宽粗糙度小甚至使得硅层223侧壁表面平滑；因此在以所述硅层223为掩膜对栅极膜201进行主刻蚀后，相应刻蚀后的栅极膜201与第一方向垂直的侧壁表面也将具有较小的线宽粗糙度，甚至使得刻蚀后的栅极膜201侧壁平滑。

主刻蚀工艺后的栅极膜201侧壁的形貌决定了后续最终形成的栅极的形貌，由于本实施例在主刻蚀工艺后栅极膜201侧壁表面的线宽粗糙度小甚至非常平滑，那么相应的后续在对剩余栅极膜201进行过刻蚀后，最终形成的栅极侧壁也将具有很小的线宽粗糙度甚至非常平滑，从而提高形成的栅极的质量。

所述主刻蚀工艺为干法刻蚀，所述主刻蚀工艺的刻蚀气体包括SF₆、CF₄或CH₂F₂。由于在形成栅极的工艺过程中，通常需要进行选择比较低且刻蚀速率较快的主刻蚀工艺、以及选择比较大且刻蚀速率较慢的过刻蚀工艺，若主刻蚀工艺的刻蚀终点判断不准确，则极其容易对其他不必要的区域造成刻蚀损伤，例如对位于栅极膜201下方的栅介质膜造成刻蚀，因此在半导体工艺中需要能够较为精确的获知主刻蚀工艺的刻蚀终点，以停止主刻蚀工艺。

当所述主刻蚀工艺达到刻蚀终点时，停止所述主刻蚀工艺。本实施例可采用激光干涉法(IEP，Interferometry End Point)或光学发射光谱法(OES，Optical EmissionSpectroscopy)获得所述主刻蚀工艺的刻蚀终点。所述激光干涉法指用激光光源检测栅极膜201的厚度变化；所述光学发射光谱法指利用检测主刻蚀工艺中某种反应性化学基团或挥发性基团所发射波长的光强的变化，来实现终点检测。

由于激光干涉法容易受到基底200表面形貌的影响，造成刻蚀终点判断不准确。本实施例采用光学发射光谱法获得主刻蚀工艺的刻蚀终点，在达到刻蚀终点时，所述硅层223被完全刻蚀去除，硬掩膜层222被暴露出来，主刻蚀工艺与硅层223反应生成的气相组成、与主刻蚀工艺与硬掩膜层222反应生成的气相组成不同，通过OES光谱信号的强度变化即能反应出气相变化，进而获得主刻蚀工艺的刻蚀终点。

本实施例中所述硅层222的厚度与主刻蚀工艺刻蚀去除栅极膜201的厚度相同，当检测到主刻蚀工艺中的气相组成发生变化时，即停止所述主刻蚀工艺；也就是说，在主刻蚀工艺刻蚀去除所述硅层223至暴露出硬掩膜层222时，所述主刻蚀工艺到达刻蚀终点，停止所述主刻蚀工艺。

本实施例采用光学发射光谱法进行主刻蚀工艺刻蚀终点的检测，在监测到硅层223被完全刻蚀去除后即停止主刻蚀工艺，基底200表面形貌对气相组成无影响，从而提高了主刻蚀工艺的刻蚀终点检测准确率，防止主刻蚀工艺对位于栅极膜201下方的栅介质膜造成刻蚀，进而提高半导体结构的电学性能。

请参考图17及图18，以所述栅极图形层224(如图13及14所示)为掩膜，对剩余的栅极膜201(如图15及16所示)进行过刻蚀工艺，刻蚀去除剩余的栅极膜201，在基底200表面形成栅极211。

本实施例实际以栅极图形层224中的硬掩膜层222为掩膜，进行所述过刻蚀工艺。由于最终形成的栅极211的形貌是由主刻蚀后剩余的栅极膜201形貌决定的，前述在进行主刻蚀工艺后剩余栅极膜201侧壁表面线宽粗糙度小甚至非常平滑，所述侧壁指的是栅极膜201垂直于第一方向的侧壁，因此在进行过刻蚀工艺后形成的栅极211的侧壁表面也将具有很小的线宽粗糙度甚至非常平滑，提高了形成的栅极211的质量。

所述过刻蚀工艺刻蚀去除剩余的栅极膜201，暴露出位于栅极膜201下方的栅介质膜，且不伤及栅介质膜，因此要求过刻蚀工艺具有较高的刻蚀选择比。为此，本实施例中过刻蚀工艺为异步脉冲干法刻蚀工艺，提高过刻蚀工艺的刻蚀选择比。

作为一个具体实施例，所述异步脉冲干法刻蚀工艺的工艺参数为：刻蚀气体包括HBr、SiCl₄和O₂，其中，HBr流量为10sccm至5000sccm，SiCl₄流量为5sccm至100sccm，O₂流量为5sccm至100sccm，源功率为500瓦至2500瓦，源功率占空比为10％至80％，偏置功率为0瓦至500瓦，偏置功率占空比为10％至80％，刻蚀腔室压强为10毫托至200毫托，刻蚀时长为10秒至600秒。

后续还包括步骤：在所述栅极211的与第一方向垂直的侧壁两侧的基底200内形成源区和漏区，即在掺杂区220内形成源区和漏区。由于本实施例中形成的栅极质量高，所述栅极211与第一方向垂直的侧壁表面线宽粗糙度很小甚至非常平滑，因此在形成源区和漏区后，同一栅极211对应的源区和漏区之间的距离一致，即半导体结构的沟道长度一致性好，从而使得形成的半导体结构的电学性能得到提高。

本实施例以双重图形化法形成半导体结构的栅极，在其他实施例中，也可以在栅极图形膜表面形成图形层，所述图形层直接定义出需要形成的栅极的位置和图形；以所述图形层为掩膜，刻蚀部分所述栅极图形膜直至暴露出栅极膜表面，形成位于栅极膜表面的栅极图形层，所述栅极图形层包括硬掩膜层以及位于硬掩膜层表面的硅层，且所述硅层与第一方向垂直的侧壁表面具有第一线宽粗糙度；对所述硅层侧壁进行修复刻蚀处理，使得所述硅层与第一方向垂直的侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度；以所述栅极图形层为掩膜，刻蚀所述栅极膜直至暴露出基底表面，在所述基底表面形成栅极；在所述栅极与第一方向垂直的侧壁两侧的基底内形成源区和漏区。具体的修复刻蚀处理、刻蚀栅极膜的工艺可参考前述说明，在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，包括：

提供基底，所述基底表面覆盖有栅极膜，所述栅极膜表面覆盖有栅极图形膜，栅极图形膜包括硬掩膜材料层以及位于硬掩膜材料层表面的硅材料层；

在所述栅极图形膜表面形成图形层，相邻图形层之间暴露出部分栅极图形膜表面；

以所述图形层为掩膜，刻蚀部分所述栅极图形膜直至暴露出栅极膜表面，形成位于栅极膜表面的栅极图形层，所述栅极图形层包括硬掩膜层以及位于硬掩膜层表面的硅层，且所述硅层与第一方向垂直的侧壁表面具有第一线宽粗糙度；

对所述硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得所述硅层侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度；

以所述栅极图形层为掩膜，刻蚀所述栅极膜直至暴露出基底表面，在所述基底表面形成栅极；

在所述栅极的与第一方向垂直的侧壁两侧的基底内形成源区和漏区。

2.如权利要求1所述半导体结构的形成方法，其特征在于，所述硅材料层的材料为单晶硅、多晶硅或非晶硅；所述栅极膜的材料为多晶硅或掺杂的多晶硅。

3.如权利要求1所述半导体结构的形成方法，其特征在于，所述硅材料层的厚度大于硬掩膜材料层的厚度。

4.如权利要求1所述半导体结构的形成方法，其特征在于，所述硬掩膜材料层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、碳氮氧化硅或无定形碳。

5.如权利要求1所述半导体结构的形成方法，其特征在于，形成栅极图形层的工艺步骤包括：在所述栅极图形膜表面形成沿第一方向平行排列的第一图形层，相邻第一图形层之间暴露出部分栅极图形膜表面；以所述第一图形层为掩膜，刻蚀暴露出的栅极图形膜直至暴露出栅极膜表面，形成位于栅极膜表面沿第一方向平行排列的初始栅极图形层，所述初始栅极图形层包括初始硬掩膜层以及位于初始硬掩膜层表面的初始硅层；在所述初始栅极图形层表面形成沿第二方向平行排列的第二图形层，相邻第二图形层暴露出部分初始栅极图形层表面，且第二方向与第一方向垂直；以所述第二图形层为掩膜，刻蚀暴露出的初始栅极图形层直至暴露出栅极膜表面，形成位于栅极膜表面的栅极图形层。

6.如权利要求5所述半导体结构的形成方法，其特征在于，所述初始硅层与第一方向垂直的侧壁表面具有第一线宽粗糙度；对所述硅层侧壁进行修复刻蚀处理的方法为：在形成初始栅极图形层后，对初始硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得初始硅层侧壁表面具有第二线宽粗糙度。

7.如权利要求6所述半导体结构的形成方法，其特征在于，采用化学下流刻蚀法进行所述修复刻蚀处理；在对所述初始硅层侧壁进行修复刻蚀处理后，去除所述第一图形层。

8.如权利要求7所述半导体结构的形成方法，其特征在于，所述化学下流刻蚀法的工艺参数为：刻蚀气体包括CF₄和O₂，CF₄流量为100sccm至1000sccm，O₂流量为5sccm至100sccm，刻蚀源功率为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10秒至60秒。

9.如权利要求5所述半导体结构的形成方法，其特征在于，在形成第二图形层之前，还包括步骤：采用喷涂或旋涂工艺，形成覆盖于栅极膜表面以及初始栅极图形层侧壁表面的有机聚合物层。

10.如权利要求5所述半导体结构的形成方法，其特征在于，在形成栅极图形层之后，采用灰化工艺去除所述第二图形层以及有机聚合物层。

11.如权利要求5所述半导体结构的形成方法，其特征在于，所述第一图形层投影于基底表面的图形、与第二图形层投影于基底表面的图形相互垂直。

12.如权利要求11所述半导体结构的形成方法，其特征在于，所述基底包括若干栅极区以及位于相邻栅极区之间的掺杂区，其中，栅极区包括有源区与有源区相邻接的隔离区；所述第一图形层投影于基底表面的图形覆盖栅极区，所述第二图形层投影于基底表面的图形覆盖有源区以及相邻接的部分隔离区。

13.如权利要求12所述半导体结构的形成方法，其特征在于，所述掺杂区用于形成源区和漏区；所述隔离区用于形成电隔离相邻有源区的隔离结构。

14.如权利要求13所述半导体结构的形成方法，其特征在于，所述栅极覆盖于有源区以及相邻接的部分隔离区表面。

15.如权利要求5所述半导体结构的形成方法，其特征在于，所述第一图形层的材料包括光刻胶材料；所述第二图形层的材料包括光刻胶材料；采用湿法去胶工艺或灰化工艺去除所述第二图形层。

16.如权利要求1所述半导体结构的形成方法，其特征在于，刻蚀所述栅极膜直至暴露出基底表面的工艺步骤包括：以所述栅极图形层为掩膜，对所述栅极膜进行主刻蚀工艺，刻蚀去除部分厚度的栅极膜，主刻蚀工艺还对硅层进行刻蚀，当所述主刻蚀工艺达到刻蚀终点时，停止所述主刻蚀工艺；然后以所述栅极图形层为掩膜，对剩余的栅极膜进行过刻蚀工艺，刻蚀去除剩余的栅极膜。

17.如权利要求16所述半导体结构的形成方法，其特征在于，在刻蚀去除所述硅层至暴露出硬掩膜层时，所述主刻蚀工艺达到刻蚀终点，停止所述主刻蚀工艺；所述硅层的厚度与主刻蚀工艺刻蚀去除栅极膜的厚度相同；所述硅材料层的厚度小于栅极膜的厚度；利用光学发射光谱法，检测所述主刻蚀工艺的刻蚀终点。

18.如权利要求17所述半导体结构的形成方法，其特征在于，所述主刻蚀工艺的刻蚀气体包括SF₆、CF₄或CH₂F₂；所述过刻蚀工艺为异步脉冲干法刻蚀工艺。

19.如权利要求18所述半导体结构的形成方法，其特征在于，所述异步脉冲刻蚀工艺的工艺参数为：刻蚀气体包括HBr、SiCl₄和O₂，其中，HBr流量为10sccm至5000sccm，SiCl₄流量为5sccm至100sccm，O₂流量为5sccm至100sccm，源功率为500瓦至2500瓦，源功率占空比为10％至80％，偏置功率为0瓦至500瓦，偏置功率占空比为10％至80％，刻蚀腔室压强为10毫托至200毫托，刻蚀时长为10秒至600秒。

20.如权利要求1所述半导体结构的形成方法，其特征在于，所述基底为衬底；或者，所述基底包括：衬底，位于衬底表面的鳍部，以及覆盖于衬底表面和部分鳍部侧壁表面的隔离层，且隔离层顶部低于鳍部顶部。