JP2009071306A - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2009071306A
JP2009071306A JP2008228829A JP2008228829A JP2009071306A JP 2009071306 A JP2009071306 A JP 2009071306A JP 2008228829 A JP2008228829 A JP 2008228829A JP 2008228829 A JP2008228829 A JP 2008228829A JP 2009071306 A JP2009071306 A JP 2009071306A
Authority
JP
Japan
Prior art keywords
film
sacrificial
layer
pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008228829A
Other languages
English (en)
Inventor
Won Kyu Kim
ウォン ギュ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009071306A publication Critical patent/JP2009071306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

【課題】２回のマスク工程によるライン線幅の臨界寸法の不均一性を改善させることができる半導体素子の微細パターン形成方法の提供。
【解決手段】被エッチング層２０１上に第１エッチング阻止膜２０２を形成し、阻止膜上に第２エッチング阻止膜２０３を形成し、阻止膜上に第１犠牲膜を形成し、第１犠牲膜を選択的にエッチングして、第１犠牲パターンを形成し、第１犠牲パターンを含む阻止膜の上面に沿って第２犠牲膜２０９を形成し、第１犠牲パターンが露出するように、第２犠牲膜と、阻止膜とをエッチングし、第１犠牲パターンを除去し、第２犠牲膜と、阻止膜とをエッチングして、第２犠牲パターンを形成する。第２犠牲パターンをエッチングバリア層として、第１エッチング阻止膜をエッチングし、第２犠牲パターンと、第１エッチング阻止膜とをエッチングバリア層として、被エッチング層をエッチングする。
【選択図】図２Ｇ

Description

本発明は、半導体製造技術に関し、特に、半導体素子の微細パターン形成方法に関する。
近年、半導体素子の高集積化に伴い、４０ｎｍ級以下のラインアンドスペース（Ｌｉｎｅ ａｎｄ Ｓｐａｃｅ）（以下、「ＬＳ」とする）が求められている。しかし、現在開発され商用化された露光装置の限界から、６０ｎｍ級以下のＬＳを形成することは非常に困難である。これにより、現在商用化された露光装置をそのまま用い、かつ、６０ｎｍ以下の微細なＬＳを実現するため、ＤＰＴ（Ｄｏｕｂｌｅ Ｐａｔｔｅｒｎｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ）工程が提案されている。
以下、図１Ａ〜図１Ｄは、ＤＰＴ工程を適用した従来技術に係る半導体素子の微細パターン形成方法を説明するための断面図である。
まず、図１Ａに示すように、被エッチング層１０１が形成された半導体基板１００上に、互いに異なる物質からなる第１ハードマスク１０２と、第２ハードマスク１０３とを順次形成する。
その後、第２ハードマスク１０３上にフォトレジスト膜を塗布した後、フォトマスクを用いた露光及び現像工程を含むマスク工程により、第１フォトレジストパターン１０４を形成する。
次に、図１Ｂに示すように、第１フォトレジストパターン１０４を用いたエッチング工程により、第２ハードマスク１０３（図１Ａ参照）をエッチングする。これにより、第２ハードマスクパターン１０３Ａが形成される。
また、図１Ｃに示すように、マスク工程により、第２ハードマスクパターン１０３Ａ間に第２フォトレジストパターン１０５を形成する。
次に、図１Ｄに示すように、第２ハードマスクパターン１０３Ａ（図１Ｃ参照）と、第２フォトレジストパターン１０５（図１Ｃ参照）とをエッチングマスクとするエッチング工程により、第１ハードマスク１０２（図１Ｃ参照）をエッチングする。これにより、第１ハードマスクパターン１０２Ａが形成される。
その後、第１ハードマスクパターン１０２Ａをエッチングマスクとするエッチング工程により、被エッチング層１０１をエッチングする。これにより、微細パターン（又は微細ライン）（図示せず）が形成される。
このように、ＤＰＴ工程を適用した従来技術に係る半導体素子の微細パターン形成方法における大きな問題は、微細パターンの線幅の均一性が、第１マスクと第２マスクとのオーバーレイ精度（ｏｖｅｒｌａｙ ａｃｃｕｒａｃｙ）に左右されるということである。素子の特性に適した微細パターンの線幅の均一性を確保するためには、第１マスクと第２マスクとが、「│Ｍｅａｎ│＋３σ」を基準として４ｎｍ以下の線幅で整合していなければならない。しかし、実際の露光装置では、未だ３σを７ｎｍ程度にしか制御できないことから、装置の開発が求められているが、技術的限界のために実現できずにいる。更に、図１Ｃに示すように、第２ハードマスクパターン１０３Ａが形成された状態で、マスク工程により、第２フォトレジストパターン１０５を形成することから、第２ハードマスクパターン１０３Ａが損傷して第２ハードマスクパターン１０３Ａの臨界寸法が変形してしまう。
そこで、本発明は、上記のような問題に鑑みてなされたものであって、その目的は、ＤＰＴ工程の際、２回のマスク工程によるライン線幅の臨界寸法の不均一性を改善させることができる半導体素子の微細パターン形成方法を提供することである。
上記の目的を達成するための一態様によれば、本発明は、被エッチング層上に第１エッチング阻止膜を形成するステップと、前記第１エッチング阻止膜上に第２エッチング阻止膜を形成するステップと、前記第２エッチング阻止膜上に第１犠牲膜を形成するステップと、前記第１犠牲膜を選択的にエッチングして、第１犠牲パターンを形成するステップと、前記第１犠牲パターンを含む前記第２エッチング阻止膜の上面に沿って第２犠牲膜を形成するステップと、前記第１犠牲パターンが露出するように、前記第２犠牲膜と、前記第２エッチング阻止膜とをエッチングするステップと、前記第１犠牲パターンを除去するステップと、前記第２犠牲膜と、前記第２エッチング阻止膜とをエッチングして、第２犠牲パターンを形成するステップと、前記第２犠牲パターンをエッチングバリア層として、前記第１エッチング阻止膜をエッチングするステップと、前記第２犠牲パターンと、前記第１エッチング阻止膜とをエッチングバリア層として、前記被エッチング層をエッチングするステップとを含む半導体素子の微細パターン形成方法を提供する。
以下、添付図面を参照して本発明の好ましい実施形態を説明する。また、図面において、層及び領域の厚さ及び間隔は、説明の便宜及び明確化のために拡大されたものであり、層が他の層又は基板上（又は上部）にあると言及された場合、それは、他の層又は基板上に直接形成されるか、又はその間に第３の層が介在し得るものである。なお、明細書全体において、同じ参照番号を付する部分は、同じ層を表し、各参照番号に英字を含む場合、同じ層がエッチング又は研磨工程により一部変形したことを意味する。
図２Ａ〜図２Ｉは、本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。ここでは、一例として、ゲート電極上に形成されたハードマスクを被エッチング層とする半導体素子の微細パターン形成方法を説明する。
まず、図２Ａに示すように、半導体基板２００上に、被エッチング層としてハードマスク２０１を形成する。このとき、ハードマスク２０１は、酸化膜、窒化膜、酸窒化膜、カーボンを含む膜（例えば、非晶質カーボン膜）、多結晶シリコン膜、及びこれらの積層膜からなる群から選択されるいずれか１つで形成することができる。例えば、酸化膜は、シリコン酸化膜（ＳｉＯ２）、窒化膜は、シリコン窒化膜（Ｓｉ３Ｎ４）でそれぞれ形成し、酸窒化膜は、シリコン酸窒化膜（ＳｉＯＮ）で形成する。
その後、ハードマスク２０１上に第１エッチング阻止膜２０２を形成する。このとき、第１エッチング阻止膜２０２は、ハードマスク２０１に対して高いエッチング選択比を有する物質で形成する。例えば、酸化膜（例えば、シリコン酸化膜）、窒化膜（例えば、シリコン窒化膜）、酸窒化膜（例えば、シリコン酸窒化膜）、及び多結晶シリコン膜（例えば、ドープ又はアンドープされたもの）からなる群から選択されるいずれか１つで形成する。
次に、第１エッチング阻止膜２０２上に第２エッチング阻止膜２０３を形成することができる。このとき、第２エッチング阻止膜２０３は、第１エッチング阻止膜２０２に対して高いエッチング選択比を有する物質から選択され、特に、後続の工程によって形成される第２犠牲膜２０９（図２Ｄ参照）と同じ物質で形成する。例えば、酸化膜（例えば、シリコン酸化膜）、窒化膜（例えば、シリコン窒化膜）、酸窒化膜（例えば、シリコン酸窒化膜）、及び多結晶シリコン膜（例えば、ドープ又はアンドープされたもの）からなる群から選択されるいずれか１つで形成することができる。また、第２エッチング阻止膜２０３の厚さは、０Åを超過し５００Å未満の範囲で形成する。
また、第２エッチング阻止膜２０３上に第１犠牲膜２０４を形成する。このとき、第１犠牲膜２０４は、第２エッチング阻止膜２０３に対して高いエッチング選択比を有する物質から選択されるいずれか１つで形成することができる。例えば、第１犠牲膜２０４は、ドライエッチング又はウェットエッチング時に除去される程度、すなわち、除去率によって適宜選択可能である。具体的には、第１犠牲膜２０４は、ウェットエッチング法により比較的除去されやすい酸化膜（シリコン酸化膜）又はスピンコート膜で形成するか、ドライエッチング法により比較的除去されやすい多結晶シリコン膜又は非晶質カーボン膜で形成する。このとき、酸化膜としては、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）又はＨＡＲＰ（Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｐｒｏｃｅｓｓ）を使用することが好ましく、スピンコート膜としては、ＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）又はＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を使用することが好ましい。また、第１犠牲膜２０４は、第２エッチング阻止膜２０３のエッチング時に十分に耐えられる程度の厚さに形成することが好ましい。例えば、５００Å〜２０００Åの範囲で形成する。
次に、第１犠牲膜２０４上にハードマスク（図示せず）を形成することもできる。その理由は、第１犠牲膜２０４のエッチング時に、液浸（ｉｍｍｅｒｓｉｏｎ）フォトレジストパターンにより、特に、パターンの変形（ｐａｔｔｅｒｎ ｄｅｆｏｒｍａｔｉｏｎ）及び選択比の減少によるパターンの不良が生じ得るからである。これにより、第１犠牲膜２０４は、ハードマスクを更に用いてエッチングすることもできる。
その後、第１犠牲膜２０４上に反射防止層２０７を形成することもできる。このとき、反射防止層２０７は、ＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）膜２０６の単層膜として形成するか、又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法にて蒸着されるＤＡＲＣ（Ｄｉｅｌｅｃｔｒｉｃ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）膜２０５と、ＢＡＲＣ膜２０６との積層膜として形成することもできる。例えば、ＤＡＲＣ膜２０５は、屈折率（ｒｅｆｒａｃｔｉｖｅ ｉｎｄｅｘ）が１．９５、減衰係数（ｅｘｔｉｎｃｔｉｏｎ ｃｏｅｆｆｉｃｉｅｎｔ）が０．５３の物質で形成し、ＢＡＲＣ膜２０６は、有機物質で形成する。
次に、反射防止層２０７上にフォトレジストパターン２０８を形成する。このとき、フォトレジストパターン２０８を形成するための露光工程は、最終的な被エッチング層のＬＳ比が１：３となるようにし、工程上の変動性を考慮して、１：２．５〜１：３．５の範囲内で行う。
また、図２Ｂに示すように、フォトレジストパターン２０８を用いて、反射防止層２０７と、第１犠牲膜２０４とをエッチングする。このときのエッチング工程は、第２エッチング阻止膜２０３が露出するように、第２エッチング阻止膜２０３をエッチングバリア層として行い、ドライエッチング法又はウェットエッチング法の両方が可能である。エッチングバリア層とは、当該エッチング工程の際に、エッチングしようとする被エッチング層に対して高いエッチング選択比を有する層であって、エッチングされずにその表面が露出した時点でエッチングが停止するように機能する層を指す。
以下、エッチングされた反射防止層２０７及びエッチングされた第１犠牲膜２０４を、それぞれ「反射防止パターン２０７Ａ」及び「第１犠牲パターン２０４Ａ」とする。
次に、図２Ｃに示すように、フォトレジストパターン２０８（図２Ｂ参照）と、反射防止パターン２０７Ａ（図２Ｂ参照）とを除去する。このときの除去工程は、第１犠牲パターン２０４Ａの形状（ｐｒｏｆｉｌｅ）が変形しないように、酸素（Ｏ２）プラズマを用いたアッシング（ａｓｈｉｎｇ）処理で行うことが好ましい。
その後、図２Ｄに示すように、第１犠牲パターン２０４Ａを含む第２エッチング阻止膜２０３上に、第２犠牲膜２０９を形成する。このとき、第２犠牲膜２０９は、第１犠牲パターン２０４Ａを含む全体構造の上面に沿って均一な厚さを有するライナー形態で形成し、これにより、後続のエッチング工程の後、垂直形状を有するようにする。このため、被覆率（ｓｔｅｐ ｃｏｖｅｒａｇｅ ｒａｔｅ）が０．９以上の優れた特性を有する物質で形成する。ここで、被覆率とは、蒸着される物質の部位別の厚さが一定の度合いを示す厚さの均一性を意味する。すなわち、被覆率とは、第１犠牲パターン２０４Ａ上に蒸着される厚さＴ１と、第１犠牲パターン２０４Ａの側壁に蒸着される厚さＴ２（又は第２エッチング阻止膜２０３上に蒸着される厚さＴ３）との比を表す。したがって、被覆率が０．９以上というのは、Ｔ２（又はＴ３）／Ｔ１が０．９以上であることを意味する。このように、被覆率を０．９以上とするため、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ）法にて形成することが好ましい。また、第２犠牲膜２０９は、第２エッチング阻止膜２０３と同じ物質、又はエッチング選択比が類似した物質、好ましくは、１：１の物質で形成することができる。
次に、図２Ｅに示すように、第１犠牲パターン２０４Ａをエッチングバリア層とするエッチング工程により、第１エッチング阻止膜２０２が露出するように、第２犠牲膜２０９と、第２エッチング阻止膜２０３とをエッチングする。以下、エッチングされた第２犠牲膜２０９及びエッチングされた第２エッチング阻止膜２０３を、それぞれ「第２犠牲パターン２０９Ａ」及び「第２エッチング阻止パターン２０３Ａ」とする。このときのエッチング工程は、プラズマエッチング装置にて、異方性ドライエッチング法、例えば、エッチバック法で行う。また、エッチング工程の後、第２犠牲パターン２０９Ａが角状（第１犠牲パターン２０４Ａの上面より突出した構造）に形成されないように、第２エッチング阻止膜２０３までオーバーエッチングすることが好ましい。これにより、第２犠牲パターン２０９Ａは、第１犠牲パターン２０４Ａの両側壁にスペーサ状に残留する。
更に、図２Ｆに示すように、第１犠牲パターン２０４Ａ（図２Ｅ参照）を選択的に除去する。このときの除去工程は、第２犠牲パターン２０９Ａと、第２エッチング阻止パターン２０３Ａとをエッチングバリア層として、ウェットエッチング法又はドライエッチング法で行う。例えば、第１犠牲パターン２０４Ａが酸化膜で形成された場合、ＤＨＦ（Ｄｉｌｕｔｅｄ ＨＦ）（ＨＦ：ＤＩＷ（Ｄｅｉｏｎｉｚｅｄ Ｗａｔｅｒ）＝５０：１〜１００：１）又はＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）（ＮＨ４Ｆ：ＨＦ＝２０：１〜３００：１）溶液を用いてウェットエッチングし、非晶質カーボン膜で形成された場合、窒素（Ｎ２）及び酸素（Ｏ２）を用いてドライエッチングし、多結晶シリコン膜で形成された場合、ＨＢｒガスを用いてドライエッチングする。
次に、図２Ｇに示すように、第１エッチング阻止膜２０２をエッチングバリア層として、第２犠牲パターン２０９Ａと、第２エッチング阻止パターン２０３Ａとを選択的にエッチングする。このときのエッチング工程は、プラズマエッチング装置にて、異方性ドライエッチング法、例えば、エッチバック法で行う。これにより、第１エッチング阻止膜２０２上には、残留パターン２１０が形成される。残留パターン２１０は、残留する第２犠牲パターン２０９Ｂと、残留する第２エッチング阻止パターン２０３Ｂとを含む。
一方、図２Ｅで行われるエッチング工程の後、第２犠牲パターン２０９Ａが角状に形成された場合も、図２Ｇで行われるエッチバック法により第２犠牲パターン２０９Ａの角形状が除去され、図２Ｇのような形状を有する残留パターン２１０を形成することができる。
また、図２Ｈに示すように、残留パターン２１０をエッチングバリア層とするエッチング工程により、第１エッチング阻止膜２０２をエッチングする。このときのエッチング工程は、ウェットエッチング法又はドライエッチング法の両方が可能であり、好ましくは、ドライエッチング法で行う。以下、エッチングされた第１エッチング阻止膜２０２を、「第１エッチング阻止パターン２０２Ａ」とする。
次に、図２Ｉに示すように、残留パターン２１０（図２Ｈ参照）と、第１エッチング阻止パターン２０２とをエッチングバリア層とするエッチング工程により、ハードマスク２０１をエッチングする。以下、エッチングされたハードマスク２０１を、「ハードマスクパターン２０１Ａ」とする。このときのエッチング工程は、ウェットエッチング法又はドライエッチング法の両方が可能であるが、好ましくは、ドライエッチング法で行う。これにより、ＬＳ比が１：３のハードマスクパターンが形成される。
以上の本発明によれば、次のような効果が得られる。
第一に、１回のマスク工程だけでも、ＤＰＴ工程のような微細パターンを実現することができる。
第二に、一般的なＤＰＴ工程の際に行われる２回のマスク工程に起因して発生する不整合問題によるライン線幅の臨界寸法の不均一性を改善させることができる。
本発明の技術思想は、好ましい実施形態において具体的に記述されたが、上記実施形態は、その説明であって、それを制限するものではないことに注意しなければならない。特に、本発明の実施形態では、被エッチング層としてハードマスクを適用したが、これは説明の便宜のためであって、半導体素子で用いられる導電層を含む全ての物質に対して適用可能である。また、本発明は、当該技術分野における通常の専門家であれば、本発明の技術思想の範囲内で様々な実施形態が可能であることを理解することができる。
従来技術に係る半導体素子の微細パターン形成方法を説明するための断面図である。 従来技術に係る半導体素子の微細パターン形成方法を説明するための断面図である。 従来技術に係る半導体素子の微細パターン形成方法を説明するための断面図である。 従来技術に係る半導体素子の微細パターン形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。 本発明の実施形態に係る半導体素子の微細パターン形成方法を説明するための断面図である。
符号の説明
２００ 半導体基板
２０１ ハードマスク（被エッチング層）
２０２ 第１エッチング阻止膜
２０３ 第２エッチング阻止膜
２０４ 第１犠牲膜
２０５ ＤＡＲＣ膜
２０６ ＢＡＲＣ膜
２０７ 反射防止層
２０８ フォトレジストパターン
２０９ 第２犠牲膜
２１０ 残留パターン

Claims (14)

  1. 被エッチング層上に第１エッチング阻止膜を形成するステップと、
    前記第１エッチング阻止膜上に第２エッチング阻止膜を形成するステップと、
    前記第２エッチング阻止膜上に第１犠牲膜を形成するステップと、
    前記第１犠牲膜を選択的にエッチングして、第１犠牲パターンを形成するステップと、
    前記第１犠牲パターンを含む前記第２エッチング阻止膜の上面に沿って第２犠牲膜を形成するステップと、
    前記第１犠牲パターンが露出するように、前記第２犠牲膜と、前記第２エッチング阻止膜とをエッチングするステップと、
    前記第１犠牲パターンを除去するステップと、
    前記第２犠牲膜と、前記第２エッチング阻止膜とをエッチングして、第２犠牲パターンを形成するステップと、
    前記第２犠牲パターンをエッチングバリア層として、前記第１エッチング阻止膜をエッチングするステップと、
    前記第２犠牲パターンと、前記第１エッチング阻止膜とをエッチングバリア層として、前記被エッチング層をエッチングするステップと
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  2. 前記第２エッチング阻止膜と前記第２犠牲膜とが、互いに同じ物質で形成されることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  3. 前記第２エッチング阻止膜と前記第２犠牲膜とが、１：１のエッチング選択比を有する物質で形成されることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  4. 前記第２犠牲膜が、前記第１犠牲膜に対して高いエッチング選択比を有する物質で形成されることを特徴とする請求項１〜３のいずれか１項に記載の半導体素子の微細パターン形成方法。
  5. 前記第２エッチング阻止膜が、前記第１エッチング阻止膜に対して高いエッチング選択比を有する物質で形成されることを特徴とする請求項４に記載の半導体素子の微細パターン形成方法。
  6. 前記第１犠牲膜が、酸化膜、スピンコート膜、多結晶シリコン膜、及び非晶質カーボン膜からなる群から選択されるいずれか１つで形成されることを特徴とする請求項５に記載の半導体素子の微細パターン形成方法。
  7. 前記第１犠牲膜を形成するステップの後、
    前記第１犠牲膜上に反射防止層を形成するステップを更に含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  8. 前記反射防止層が、ＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）膜で形成されることを特徴とする請求項７に記載の半導体素子の微細パターン形成方法。
  9. 前記反射防止層が、ＤＡＲＣ（Ｄｉｅｌｅｃｔｒｉｃ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）膜と、ＢＡＲＣ膜との積層構造で形成されることを特徴とする請求項８に記載の半導体素子の微細パターン形成方法。
  10. 前記第１犠牲パターンを除去するステップが、ドライエッチング法又はウェットエッチング法により行われることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  11. 前記ドライエッチング法が、窒素（Ｎ２）及び酸素（Ｏ２）を用いて行われるか、ＨＢｒガスを用いて行われることを特徴とする請求項１０に記載の半導体素子の微細パターン形成方法。
  12. 前記ウェットエッチング法が、ＤＨＦ（Ｄｉｌｕｔｅｄ ＨＦ）又はＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）溶液を用いて行われることを特徴とする請求項１０に記載の半導体素子の微細パターン形成方法。
  13. 前記第２犠牲パターンを形成するステップが、エッチバック法により行われることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  14. 前記被エッチング層が、酸化膜、窒化膜、酸窒化膜、非晶質カーボン膜、多結晶シリコン膜、及びこれらの積層膜からなる群から選択されるいずれか１つで形成されることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
JP2008228829A 2007-09-12 2008-09-05 半導体素子の微細パターン形成方法 Pending JP2009071306A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092643A KR100965775B1 (ko) 2007-09-12 2007-09-12 반도체 소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
JP2009071306A true JP2009071306A (ja) 2009-04-02

Family

ID=40432323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228829A Pending JP2009071306A (ja) 2007-09-12 2008-09-05 半導体素子の微細パターン形成方法

Country Status (5)

Country Link
US (1) US20090068842A1 (ja)
JP (1) JP2009071306A (ja)
KR (1) KR100965775B1 (ja)
CN (1) CN101388328A (ja)
TW (1) TW200913012A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124457A (ja) * 2010-12-09 2012-06-28 Hynix Semiconductor Inc オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
JP2014045077A (ja) * 2012-08-27 2014-03-13 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR101972159B1 (ko) * 2012-08-24 2019-08-16 에스케이하이닉스 주식회사 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법
CN103681232B (zh) * 2012-09-04 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8889559B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8999852B2 (en) 2012-12-12 2015-04-07 Micron Technology, Inc. Substrate mask patterns, methods of forming a structure on a substrate, methods of forming a square lattice pattern from an oblique lattice pattern, and methods of forming a pattern on a substrate
US8889558B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8937018B2 (en) * 2013-03-06 2015-01-20 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN104701145B (zh) * 2013-12-10 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102323660B1 (ko) 2015-10-13 2021-11-08 삼성전자주식회사 반도체 소자 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638879B2 (en) * 2001-12-06 2003-10-28 Macronix International Co., Ltd. Method for forming nitride spacer by using atomic layer deposition
KR100459724B1 (ko) * 2002-09-11 2004-12-03 삼성전자주식회사 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7052956B2 (en) * 2003-10-31 2006-05-30 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
US6849531B1 (en) * 2003-11-21 2005-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phosphoric acid free process for polysilicon gate definition
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
US7087532B2 (en) * 2004-09-30 2006-08-08 International Business Machines Corporation Formation of controlled sublithographic structures
KR100574999B1 (ko) 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
KR100685903B1 (ko) 2005-08-31 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124457A (ja) * 2010-12-09 2012-06-28 Hynix Semiconductor Inc オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
JP2014045077A (ja) * 2012-08-27 2014-03-13 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
TW200913012A (en) 2009-03-16
CN101388328A (zh) 2009-03-18
KR20090027430A (ko) 2009-03-17
KR100965775B1 (ko) 2010-06-24
US20090068842A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
KR101004691B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
TWI471903B (zh) 使用間隙物罩幕以倍增頻率之方法
KR100858877B1 (ko) 반도체 소자 제조 방법
US7919414B2 (en) Method for forming fine patterns in semiconductor device
KR100955265B1 (ko) 반도체 소자의 미세패턴 형성방법
US8728945B2 (en) Method for patterning sublithographic features
JP2009158907A (ja) 半導体素子の微細パターン形成方法
US7687403B2 (en) Method of manufacturing flash memory device
US20100248160A1 (en) Patterning method
JP2010087300A (ja) 半導体装置の製造方法
US8071487B2 (en) Patterning method using stacked structure
US20070290292A1 (en) Use of teos oxides in integrated circuit fabrication processes
US6809033B1 (en) Innovative method of hard mask removal
KR100843899B1 (ko) 반도체 소자의 제조방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100983724B1 (ko) 반도체 소자의 형성 방법
US7199034B1 (en) Flash memory device and method for fabricating the same
KR20090027431A (ko) 반도체 소자의 미세패턴 형성방법
US20090162794A1 (en) Method for fabricating semiconductor device
KR100831978B1 (ko) 반사방지막을 이용한 비트라인콘택홀 형성 방법
KR20090044878A (ko) 반도체 소자의 미세패턴 형성방법
KR20090000468A (ko) 반도체 소자의 미세패턴 제조방법
KR100772699B1 (ko) 반도체 소자 제조 방법
TWI518743B (zh) 半導體裝置圖案化結構之製作方法