KR100965775B1 - 반도체 소자의 미세패턴 형성방법 - Google Patents

반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR100965775B1
KR100965775B1 KR1020070092643A KR20070092643A KR100965775B1 KR 100965775 B1 KR100965775 B1 KR 100965775B1 KR 1020070092643 A KR1020070092643 A KR 1020070092643A KR 20070092643 A KR20070092643 A KR 20070092643A KR 100965775 B1 KR100965775 B1 KR 100965775B1
Authority
KR
South Korea
Prior art keywords
layer
sacrificial
forming
etch stop
pattern
Prior art date
Application number
KR1020070092643A
Other languages
English (en)
Other versions
KR20090027430A (ko
Inventor
김원규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070092643A priority Critical patent/KR100965775B1/ko
Priority to US12/164,012 priority patent/US20090068842A1/en
Priority to TW097125353A priority patent/TW200913012A/zh
Priority to JP2008228829A priority patent/JP2009071306A/ja
Priority to CNA2008101495171A priority patent/CN101388328A/zh
Publication of KR20090027430A publication Critical patent/KR20090027430A/ko
Application granted granted Critical
Publication of KR100965775B1 publication Critical patent/KR100965775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

본 발명은 DPT(Double Patterning Technology) 공정시 두 번에 걸친 마스크(mask) 작업으로 인한 라인(line) 선폭의 임계치수 불균일성을 개선시킬 수 있는 반도체 소자의 미세패턴 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 피식각층 상에 제1 식각 저지막을 형성하는 단계와, 상기 제1 식각 저지막 상에 제2 식각 저지막을 형성하는 단계와, 상기 제2 식각 저지막 상에 제1 희생막을 형성하는 단계와, 상기 제1 희생막을 국부적으로 식각하여 제1 희생 패턴을 형성하는 단계와, 상기 제1 희생 패턴을 포함하는 상기 제2 식각 저지막 상부면을 따라 제2 희생막을 형성하는 단계와, 상기 제1 희생 패턴이 노출되도록 상기 제2 희생막과 상기 제2 식각 저지막을 식각하는 단계와, 상기 제1 희생 패턴을 제거하는 단계와, 상기 제2 희생막과 상기 제2 식각 저지막을 식각하여 제2 희생 패턴을 형성하는 단계와, 상기 제2 희생 패턴을 식각 장벽층으로 상기 제1 식각 저지막을 식각하는 단계와, 상기 제2 희생 패턴과 상기 제1 식각 저지막을 식각 장벽층으로 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.
반도체 소자, 미세패턴, DPT

Description

반도체 소자의 미세패턴 형성방법{METHOD FOR FORMING MICROPATTERN IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 미세패턴 형성방법에 관한 것이다.
최근에는 반도체 소자가 고집적화되어 감에 따라 40nm급 이하의 라인 앤드 스페이스(Line and Space; 이하, LS라 함)가 요구되고 있다. 하지만, 현재 개발되어 상용화된 노광장비의 한계 상 60nm급 이하의 'LS'를 형성하는 것은 매우 어려운 실정이다. 이에 따라, 현재 상용화된 노광장비를 그대로 이용하면서 60nm 이하의 미세한 'LS'를 구현하기 위하여 DPT(Double Patterning Technology) 공정기술이 제안되었다.
이하, 도 1a 내지 도 1d를 결부시켜 DPT 공정을 적용한 종래기술에 따른 반도체 소자의 미세패턴 형성방법을 설명하기로 한다. 도 1a 내지 도 1d는 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 피식각층(101)이 형성된 반도체 기판(100) 상에 순차적으로 이종의 물질로 이루어진 제1 및 제2 하드 마스크(102, 103)를 형 성한다.
이어서, 제2 하드 마스크(103) 상에 감광막을 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 포함하는 마스크 공정을 실시하여 감광막 패턴(104)(이하, 제1 감광막 패턴이라 함)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 제1 감광막 패턴(104)을 이용한 식각공정을 실시하여 제2 하드 마스크(103, 도 1a참조)를 식각한다. 이로써, 제2 하드 마스크 패턴(103A)이 형성된다.
이어서, 도 1c에 도시된 바와 같이, 마스크 공정을 실시하여 제2 하드 마스크 패턴(103A) 사이에 감광막 패턴(105)(이하, 제2 감광막 패턴이라 함)을 형성한다.
이어서, 도 1d에 도시된 바와 같이, 제2 하드 마스크 패턴(103A, 도 1c참조)과 제2 감광막 패턴(105, 도 1c참조)을 식각 마스크로 이용한 식각공정을 실시하여 제1 하드 마스크(102, 도 1c참조)를 식각한다. 이로써, 제1 하드 마스크 패턴(102A)이 형성된다.
이어서, 제1 하드 마스크 패턴(102A)을 식각 마스크로 이용한 식각공정을 실시하여 피식각층(101)을 식각한다. 이로써, 미세패턴(또는, 라인)(미도시)이 형성된다.
이와 같이, DPT 공정기술을 적용한 종래기술에 따른 반도체 소자의 미세패턴 형성방법에 있어서, 큰 문제점은 미세패턴의 선폭 균일성이 첫 번째와 두 번째 마스크의 정렬 정확성(overlay accuracy)에 좌우된다는 점이다. 소자 특성에 적합한 미세패턴의 선폭 균일성을 확보하기 위해서는 첫 번째 마스크와 두 번째 마스크의 정렬이 '│Mean│+3σ' 기준으로 4nm 이하로 제어되어야 하나, 실제 노광 장비에선 아직 3σ를 7nm 정도 밖에 제어하지 못하고 있어 장비 개발이 요구되나, 기술적 한계로 구현되지 못하고 있다. 더욱이, 도 1c에 도시된 바와 같이, 제2 하드 마스크 패턴(103A)이 형성된 상태에서 마스크 공정을 통해 제2 감광막 패턴(105)을 형성함에 따라 제2 하드 마스크 패턴(103A)이 손실되어 제2 하드 마스크 패턴(103A)의 임계치수가 변형된다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, DPT 공정시 두 번에 걸친 마스크 작업으로 인한 라인 선폭의 임계치수 불균일성을 개선시킬 수 있는 반도체 소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 피식각층 상에 제1 식각 저지막을 형성하는 단계와, 상기 제1 식각 저지막 상에 제2 식각 저지막을 형성하는 단계와, 상기 제2 식각 저지막 상에 제1 희생막을 형성하는 단계와, 상기 제1 희생막을 국부적으로 식각하여 제1 희생 패턴을 형성하는 단계와, 상기 제1 희생 패턴을 포함하는 상기 제2 식각 저지막 상부면을 따라 제2 희생막을 형성하는 단계와, 상기 제1 희생 패턴이 노출되도록 상기 제2 희생막과 상기 제2 식각 저지막을 식각하는 단계와, 상기 제1 희생 패턴을 제거하는 단계와, 상기 제2 희생막과 상기 제2 식각 저지막을 식각하여 제2 희생 패턴을 형성하는 단계와, 상기 제2 희생 패턴을 식각 장벽층으로 상기 제1 식각 저지막을 식각하는 단계와, 상기 제2 희생 패턴과 상기 제1 식각 저지막을 식각 장벽층으로 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 한번의 마스크 공정만으로도 DPT 공정과 같은 미세패턴을 구현할 수 있다.
둘째, 본 발명에 의하면, 일반적인 DPT 공정시 실시되는 두번의 마스크 공정에 기인하여 발생되는 오정렬 문제에 의한 라인 임계치수의 불균일성을 개선시킬 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마공정 등을 통해 일부가 변형된 것을 의미한다.
실시예
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위하여 도시한 공정 단면도이다. 여기서는, 일례로 게이트 전극 상부에 형성된 하드 마스크를 피식각층으로 하는 반도체 소자의 미세패턴 형성방법을 설명한다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(200) 상에 피식각층으로 하드 마스크(201)를 형성한다. 이때, 하드 마스크(201)는 산화막, 질화막, 산화질화막, 카본이 함유된 막(예컨대, 비정질카본막), 다결정실리콘막 또는 이들이 적층된 적층막 중 선택된 어느 하나로 형성할 수 있다. 예컨대, 산화막은 실리콘산화막(SiO2), 질화막은 실리콘질화막(Si3N4)으로 형성하고, 산화질화막은 실리콘산화질화막(SiON)막으로 형성한다.
이어서, 하드 마스크(201) 상에 식각 저지막(202)(이하, 제1 식각 저지막이라 함)을 형성한다. 이때, 제1 식각 저지막(202)은 하드 마스크(201)와 식각 선택비를 갖는 이종의 물질로 형성한다. 예컨대, 산화막(예컨대, 실리콘산화막), 질화막(예컨대, 실리콘질화막), 산화질화막(예컨대, 실리콘산화질화막) 또는 다결정실리콘막(예컨대, 도프트(doped) 또는 언-도프트(un-doped)) 중 선택된 어느 하나로 형성한다.
이어서, 제1 식각 저지막(202) 상에 제2 식각 저지막(203)을 형성할 수 있다. 이때, 제2 식각 저지막(203)은 제1 식각 저지막(202)과 높은 식각 선택비를 갖는 물질들 중에서 선택되며, 특히 후속 공정을 통해 형성될 제2 희생막(209, 도 2d참조)과 동일한 물질로 형성한다. 예컨대, 산화막(예컨대, 실리콘산화막), 질화막(예컨대, 실리콘질화막), 산화질화막(예컨대, 실리콘산화질화막) 또는 다결정실리콘막(예컨대, 도프트 또는 언-도프트) 중 선택된 어느 하나의 막으로 형성할 수 있다. 또한, 제2 식각 저지막(203)은 0Å을 초과하면서 500Å을 넘지 않는 두께로 형 성한다.
이어서, 제2 식각 저지막(203) 상에 희생막(204)(이하, 제1 희생막이라 함)을 형성한다. 이때, 제1 희생막(204)은 제2 식각 저지막(203)과 높은 식각 선택비를 갖는 물질들 중에서 선택된 어느 하나를 이용하여 형성할 수 있다. 예컨대, 제1 희생막(204)은 건식식각공정 또는 습식식각공정시 제거되는 정도, 즉 제거율에 따라 적절히 선택될 수 있다. 구체적으로, 제1 희생막(204)은 습식식각공정을 통해 비교적 제거가 용이한 산화막(실리콘산화막) 또는 스핀 코팅막(spin coating layer)으로 형성하거나, 건식식각공정을 통해 비교적 제거가 용이한 다결정실리콘막 또는 비정질카본막으로 형성한다. 이때, 산화막으로는 TEOS(Tetra Ethyle Ortho Silicate) 또는 HARP(High Aspect Ratio Process)를 사용하는 것이 바람직하고, 스핀 코팅막으로는 SOD(Spin On Dielectric) 또는 SOG(Spin On Glass)막을 사용하는 것이 바람직하다. 또한, 제1 희생막(204)은 제2 식각 저지막(203) 식각공정시 충분히 견딜 수 있을 정도의 두께로 형성하는 것이 바람직하다. 예컨대, 500~2000Å의 두께로 형성한다.
이어서, 제1 희생막(204) 상에 하드 마스크(미도시)를 형성할 수도 있다. 그 이유는 제1 희생막(204) 식각공정시 이머젼(immersion) 감광막 패턴으로 특히, 패턴 재증착(pattern deformation) 및 선택비 감소에 의한 패턴 불량이 발생될 수도 있기 때문이다. 이에 따라, 제1 희생막(204)은 하드 마스크를 추가로 이용하여 식각할 수도 있다.
이어서, 제1 희생막(204) 상에 반사 방지층(207)을 형성할 수도 있다. 이때, 반사 방지층(207)은 BARC(Bottom Anti-Reflective Coating)(206)의 단층막으로 형성하거나, 화학기상증착(Chemical Vapor Deposition, 이하, CVD라 함)으로 증착되는DARC(Dielectric Anti-Reflective Coating)(205)와 BARC(206)의 적층막으로 형성할 수도 있다. 예컨대, DARC(205)는 굴절률(refractive index)이 1.95이고, 소화계수(extinction coefficient)가 0.53인 물질로 형성하고, BARC(206)는 유기 물질로 형성한다.
이어서, 반사 방지층(207) 상에 감광막 패턴(208)을 형성한다. 이때, 감광막 패턴(208)을 형성하기 위한 노광공정은 최종 피식각층의 'LS' 비가 1:3(L:S)가 되도록 실시하며, 공정상의 변동성을 고려하여 1:2.5~1:3.5(L:S)의 범위 내에서 실시한다.
이어서, 도 2b에 도시된 바와 같이, 감광막 패턴(208)을 이용하여 반사 방지층(207A) 및 제1 희생막(204A)을 식각한다. 이때, 식각공정은 제2 식각 저지막(203)이 노출되도록 실시, 즉 제2 식각 저지막(203)을 식각 장벽층으로 이용하여 실시하며, 건식식각공정 또는 습식식각공정 모두 가능하다.
이어서, 도 2c에 도시된 바와 같이, 감광막 패턴(208, 도 2b참조), 반사 방지층(207A, 도 2b참조)을 제거한다. 이때, 제거공정은 제1 희생막(204A)의 프로파일(profile)이 변형되지 않도록 산소(O2) 플라즈마를 이용한 애싱(ashing) 공정으로 실시하는 것이 바람직하다. 이로써, 제1 희생막(204A)으로 이루어진 제1 희생 패턴이 형성된다.
이어서, 도 2d에 도시된 바와 같이, 제1 희생막(204A)을 포함하는 제2 식각 저지막(203) 상에 제2 희생막(209)을 형성한다. 이때, 제2 희생막(209)은 제1 희생막(204A)을 포함하는 전체 구조 상부면을 따라 균일한 두께를 갖는 라이너 형태(liner type)로 형성하며, 이를 통해 후속 식각공정 후 수직한 프로파일(vertical profile)을 갖도록 한다. 이를 위해, 피복률(step coverage rate)이 0.9 이상으로 우수한 특성을 갖는 물질로 형성한다. 여기서, 피복률이라 함은 증착되는 물질의 부위별 두께가 일정한 정도를 나타내는 두께 균일성을 의미한다. 즉, 피복률이라 함은 제1 희생막(204A) 상부에 증착되는 두께(T1)와, 제1 희생막(204A)의 측벽에 증착되는 두께(T2)(또는, 제2 식각 저지막(203) 상부에 증착되는 두께(T3))의 비를 나타낸다. 따라서, 피복률이 0.9 이상이라 함은 T2(또는, T3)/T1가 0.9 이상인 것을 의미한다. 이와 같이, 피복률을 0.9 이상으로 하기 위해 원자층 증착(Atomic Layer Dielectric, ALD) 공정으로 형성하는 것이 바람직하다. 또한, 제2 희생막(209)은 제2 식각 저지막(203)과 동일한 물질 또는 식각 선택비가 유사, 바람직하게는 1:1인 물질로 형성할 수 있다.
이어서, 도 2e에 도시된 바와 같이, 제1 희생막(204A)을 식각 장벽층으로 이용한 식각공정을 실시하여 제1 식각 저지막(202)이 노출되도록 제2 희생막(209A)과 제2 식각 저지막(203A)을 식각한다. 이때, 식각공정은 플라즈마 식각(plasma etch) 장비를 이용한 이등방성 건식식각공정, 예컨대 에치백(etch back) 공정으로 실시한다. 또한, 식각공정 후 제2 희생막(209A)이 쐬뿔 모양-제1 희생막(204A)의 상면보다 돌출된 구조-로 형성되지 않도록 제2 식각 저지막(203A)까지 과도식각하는 것이 바람직하다. 이로써, 제2 희생막(209A)은 제1 희생막(204A)의 양측벽에 스페이서(spacer) 형태로 잔류된다.
이어서, 도 2f에 도시된 바와 같이, 제1 희생막(204A, 도 2e참조)을 선택적으로 제거한다. 이때, 제거공정은 제2 희생막(209A)과 제2 식각 저지막(203A)을 식각 장벽층으로 이용하여 습식식각공정 또는 건식식각공정으로 실시한다. 예컨대, 제1 희생막(204A)이 산화막으로 형성된 경우 DHF(Diluted HF)-HF:DIW(Deionized Water)=50:1~100:1- 또는 BOE(Buffered Oxide Etchant)-NH4F:HF=20:1~300:1- 용액을 사용하여 습식식각하고, 비정질카본막으로 형성된 경우 질소(N2)와 산소(O2)를 사용하여 건식식각하고, 다결정실리콘막으로 형성된 경우 HBr 가스를 사용하여 건식식각한다.
이어서, 도 2g에 도시된 바와 같이, 제1 식각 저지막(202)을 식각 장벽층으로 제2 희생막(209B)과 제2 식각 저지막(203B)을 선택적으로 식각한다. 이때, 식각공정은 플라즈마 식각 장비를 이용한 이방성 건식식각공정, 예컨대 에치백 공정으로 실시한다. 이로써, 제1 식각 저지막(202) 상에는 제2 희생 패턴(210)이 형성된다.
한편, 도 2e에서 실시되는 식각공정 후, 제2 희생막(209A)이 쐬뿔 모양으로 형성되는 경우에도 도 2g에서 실시되는 에치백 공정을 통해 제2 희생막(209A)의 쐬뿔 모양이 제거되어 도 2g에서와 같은 프로파일을 갖는 제2 희생 패턴(210)을 형성할 수 있다.
이어서, 도 2h에 도시된 바와 같이, 제2 희생 패턴(210A)을 식각 장벽층으로 이용한 식각공정을 실시하여 제1 식각 저지막(202A)을 식각한다. 이때, 식각공정은 습식식각공정 또는 건식식각공정 모두 가능하며, 바람직하게는 건식식각공정으로 실시한다.
이어서, 도 2i에 도시된 바와 같이, 제2 희생막 패턴(210A, 도 2h참조)과 제1 식각 저지막(202A)을 식각 장벽층으로 이용한 식각공정을 실시하여 하드 마스크(201A)를 식각한다. 이때, 식각공정은 습식식각공정 또는 건식식각공정 모두 가능하나, 바람직하게는 건식식각공정으로 실시한다. 이로써, LS가 1:3인 하드 마스크 패턴이 형성된다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예에서는 피식각층으로 하드 마스크를 적용하였으나, 이는 설명의 편의를 위한 것으로, 도전층을 포함하여 반도체 소자에서 사용되는 모든 물질에 대해 적용할 수도 있다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1d는 종래기술에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
200 : 반도체 기판
201, 201A : 하드 마스크(피식각층)
202, 202A : 제1 식각 저지막
203, 203A, 203B : 제2 식각 저지막
204, 204A : 제1 희생막(제1 희생 패턴)
205, 205A : DARC
206, 206A : BARC
207, 207A : 반사 방지층
208 : 감광막 패턴
209, 209A, 209B : 제2 희생막
210, 210A : 제2 희생 패턴

Claims (14)

  1. 피식각층 상에 제1 식각 저지막을 형성하는 단계;
    상기 제1 식각 저지막 상에 제2 식각 저지막을 형성하는 단계;
    상기 제2 식각 저지막 상에 제1 희생막을 형성하는 단계;
    상기 제1 희생막을 국부적으로 식각하여 제1 희생 패턴을 형성하는 단계;
    상기 제1 희생 패턴을 포함하는 상기 제2 식각 저지막 상부면을 따라 제2 희생막을 형성하는 단계;
    상기 제1 희생 패턴이 노출되도록 상기 제2 희생막과 상기 제2 식각 저지막을 식각하는 단계;
    상기 제1 희생 패턴을 제거하는 단계;
    상기 제2 희생막과 상기 제2 식각 저지막을 식각하여 제2 희생 패턴을 형성하는 단계;
    상기 제2 희생 패턴을 식각 장벽층으로 상기 제1 식각 저지막을 식각하는 단계; 및
    상기 제2 희생 패턴과 상기 제1 식각 저지막을 식각 장벽층으로 상기 피식각층을 식각하는 단계
    를 포함하는 반도체 소자의 미세패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 제2 식각 저지막과 상기 제2 희생막은 서로 동일한 물질로 형성하는 반도체 소자의 미세패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 제2 식각 저지막과 상기 제2 희생막은 식각 선택비가 1:1인 물질로 형성하는 반도체 소자의 미세패턴 형성방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제2 희생막은 상기 제1 희생막과 식각 선택비를 갖는 물질로 형성하는 반도체 소자의 미세패턴 형성방법.
  5. 제 4 항에 있어서,
    상기 제2 식각 저지막은 상기 제1 식각 저지막과 식각 선택비를 갖는 물질로 형성하는 반도체 소자의 미세패턴 형성방법.
  6. 제 5 항에 있어서,
    상기 제1 희생막은 산화막, 스핀 코팅막, 다결정실리콘막 또는 비정질카본막 중 선택된 어느 하나로 형성하는 반도체 소자의 미세패턴 형성방법.
  7. 제 1 항에 있어서,
    상기 제1 희생막을 형성하는 단계 후,
    상기 제1 희생막 상에 반사 방지층을 형성하는 단계를 더 포함하는 반도체 소자의 미세패턴 형성방법.
  8. 제 7 항에 있어서,
    상기 반사 방지층은 BARC(Bottom Anti-Reflective Coating)로 형성하는 반도체 소자의 미세패턴 형성방법.
  9. 제 8 항에 있어서,
    상기 반사 방지층은 DARC(Dielectric Anti-Reflective Coating)와 BARC(Bottom Anti-Reflective Coating)의 적층 구조로 형성하는 반도체 소자의 미세패턴 형성방법.
  10. 제 1 항에 있어서,
    상기 제1 희생 패턴을 제거하는 단계는 건식식각공정 또는 습식식각공정으로 실시하는 반도체 소자의 미세패턴 형성방법.
  11. 제 10 항에 있어서,
    상기 건식식각공정은 질소(N2)와 산소(O2)를 사용하여 실시하거나, HBr 가스를 사용하여 실시하는 반도체 소자의 미세패턴 형성방법.
  12. 제 10 항에 있어서,
    상기 습식식각공정은 DHF(Diluted HF) 또는 BOE(Buffered Oxide Etchant) 용액을 사용하여 실시하는 반도체 소자의 미세패턴 형성방법.
  13. 제 1 항에 있어서,
    상기 제2 희생 패턴을 형성하는 단계는 에치백 공정으로 실시하는 반도체 소자의 미세패턴 형성방법.
  14. 제 1 항에 있어서,
    상기 피식각층은 산화막, 질화막, 산화질화막, 비정질카본막, 다결정실리콘막 또는 이들이 적층된 적층막 중 선택된 어느 하나로 형성하는 반도체 소자의 미세패턴 형성방법.
KR1020070092643A 2007-09-12 2007-09-12 반도체 소자의 미세패턴 형성방법 KR100965775B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070092643A KR100965775B1 (ko) 2007-09-12 2007-09-12 반도체 소자의 미세패턴 형성방법
US12/164,012 US20090068842A1 (en) 2007-09-12 2008-06-28 Method for forming micropatterns in semiconductor device
TW097125353A TW200913012A (en) 2007-09-12 2008-07-04 Method for forming micropatterns in semiconductor device
JP2008228829A JP2009071306A (ja) 2007-09-12 2008-09-05 半導体素子の微細パターン形成方法
CNA2008101495171A CN101388328A (zh) 2007-09-12 2008-09-10 在半导体器件中形成微图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092643A KR100965775B1 (ko) 2007-09-12 2007-09-12 반도체 소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20090027430A KR20090027430A (ko) 2009-03-17
KR100965775B1 true KR100965775B1 (ko) 2010-06-24

Family

ID=40432323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092643A KR100965775B1 (ko) 2007-09-12 2007-09-12 반도체 소자의 미세패턴 형성방법

Country Status (5)

Country Link
US (1) US20090068842A1 (ko)
JP (1) JP2009071306A (ko)
KR (1) KR100965775B1 (ko)
CN (1) CN101388328A (ko)
TW (1) TW200913012A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140026086A (ko) * 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR101215645B1 (ko) * 2010-12-09 2012-12-26 에스케이하이닉스 주식회사 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN103681232B (zh) * 2012-09-04 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8889558B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8889559B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8999852B2 (en) 2012-12-12 2015-04-07 Micron Technology, Inc. Substrate mask patterns, methods of forming a structure on a substrate, methods of forming a square lattice pattern from an oblique lattice pattern, and methods of forming a pattern on a substrate
US8937018B2 (en) * 2013-03-06 2015-01-20 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN104701145B (zh) * 2013-12-10 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102323660B1 (ko) 2015-10-13 2021-11-08 삼성전자주식회사 반도체 소자 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574999B1 (ko) 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
KR100685903B1 (ko) 2005-08-31 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638879B2 (en) * 2001-12-06 2003-10-28 Macronix International Co., Ltd. Method for forming nitride spacer by using atomic layer deposition
KR100459724B1 (ko) * 2002-09-11 2004-12-03 삼성전자주식회사 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7052956B2 (en) * 2003-10-31 2006-05-30 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
US6849531B1 (en) * 2003-11-21 2005-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phosphoric acid free process for polysilicon gate definition
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
US7087532B2 (en) * 2004-09-30 2006-08-08 International Business Machines Corporation Formation of controlled sublithographic structures
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574999B1 (ko) 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
KR100685903B1 (ko) 2005-08-31 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140026086A (ko) * 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법
KR101972159B1 (ko) * 2012-08-24 2019-08-16 에스케이하이닉스 주식회사 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN101388328A (zh) 2009-03-18
US20090068842A1 (en) 2009-03-12
JP2009071306A (ja) 2009-04-02
TW200913012A (en) 2009-03-16
KR20090027430A (ko) 2009-03-17

Similar Documents

Publication Publication Date Title
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
KR101004691B1 (ko) 반도체 소자의 미세패턴 형성방법
US7919414B2 (en) Method for forming fine patterns in semiconductor device
US10685838B1 (en) Semiconductor structure providing for an increased pattern density on a substrate and method for forming same
KR100955265B1 (ko) 반도체 소자의 미세패턴 형성방법
CN101335181B (zh) 使用间隔物作为蚀刻掩模制造半导体器件的方法
US8728945B2 (en) Method for patterning sublithographic features
KR101105431B1 (ko) 미세 패턴 제조 방법
US7687403B2 (en) Method of manufacturing flash memory device
KR101867503B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20100248160A1 (en) Patterning method
CN114334619A (zh) 半导体结构的形成方法
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
US6809033B1 (en) Innovative method of hard mask removal
KR100994714B1 (ko) 반도체 장치 제조 방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
US6184116B1 (en) Method to fabricate the MOS gate
KR100983724B1 (ko) 반도체 소자의 형성 방법
KR20090027431A (ko) 반도체 소자의 미세패턴 형성방법
KR101046747B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20090027425A (ko) 반도체 소자의 미세패턴 제조방법
US20090162794A1 (en) Method for fabricating semiconductor device
KR20090067508A (ko) 반도체 소자의 미세패턴 형성방법
KR100831978B1 (ko) 반사방지막을 이용한 비트라인콘택홀 형성 방법
KR20090044878A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee