KR100574999B1 - 반도체소자의 패턴 형성방법 - Google Patents

반도체소자의 패턴 형성방법 Download PDF

Info

Publication number
KR100574999B1
KR100574999B1 KR1020040101761A KR20040101761A KR100574999B1 KR 100574999 B1 KR100574999 B1 KR 100574999B1 KR 1020040101761 A KR1020040101761 A KR 1020040101761A KR 20040101761 A KR20040101761 A KR 20040101761A KR 100574999 B1 KR100574999 B1 KR 100574999B1
Authority
KR
South Korea
Prior art keywords
hard mask
pattern
forming
sacrificial layer
film
Prior art date
Application number
KR1020040101761A
Other languages
English (en)
Inventor
윤진영
우상균
오민정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040101761A priority Critical patent/KR100574999B1/ko
Application granted granted Critical
Publication of KR100574999B1 publication Critical patent/KR100574999B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 하드 마스크층과 희생층 그리고, 화학 기계적 연마 공정을 이용하여 고집적화에 대응하는 미세 패턴을 용이하게 형성할 수 있는 반도체 소자의 패턴 형성방법을 제공한다. 본 발명은 반도체 장치의 제조방법에 있어서, 반도체 기판상에 제1 막을 형성하는 단계; 상기 제1 막상에 제1 하드 마스크층을 형성하는 단계; 상기 제1 하드 마스크상에 소정의 제1 CD를 가지는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴에 의해 제1 하드 마스크 패턴을 형성하는 단계; 상기 제1 하드 마스크 및 제1 막의 표면상에 희생층을 형성하는 단계; 상기 희생층을 포함한 전면에 제2 하드 마스크층을 형성하는 단계; 상기 희생층을 노드 분리하여 희생층 패턴을 형성하는 단계; 상기 희생층 패턴을 식각하여 제2 하드 마스크 패턴을 형성하는 단계; 및 상기 제1 하드 마스크 패턴 및 상기 제2 하드 마스크 패턴을식각 마스크로 하여 제1 막을 식각하여 제2 CD를 가지는 제1 막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법에 의해 달성될 수 있다.
희생층, 노드 분리, 임계치수, 컨포말, 하드 마스크

Description

반도체소자의 패턴 형성방법{Method of forming pattern of semiconductor device}
도1은 본 발명의 일 실시예에 따라 기판상에 형성된 제1 막을 설명하기 위한 단면도이다.
도2는 도1의 제1 막상에 형성된 제1 하드 마스크층을 설명하기 위한 단면도이다.
도3은 도2의 제1 하드 마스크층상에 형성된 포토레지스트층을 설명하기 위한 단면도이다.
도4는 도3의 포토레지스트층에 의해 형성된 소정의 제1 CD를 가지는 포토레지스트 패턴을 설명하기 위한 단면도이다.
도5는 도4의 포토레지스트 패턴에 의해 형성된 제1 하드 마스크 패턴을 설명하기 위한 단면도이다.
도6은 도5의 제1 하드 마스크 패턴상에 잔류하는 포토레지스트 패턴이 제거된 상태의 제1 하드 마스크 패턴을 설명하기 위한 단면도이다.
도7은 도6의 제1 하드마스크 패턴의 표면을 따라 형성된 희생층을 설명하기 위한 단면도이다.
도8은 도7의 희생층을 포함하는 전면에 형성된 제2 하드 마스크층을 설명하 기 위한 단면도이다.
도9는 도8의 제2 하드 마스크층 및 희생층을 화학 기계적 연마 또는 에치 백 함으로써 표면이 노출된 제1 하드 마스크 패턴과 희생층 패턴을 설명하기 위한 단면도이다.
도10은 도9의 제1 하드 마스크 패턴 및 희생층 패턴 식각 후 형성된 제2 하드 마스크 패턴을 설명하기 위한 단면도이다.
도11은 도10의 제1 하드 마스크 패턴 및 제2 하드 마스크 패턴을 식각 마스크로 하여 형성되며 제1 CD 보다 작은 제2 CD를 가지는 제1 막 패턴을 설명하기 위한 단면도이다.
※도면의 주요부분에 대한 부호의 설명
100 : 반도체 기판 200 : 제1 막
200' : 제1 막 패턴 300 : 제1 하드 마스크층
300' : 제1 하드 마스크 패턴 400 : 포토레지스트층
400' : 포토레지스트 패턴 500 : 희생층
500' : 희생층 패턴 500'' : 희생층 패턴 잔류부
600 : 제2 하드 마스크층 600' : 제2 하드 마스크 상부 패턴
700: 제2 하드마스크 패턴 C1 : 제1 CD
C2 : 제2 CD
본 발명은 반도체 소자의 패턴 형성방법에 관한 것으로, 하드 마스크층과 희생층 그리고, 화학 기계적 연마 공정을 이용하여 고집적화에 대응하는 미세한 패턴을 형성할 수 있는 반도체 소자의 패턴 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따른 소자의 크기 감소로 인하여 평행한 방향으로는 디바이스의 축소가 가속화되고 있다. 이에 따라, 예컨대 100㎚ 이하의 기술에서는 포토리소그라피 공정시 웨이퍼 레벨에서 균일한 임계치수(Critical Dimension; CD) 제어가 불가능하여 패턴에 대하여 균일한 CD를 확보할 수가 없다. 또한, 수직방향의 치수 증가로 인하여 식각공정시 포토레지스트 패턴 이외에 하드 마스크(hard mask)를 추가적으로 적용하고 있는데, 이러한 하드 마스크를 적용하더라도 식각공정 자체의 기술만으로 공정상에서 요구되는 임계치수를 확보하는 데에는 어려움이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 하드 마스크층과 희생층 그리고, 화학 기계적 연마 공정을 이용하여 고집적화에 대응하는 미세 패턴을 용이하게 형성할 수 있는 반도체 소자의 패턴 형성방법을 제공하는데 그 목적이 있다.
상기의 본 발명의 기술적 과제는, 반도체 기판상에 제1 막을 형성하는 단계; 상기 제1 막상에 제1 하드 마스크층을 형성하는 단계; 상기 제1 하드 마스크상에 소정의 제1 CD를 가지는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴에 의해 제1 하드 마스크 패턴을 형성하는 단계; 상기 제1 하드 마스크 패턴 및 상기 제1 막상의 표면에 희생층을 형성하는 단계; 상기 희생층을 포함한 전면에 제 2 하드 마스크층을 형성하는 단계; 상기 제2 하드 마스크층 및 상기 희생층의 일부를 식각하여 희생층을 노드 분리하여 희생층 패턴을 형성하는 단계; 상기 희생층 패턴을 식각하여 제2 하드 마스크 패턴을 형성하는 단계; 및 상기 제1 하드 마스크 패턴 및 상기 제2 하드 마스크 패턴을 식각 마스크로 하여 상기 제1 막을 식각하여 제2 CD를 가지는 제1 막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법에 의해 달성될 수 있다. 여기서, 희생층은 균일한 두께를 갖도록 컨포말한 적층이 가능하고, 우수한 스텝 커버리지를 가지며, 제1 하드 마스크층 및 제2 하드마스크 층과의 식각 선택비가 높은 막으로 형성한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1 내지 도 11는 본 발명의 하나의 실시예에 따른 반도체 소자의 패턴 형성방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 단결정 실리콘 기판등과 같은 반도체 기판(100) 상에 식각해야 할 소정의 제1 막(200)을 형성한다. 여기서, 제1 막(200)은 게이트 전극, 비트라인, 또는 캐패시터의 스토로지 노드 형성을 위한 도전막일 수도 있고, 콘택홀이 형성되는 산화막, 질화막 등의 절연막일 수도 있다. 상기 제1 막(200)으로는 폴리실리콘막, 알루미늄막 등이 사용될 수 있다.
도2 내지 도4를 참조하면, 상기 제1 막(200)상에 제1 하드 마스크층(300)을 형성하고, 상기 제1 하드 마스크층(300) 상부에 포토레지스트층(400)을 형성한 후 포토레지스트 패턴(400')을 형성한다. 상기 제1 하드 마스크층(300)은 상기 제1 막(200)과의 식각 선택비가 높은 막으로 형성한다. 상기 제1 하드 마스크층(300)으로는 실리콘 산화막이 사용될 수 있으며, 상기 실리콘 산화막의 예로는 MTO, USG, O3-TEOS USG 또는 HDP 산화막 등이 있다. 상기 실리콘 산화막은 열산화(thermal oxidation) 공정, 화학 기상 증착(chemical vapor deposition; CVD) 공정 등을 통해 형성될 수 있다.
도4에서, 포토리소그라피 공정은 웨이퍼 레벨에서 균일한 CD 제어가 가능한 범위내에서 수행하여 포토레지스트 패턴(400')이 소정 크기의 균일한 제1 CD(C1)를 갖도록 한다.
도5를 참조하면, 상기 포토레지스트 패턴(300')을 식각 마스크로 하여 제1 하드 마스크층(300)을 식각하여 제1 CD를 갖는 제1 하드 마스크 패턴(300')을 형성한다.
도6을 참조하면, 상기 제1 하드 마스크 패턴(300') 형성 후 잔류하는 포토레지스트 패턴(400')은 애싱/스트립공정에 의해 제거되고, 상기 제1 막(200)상에 소정의 제1 CD(C1)를 갖는 상기 제1 하드 마스크 패턴(300')만 잔류하게 된다.
도7을 참조하면, 상기 제1 하드 마스크 패턴(300')의 노출된 표면 및 상기 제1 막(200)의 노출된 표면을 따라 소정의 두께를 갖는 희생층(500)이 형성된다. 상기 희생층(500)은 그 표면들을 따라 균일한 두께가 되도록 컨포말(conformal)하게 적층이 가능하고, 제1 하드 마스크 패턴(300')의 형상이 유지되도록 우수한 스텝 커버리지를 가지며, 상기 제1 하드 마스크 패턴(300')과의 식각 선택비가 높은 막으로 형성한다. 상기 희생층(300)으로는 폴리실리콘막이 사용될 수 있다. 상기 희생층(500)의 두께는 상기 제1 하드 마스크 패턴(300')에 의해 형성되는 피치의 4분의 1에 해당되도록 형성할 수 있다.
도 8을 참조하면, 상기 희생층(500)을 포함하는 전면에 제2 하드 마스크층(600)을 형성한다. 상기 제 2 하드 마스크층(600)은 상기 희생층(500)과 식각 선택비가 높은 막으로 형성하며, 바람직하게는 상기 제1 하드 마스크 패턴(300')과 동일한 막질로 형성된다. 상기 제2 하드 마스크층(600)으로는 실리콘 산화막이 사용될 수 있으며, 상기 실리콘 산화막의 예로는 MTO, USG, O3-TEOS USG 또는 HDP 산화막 등이 있다. 상기 실리콘 산화막은 열산화(thermal oxidation) 공정, 화학 기상 증착(chemical vapor deposition; CVD) 공정 등을 통해 형성될 수 있다.
도9를 참조하면, 상기 희생층(500)이 노드 분리되어 희생층 패턴(500')을 형성하고, 상기 제1 하드 마스크 패턴(300')의 상부 표면이 노출될 때까지 상기 제2 하드 마스크층(600) 및 상기 희생층(500)의 일부를 화학 기계적 연마(CMP) 공정 또는 에치 백 공정을 진행한다.
도10을 참조하면, 상기 화학 기계적 연마 공정 또는 에치 백 공정에 의하여 형성된 희생층 패턴(500')은 이방성 식각 공정에 의하여 상기 제 2하드 마스크 상부 패턴(600')과 그 하부에 존재하는 희생층 패턴 잔류부(500'')만 남기고 제거된다. 그 결과, 제1 막(200)상에는 제1 하드 마스크 패턴(300'), 및 희생층 패턴 잔류부(500'')와 제2 하드 마스크 상부 패턴(600')으로 이루어진 제2 하드 마스크 패턴(700)이 형성되게 된다. 상기 식각 공정은 비등방성 건식 식각 공정으로 하는 것이 바람직하다. 상기 식각 공정의 예로는 플라즈마를 이용하는 건식 식각 공정(dry etching process), 반응성 이온 식각 공정(reactive ion etching process) 등이 있다.
도 11을 참조하면, 상기 제1 하드 마스크 패턴(300')과 제2 하드 마스크 패턴(700)을 식각 마스크로 하여 제1 막(200)을 식각함으로써 제1 CD(C1) 보다 작은 제2 CD(C2)를 가지는 제1 막 패턴(200')을 최종적으로 형성한다.
상기 실시예에 의하면, 웨이퍼 레벨에서 균일한 CD 제어가 가능한 범위내에서 포토리소그라피 공정을 수행하여 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴을 이용하여 제1 하드 마스크 패턴을 형성한 후, 희생층 및 제2 하드 마스크 층을 형성하고, 화학 기계적 연마공정과 비등방성 건식 식각 공정을 통하여 소정의 제1 CD 보다 작은 제2 CD를 가지는 하드 마스크 패턴을 형성한 다음, 이를 식각 마스크로 하여 최종적으로 제1 막을 식각하여 제2 CD를 가지는 제1 막 패턴을 형성함으로써 고집적화에 대응하는 미세 패턴을 용이하게 형성할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 따르면 포토리소그라피 공정시 균일한 CD 제어를 가능하게 함과 동시에 하드 마스크층과 희생층 그리고, 화학 기계적 연마 공정을 이용하여 고집적화에 대응하는 미세 패턴을 용이하게 형성할 수 있다.

Claims (7)

  1. 반도체기판 상에 제1 막을 형성하는 단계;
    상기 제1 막상에 제1 하드 마스크층을 형성하는 단계;
    상기 제1 하드 마스크층 상에 소정의 제1 CD를 가지는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 하여 제1 하드 마스크 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 제1 하드 마스크 패턴을 포함한 상기 제1 막 상에 희생층을 형성하는 단계;
    상기 희생층을 포함한 전면에 제2 하드 마스크층을 형성하는 단계;
    상기 제2 하드 마스크층 및 상기 희생층의 일부를 식각하여 노드 분리된 희생층 패턴과 제2 하드 마스크 패턴을 형성하는 단계;
    상기 제1 하드 마스크 패턴과 상기 제2 하드 마스크 패턴 사이에 존재하는 상기 희생층 패턴을 식각하는 단계; 및
    상기 제1 하드 마스크 패턴 및 상기 제2 하드 마스크 패턴을 식각 마스크로 하여 상기 제1 막을 식각하여 제2 CD를 가지는 제1 막 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  2. 제1 항에 있어서, 상기 희생층의 두께는 상기 제1 하드 마스크 패턴에 의해 형성되는 피치의 4분의 1에 해당되는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  3. 제1 항에 있어서, 상기 희생층 패턴을 형성하는 단계의 노드 분리는 화학적 기계적 연마 방법 또는 에치백 방법에 의한 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  4. 제1 항에 있어서, 상기 희생층은 상기 제1 하드 마스크 패턴 및 상기 제1 막 상에 컨포말(conformal)하게 형성되어 상기 제1 하드 마스크 패턴에 대응하는 스텝 형상이 유지되도록 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  5. 제1 항에 있어서, 상기 희생층 패턴을 형성하는 단계의 노드 분리는 상기 제1 하드 마스크 패턴 표면의 노출 후를 종말점으로 설정하여 진행하는 것을 특징 으로 하는 반도체 소자의 패턴 형성방법.
  6. 제1 항에 있어서, 상기 제1 하드 마스크 패턴과 상기 제2 하드 마스크 패턴 사이에 존재하는 상기 희생층 패턴의 식각은 비등방성 식각에 의한 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  7. 제1 항에 있어서, 상기 제2 CD는 제1 CD보다 작은 것을 특징으로 하는 반도체 소자의 패턴 형성방법
KR1020040101761A 2004-12-06 2004-12-06 반도체소자의 패턴 형성방법 KR100574999B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040101761A KR100574999B1 (ko) 2004-12-06 2004-12-06 반도체소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101761A KR100574999B1 (ko) 2004-12-06 2004-12-06 반도체소자의 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR100574999B1 true KR100574999B1 (ko) 2006-04-28

Family

ID=37180956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101761A KR100574999B1 (ko) 2004-12-06 2004-12-06 반도체소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100574999B1 (ko)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822622B1 (ko) 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100843241B1 (ko) 2007-03-29 2008-07-02 삼성전자주식회사 반도체 소자의 제조방법
KR100886219B1 (ko) 2007-06-07 2009-02-27 삼성전자주식회사 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
US7550391B2 (en) 2006-10-17 2009-06-23 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using double patterning
KR100905827B1 (ko) 2006-09-29 2009-07-02 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
US7592271B2 (en) 2007-11-13 2009-09-22 Hynix Semiconductor Inc. Method of fabricating a flash memory device
US7615496B2 (en) 2006-10-02 2009-11-10 Samsung Electronics Co., Ltd. Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method
KR100942075B1 (ko) 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7687369B2 (en) 2007-02-16 2010-03-30 Samsung Electronics Co., Ltd. Method of forming fine metal patterns for a semiconductor device using a damascene process
KR100955265B1 (ko) 2007-08-31 2010-04-30 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100965775B1 (ko) 2007-09-12 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100976663B1 (ko) 2008-09-19 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR100982140B1 (ko) 2008-07-23 2010-09-15 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101004550B1 (ko) 2007-10-31 2011-01-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US8133818B2 (en) * 2007-11-29 2012-03-13 Hynix Semiconductor Inc. Method of forming a hard mask pattern in a semiconductor device
US8361904B2 (en) 2005-04-19 2013-01-29 Samsung Electronics Co., Ltd. Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163397A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp パターン形成方法
KR960012332A (ko) * 1994-09-08 1996-04-20 김주용 반도체 소자의 미세패턴 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163397A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp パターン形成方法
KR960012332A (ko) * 1994-09-08 1996-04-20 김주용 반도체 소자의 미세패턴 형성방법

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361904B2 (en) 2005-04-19 2013-01-29 Samsung Electronics Co., Ltd. Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
KR100905827B1 (ko) 2006-09-29 2009-07-02 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
US7615496B2 (en) 2006-10-02 2009-11-10 Samsung Electronics Co., Ltd. Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method
TWI416592B (zh) * 2006-10-17 2013-11-21 Samsung Electronics Co Ltd 使用雙重圖案化形成半導體裝置之細微圖案之方法
US7550391B2 (en) 2006-10-17 2009-06-23 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using double patterning
US7687369B2 (en) 2007-02-16 2010-03-30 Samsung Electronics Co., Ltd. Method of forming fine metal patterns for a semiconductor device using a damascene process
KR100843241B1 (ko) 2007-03-29 2008-07-02 삼성전자주식회사 반도체 소자의 제조방법
KR100822622B1 (ko) 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US8071484B2 (en) * 2007-06-07 2011-12-06 Samsung Electronics Co., Ltd. Method of forming fine pattern employing self-aligned double patterning
KR100886219B1 (ko) 2007-06-07 2009-02-27 삼성전자주식회사 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
KR100955265B1 (ko) 2007-08-31 2010-04-30 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
US8623771B2 (en) 2007-08-31 2014-01-07 SK Hynix Inc. Method for fabricating micropattern of semiconductor device
KR100965775B1 (ko) 2007-09-12 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR101004550B1 (ko) 2007-10-31 2011-01-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7592271B2 (en) 2007-11-13 2009-09-22 Hynix Semiconductor Inc. Method of fabricating a flash memory device
US8133818B2 (en) * 2007-11-29 2012-03-13 Hynix Semiconductor Inc. Method of forming a hard mask pattern in a semiconductor device
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100942075B1 (ko) 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7879729B2 (en) 2007-12-27 2011-02-01 Hynix Semiconductor Inc. Method of forming a micro pattern of a semiconductor device
US8647521B2 (en) 2007-12-27 2014-02-11 SK Hynix Inc. Method of forming micro pattern of semiconductor device
KR100982140B1 (ko) 2008-07-23 2010-09-15 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100976663B1 (ko) 2008-09-19 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Similar Documents

Publication Publication Date Title
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
KR101091298B1 (ko) 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스
JP4619839B2 (ja) パターン形成方法
US7563712B2 (en) Method of forming micro pattern in semiconductor device
US10242881B2 (en) Self-aligned single dummy fin cut with tight pitch
JP4247198B2 (ja) 半導体装置の製造方法
KR100829606B1 (ko) 미세 패턴의 형성 방법
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
JP2006190945A (ja) 半導体素子のランディングプラグコンタクト形成方法
KR100924611B1 (ko) 반도체 소자의 미세 패턴 형성방법
US7691741B2 (en) Method of forming bit line in semiconductor device
US20060223277A1 (en) Method of manufacturing a semiconductor memory device
US20090061635A1 (en) Method for forming micro-patterns
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100299379B1 (ko) 반도체소자의금속배선형성방법
CN112349588B (zh) 半导体结构的形成方法、晶体管
JP2008004881A (ja) 素子分離構造部の製造方法
JP5881569B2 (ja) パターン形成方法
JP2012054342A (ja) 半導体装置およびその製造方法
JP2009177069A (ja) 半導体装置の製造方法
JP2008124399A (ja) 半導体装置の製造方法
US20090162794A1 (en) Method for fabricating semiconductor device
KR20060007692A (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
US8409938B2 (en) Method for fabricating semiconductor device
KR100723769B1 (ko) 플래쉬 메모리소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee