KR100886219B1 - 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법 - Google Patents

자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR100886219B1
KR100886219B1 KR1020070055456A KR20070055456A KR100886219B1 KR 100886219 B1 KR100886219 B1 KR 100886219B1 KR 1020070055456 A KR1020070055456 A KR 1020070055456A KR 20070055456 A KR20070055456 A KR 20070055456A KR 100886219 B1 KR100886219 B1 KR 100886219B1
Authority
KR
South Korea
Prior art keywords
mask patterns
substrate
film
forming
mask
Prior art date
Application number
KR1020070055456A
Other languages
English (en)
Other versions
KR20080107557A (ko
Inventor
김경미
김재호
김영호
김명선
왕윤경
박미라
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070055456A priority Critical patent/KR100886219B1/ko
Priority to US12/132,548 priority patent/US8071484B2/en
Priority to JP2008151118A priority patent/JP5143635B2/ja
Publication of KR20080107557A publication Critical patent/KR20080107557A/ko
Application granted granted Critical
Publication of KR100886219B1 publication Critical patent/KR100886219B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법이 제공된다. 상기 미세 패턴 형성 방법은 기판을 제공하는 것을 구비한다. 상기 기판 상에 제1 마스크 패턴들을 형성한다. 상기 제1 마스크 패턴들을 갖는 기판 상에 반응막을 형성한다. 화학적 부착 공정(chemical attachment process)에 의해 상기 제1 마스트 패턴들에 인접한 상기 반응막을 반응시키어 상기 제1 마스크 패턴들의 외벽들을 따라 상기 희생막들을 형성한다. 미반응된 상기 반응막을 제거하여 상기 희생막들을 노출시킨다. 상기 제1 마스크 패턴들의 마주보는 측벽들과 인접한 상기 희생막들 사이에 제2 마스트 패턴들을 형성한다. 상기 희생막들을 제거하여 상기 제1 및 제 2 마스크 패턴들과 아울러서 이들 사이의 상기 기판을 노출시킨다. 상기 제1 및 제2 마스크 패턴들을 식각 마스크로 사용하여 상기 기판을 식각한다.
미세 패턴, 희생막, 화학적 부착 공정

Description

자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법{Method of forming a fine pattern employing self-aligned double patterning}
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2h는 본 발명의 다른 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다.
본 발명은 미세 패턴 형성 방법에 관한 것으로, 보다 상세하게는 자기정렬 이중 패터닝을 채택하는 미세 패턴 형성 방법에 관한 것이다.
최근 반도체 소자의 집적도가 향상됨에 따라 좁은 면적에 많은 소자를 집적시키기 위한 기술이 요구되고 있다. 좁은 면적에 다수의 소자들을 집적시키기 위해서 반도체 기판 상에 형성되는 소자의 크기를 축소할 필요가 있다.
이러한 반도체 소자의 고집적화는 상기 반도체 소자의 제조 공정 중 포토리소그래피 공정과 밀접한 관련을 가질 수 있다. 구체적으로, 상기 포토리소그래피 공정에 의해 형성되는 패턴의 최소 크기는 노광장치의 한계 해상도(resolution)에 의하여 결정될 수 있다. 이러한 노광장치의 해상도는 사용되는 광원의 파장에 의존하여 결정될 수 있다. 즉, 상기 광원의 파장이 짧을수록 상기 노광장치의 해상도는 증가될 수 있다. 이에 따라, 상기 해상도를 높이기 위하여 짧은 파장을 갖는 광원이 끊임없이 개발되고 있다. 예를 들면, 436nm 파장의 G-라인, 365nm 파장의 I-라인, 248nm 파장의 KrF 레이저, 193nm 파장의 ArF 레이저 및 157 nm의 F2 레이저를 광원으로서 사용하게 되는 순으로 포토 공정을 개발하고 있다. 또한, X-선 및 전자빔을 광원으로서 이용하게 되는 공정이 개발되고 있다. 이와 같이, 광원의 단파장에 따른 광원의 개발과 더불어, 그에 상응하는 포토레지스트를 개발하는 것은 필수적이다. 그러나, 새로운 광원의 개발 및 그에 상응하는 포토레지스트를 개발하는 것은 많은 개발비용이 소요된다.
이에 따라, 기존 공정에 사용되는 노광장비를 그대로 사용하여 상기 노광장비의 한계해상도 보다 작은 폭을 갖는 미세 패턴들이 형성될 수 있는 방법들에 대한 연구가 요구되고 있다. 상기 미세 패턴을 형성하는 방법이 미국특허 제 5,686,223호에 "리소그래피 피치를 감소시키는 방법{Method for reduced pitch lithography}" 이라는 제목으로 클리브(Cleeves)에 의하여 개시된 바 있다. 클리브(Cleeves)에 의하면, 두 번의 포토공정을 진행하여 제1 및 제2 포토레지스트 패턴들을 형성한다. 구체적으로, 제1 포토 공정을 진행하여 기판 상에 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴을 안정화시킨 후, 상기 제1 포토레지스트 패턴을 갖는 기판 상에 제2 포토레지스트 패턴을 형성한다. 이와 같이, 두 번의 포토 공정에 의하여 형성된 포토레지스트 패턴들은 감소된 피치를 갖는다. 그러나, 반도체소자의 집적도가 향상되는 최근의 경향에 따라, 피치는 더욱 감소되고 있다. 그 결과, 두 번의 포토 공정 시 두 번째로 진행되는 포토 공정에 의하여 형성되는 제2 포토레지스트 패턴을 형성할 경우에, 미스 얼라인에 의하여 상기 제2 포토레지스트 패턴을 원하는 위치에 정확히 형성하는데 문제가 발생될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 한계해상도 이하의 폭을 갖는 미세 패턴을 형성하는데 기여하는 미세 패턴 형성 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 미세 패턴 형성 방법이 제공된다. 상기 미세 패턴 형성 방법은 기판을 제공하는 것을 구비한다. 상기 기판 상에 제1 마스크 패턴들을 형성한다. 상기 제1 마스크 패턴들을 갖는 기판 상에 반응막을 형성한다. 화학적 부착 공정(chemical attachment process)에 의해 상기 제1 마스크 패턴들에 인접한 상기 반응막을 반응시키어 상기 제1 마스크 패턴들의 외벽들을 따라 희생막들을 형성한다. 미반응된 상기 반응막을 제거하여 상기 희생막들을 노출시킨다. 상기 제1 마스크 패턴들의 마주보는 측벽들과 인접한 상기 희생막들 사이에 제2 마스크 패턴들을 형성한다. 상기 희생막들을 제거하여 상기 제1 및 제 2 마스크 패턴들을 노출시킨다. 상기 제1 및 제2 마스크 패턴들을 식각 마스크로 사용하여 상기 기판을 식각한다.
본 발명의 몇몇 실시예에서, 상기 화학적 부착 공정은 상기 반응막과 상기 제1 마스크 패턴들의 경계 영역에서 진행되는 가교 반응(crosslinking reaction)과 아울러 상기 경계 영역에 인접한 상기 반응막에서 진행되는 가교 반응을 포함할 수 있다.
다른 실시예들에서, 상기 반응막은 상기 제1 및 제2 마스크 패턴들과 서로 다른 식각 선택비를 갖는 물질막으로 형성될 수 있다.
또 다른 실시예들에서, 상기 반응막은 아래의 화학식 1로 표시되는 실리콘 옥사이드 폴리머(silicon oxide polymer)를 함유할 수 있다. 여기서, 상기 반응막을 형성하는 것은 스핀 코팅법(spin coating process)을 이용하여 상기 실리콘 옥사이드 폴리머를 상기 기판 상에 형성하는 것을 포함할 수 있다. 한편, 상기 실리콘 옥사이드 폴리머는 알콕시기(alkoxy group) 및 메톡시기(methoxy group)으로 이루어진 일군에서 적어도 어느 하나를 더 함유할 수 있다.
또 다른 실시예들에서, 미반응된 상기 반응막은 TMAH(TetraMethyl Ammonium Hydroxide) 용액을 사용하여 제거될 수 있다.
또 다른 실시예들에서, 상기 제1 및 제2 마스크 패턴들은 폴리실리콘막 또는 실리콘 질화막으로 형성될 수 있다.
또 다른 실시예들에서, 상기 반응막은 가교제를 더 함유할 수 있다. 상기 가교제는 아래 화학식 2로 표시되는 물질을 함유할 수 있다.
또 다른 실시예들에서, 상기 반응막은 계면활성제를 더 함유하되, 상기 계면활성제는 비이온 계면활성제(nonionic surfactant)를 사용할 수 있다.
또 다른 실시예들에서, 상기 희생막들을 형성하는 것은 상기 반응막을 갖는 상기 기판을 가열하되, 상기 가열은 상기 기판의 후면을 통해 제공될 수 있다. 여기서, 상기 가열 공정은 100℃ 내지 120℃의 온도로 60초 내지 90초 동안 수행될 수 있다.
또 다른 실시예들에서, 상기 반응막을 형성하기 전에, 상기 제1 마스크 패턴들을 갖는 상기 기판 상에 상기 제1 마스크 패턴들의 외벽 및 상기 제1 마스크 패턴들 사이에 노출된 상기 기판을 따라 반응 촉진막을 형성하는 것을 더 포함할 수 있다. 이때, 상기 반응 촉진막은 HMDS(HexaMethylDiSilazane)를 함유하는 물질막일 수 있다. 이에 더하여, 상기 희생막들은 상기 제1 마스크 패턴들 사이의 상기 기판까지 연장되어 형성될 수 있다.
또 다른 실시예들에서, 상기 제1 마스크 패턴들을 형성하기 전에, 상기 기판 상에 버퍼 마스크막을 형성하는 것을 더 포함할 수 있다.
또 다른 실시예들에서, 상기 기판을 제공하는 것은 반도체 기판을 준비하는 것을 구비할 수 있다. 상기 반도체 기판 상에 도전막, 절연막, 및 이들의 조합막으로 이루어진 일군에서 선택된 하나의 박막을 형성할 수 있다.
또 다른 실시예들에서, 상기 제2 마스크 패턴들을 형성하는 것은 상기 희생막들을 갖는 상기 기판 상에 마스크막을 형성하는 것을 구비할 수 있다. 상기 마스크막을 상기 희생막들 사이에 잔존하도록 상기 마스크막을 평탄화할 수 있다.
또 다른 실시예들에서, 상기 제1 및 제2 마스크 패턴들은 동일한 높이의 상부면들을 갖도록 형성될 수 있다.
또 다른 실시예들에서, 상기 희생막들의 마주보는 측벽들 사이의 간격은 상기 제1 마스크 패턴들의 폭과 동일하도록 형성될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
도 1a를 참조하면, 기판(100) 상에 패드막(102)을 형성할 수 있다. 상기 기판(100)은 실리콘 웨이퍼 또는 에스오아이(silicon on insulator; SOI) 웨이퍼와 같은 반도체 기판으로 형성될 수 있다. 상기 기판(100)에는 소자분리막, 트랜지스터들, 및/또는 층간유전막과 같은 구조들이 추가로 형성되어 있을 수 있으며, 상기 구조들이 조합되어 휘발성 메모리 소자들 또는 비휘발성 메모리 소자들이 형성될 수 있다. 그러나, 간략한 설명을 위하여 이에 대한 설명은 생략하기로 한다. 상기 패드막(102)은 열산화막 및 실리콘 질화막 중 적어도 하나를 포함하도록 형성될 수 있다.
계속해서, 상기 패드막(102) 전면에 제1 마스크막을 형성할 수 있다. 상기 제1 마스크막은 상기 기판(100)에 대하여 식각 선택비를 갖는 물질막, 예를 들면, 실리콘 질화막으로 형성될 수 있다. 상기 제1 마스크막 상에 포토리소그래피 공정을 사용하여 소정 간격에 따라 이격되도록 포토레지스트 패턴들을 형성할 수 있다. 상기 포토레지스트 패턴들은 평면도 상에서 보여질 때 라인 형(line type), 원 형 및/또는 이들의 조합형으로 형성될 수 있다. 이어서, 상기 포토레지스트 패턴들을 식각 마스크로 사용하여 상기 마스크막을 식각함으로써 소정 간격으로 이격된 제1 마스크 패턴들(110)을 형성한다. 이 경우에, 상기 이격된 제1 마스크 패턴들(110) 사이의 간격 즉, 제1 피치(pitch) 사이즈(P1)는 상기 포토리소그래피 공정의 한계해상도와 실질적으로 동일할 수 있다.
도 1b를 참조하면, 상기 제1 마스크 패턴들(110)을 갖는 상기 기판(100) 상에 반응 촉진막(112)을 형성할 수 있다. 상기 반응 촉진막(112)은 상기 기판(100) 및 상기 제1 마스크 패턴들(110)의 측벽들과 아울러서 상부면을 따라 덮도록 형성될 수 있다. 상기 반응 촉진막(112)은 HMDS(HexaMethylDiSilazane)을 함유할 수 있고, 상기 HMDS 막은 상기 HMDS 기체를 상기 기판(100) 상에 제공하여 형성될 수 있다.
이어서, 상기 반응 촉진막(112)을 갖는 상기 기판(100) 전면에 반응막(120)을 형성한다. 상기 반응막(120)은 가교 반응(crosslinking reaction)에 사용되는 폴리머, 가교제(crosslinker) 및 계면활성제(surfactant)를 함유할 수 있다. 상기 반응막(120)은 스핀 코팅법(spin coating process)을 사용하여 형성될 수 있다. 상기 폴리머는 상기 제1 마스크 패턴들(110)에 대하여 식각 선택비를 갖는 물질막으로서 아래의 화학식 1로 표시되는 실리콘 옥사이드 폴리머(silicon oxide)를 함유 할 수 있다.
Figure 112007041310314-pat00001
[여기서, n은 1 내지 5000의 정수를 나타낸다.]
상기 실리콘 옥사이드 폴리머의 연결 사이트(link site)에는 알콕시기(alkoxy group) 및 메톡시기(methoxy group)로 이루어진 일군에서 적어도 어느 하나가 더 함유될 수 있다. 이는 가교 반응이 더 활발하게 발생되도록 하기 위함이다.
상기 가교제는 상기 폴리머 사이에 개재되어 상기 폴리머들의 가교 반응을 효과적으로 발생시킬 수 있다. 상기 가교제는 아래 화학식 2로 표시되는 물질을 함유할 수 있다.
Figure 112007041310314-pat00002
[여기서, 상기 R은 알킬기(alkyl group)를 나타내고, n은 1 내지 5000의 정수를 나타낸다.]
상기 계면활성제는 상기 실리콘 옥사이드 폴리머의 갭필(gapfill) 특성 및 상기 실리콘 옥사이드 폴리머의 코팅 특성을 향상시킬 수 있다. 상기 계면활성제는 비이온 계면활성제(nonionic surfactant)를 사용할 수 있다.
본 실시예에서, 상기 기판(100) 상에 상기 실리콘 옥사이드 폴리머를 함유하는 상기 반응막(120)을 상기 스핀 코팅법을 사용하여 형성시킴으로써 상기 반응막(120)은 상기 제1 마스크 패턴들(110) 사이의 갭(gap)을 보이드(void)없이 형성할 수 있다.
도 1c를 참조하면, 화학적 부착 공정(chemical attachment process)에 의해 상기 반응 촉진막(112) 상에 상기 제1 마스크 패턴들(110)의 외벽들 및 상기 제1 마스크 패턴들(110)의 사이에 노출된 상기 기판(100)을 따라 상기 희생막(120a)을 형성할 수 있다. 아울러, 상기 반응막(120)에서 상기 화학적 부착 공정이 진행되지 않는 영역은 미반응막(120b)으로 잔존된다.
상기 화학적 부착 공정은 상기 기판(100)을 가열(10)하여 진행되며, 상기 가열(10)은 상기 기판(100)의 후면을 통해 제공될 수 있다. 상기 가열 공정(10)을 통하여 상기 화학적 부착 공정은 상기 반응막(120)과 상기 반응 촉진막(112)의 경계 영역에서 진행되는 가교 반응(crosslinking reaction)과 아울러서 상기 경계 영역에 인접한 상기 반응막(120)에서 진행되는 가교 반응을 수반하며 진행될 수 있다. 본 실시예에서는, 상기 제1 마스크 패턴들(110)이 실리콘 질화막으로 형성되는 경우에 상기 실리콘 질화막은 가교 반응할 수 있는 연결 사이트를 적게 가질 수 있다. 이에 반해, 상기 반응 촉진막(112)으로 사용되는 상기 HDMS막은 상기 다수의 연결 사이트를 가지고 있어 상기 반응막(120)과 용이하게 가교 반응할 수 있다. 아 울러, 상기 제1 마스크 패턴들(110)에 인접한 상기 반응막(120)에서도 상기 실리콘 옥사이드 폴리머들 사이의 가교 반응이 발생될 수 있다.
한편, 상기 가열 공정(10)의 시간과 온도를 조절하여 상기 희생막(120a)은 상기 반응 촉진막(112)의 전면 상에 균일한 두께를 갖도록 형성된다. 이 경우에, 상기 제1 마스크 패턴들(110)의 마주보는 측벽들 사이에 형성되는 상기 희생막(120a)은 그루부들(grooves; 122)을 구비하도록 형성될 수 있다. 상기 가열 공정(10)의 제어에 따라 상기 그루부들(122)은 일정한 폭을 가지며 형성될 수 있다. 여기서, 상기 그루부들(122)은 상기 제1 마스크 패턴들(110)의 폭(W2)과 실질적으로 동일한 폭(W1)을 갖도록 형성될 수 있다. 예를 들어, 상기 가열 공정(10)은 100℃ 내지 120℃의 온도로 60초 내지 90초 동안 진행될 수 있다.
도 1d를 참조하면, 상기 미반응막(120b)을 제거하여 상기 희생막(120a)을 노출시킨다. 상기 미반응막(120b)의 제거는 TMAH(TetraMethyl Ammium Hydroxide) 용액(12) 등을 사용하는 공정을 포함할 수 있다. 상기 미반응막(120b)에 함유된 실리콘 옥사이드 폴리머는 상기 TMAH 용액(12)에 용해되는 특성을 보인다. 이와는 달리, 상기 실리콘 옥사이드 폴리머들이 서로 가교된 상기 희생막(120a)은 상기 TMAH 용액(12)에 용해되지 않는 특성을 보인다. 즉, 상기 반응막(120)에서 상기 미반응막(120b)이 상기 TMAH 용액(12)에 선택적으로 용해된다. 이에 따라, 상기 그루부들(122)의 경계에서 상기 미반응막(120b)은 모두 제거되어 상기 그루부들(122)의 균일한 폭을 가지며 노출될 수 있다.
도 1e를 참조하면, 상기 희생막(120a)을 갖는 상기 기판(100) 상에 제2 마스 크막(130)을 형성할 수 있다. 상기 제2 마스크막(130)은 상기 기판(100）및 상기 희생막(120a)에 대하여 식각 선택비를 갖는 물질막으로 형성될 수 있으며, 상기 제1 마스크 막과 동일한 물질막으로 형성될 수 있다.
도 1f를 참조하면, 상기 제2 마스크막(130)을 상기 그루부들(122)에 잔존하도록 상기 제2 마스크막(130)을 평탄화시킨다. 그 결과, 상기 그루부들(122)을 매립하는 제2 마스크 패턴들(130a)이 형성된다.
상기 평탄화하는 공정은 에치백(etchback) 기술 또는 화학기계적연마(chemical mechanical polishing) 기술을 이용하여 형성될 수 있다. 상기 에치백 기술을 이용하여 상기 제2 마스크 패턴들(130a)이 상기 제1 마스크 패턴들(110)의 상부면과 실질적으로 동일한 높이를 갖도록 형성될 수 있다. 다른 실시예에서, 상기 제2 마스크 패턴들(130a)이 상기 희생막(120a)의 상부면과 실질적으로 동일한 높이를 갖도록 평탄화되어 상기 제1 마스크 패턴들(110)보다 더 높은 높이를 갖도록 형성될 수 있다. 본 실시예에서, 상기 제2 마스크 패턴들(130a)은 상기 그루부들(122)을 통하여 자기정렬될 수 있다. 이에 따라, 상기 제1 및 제2 마스크 패턴들(110, 130a)은 균일한 간격으로 형성되어 정밀한 패터닝 공정을 수행할 수 있다.
도 1g를 참조하면, 상기 희생막(120a), 그 하부의 반응 촉진막(112) 및 상기 패드막(102)을 차례로 식각하여 제거함으로써 상기 제1 및 제2 마스크 패턴들(110, 130a)과 아울러서 상기 마스크 패턴들(110, 130a) 사이의 상기 기판(100)을 노출시킬 수 있다. 상기 희생막(120a)은 실리콘 옥사이드로 구성되어 CF4 가스를 식각 가스로 채택하는 식각 공정을 사용하여 제거될 수 있다. 이때, 상기 제2 마스크 패턴 들(130a)의 하부에는 상기 희생막(120a)이 잔존할 수 있으며, 상기 제1 마스크 패턴들(110) 및 상기 희생막(120a)의 하부에는 각각 패드막(102)이 잔존할 수 있다.
상술한 본 실시예에 따르면, 상기 제1 및 제2 마스크 패턴들(110, 130a) 사이의 간격 즉, 제2 피치 사이즈(P2)는 상기 제1 피치 사이즈(P1)보다 작을 수 있다. 상기 제1 피치 사이즈(P1)를 갖는 노광 장비는 제1 및 제2 마스크 패턴들(110, 130a)을 동시에 형성할 수 있는 노광 장비에 비하여 상대적으로 큰 파장의 광원을 가짐에도 불구하고, 상술한 공정을 통해 더 작은 피치 사이즈를 갖는 마스크 패턴들이 형성될 수 있다. 즉, 상기 포토리소그래피 공정의 최소 해상도보다 더 작은 피치 사이즈를 갖도록 형성될 수 있다.
도 1h를 참조하면, 상기 제1 및 제2 마스크 패턴들(110, 130a)을 식각 마스크로 사용하여 상기 기판(100)을 식각하여 활성 영역들(142)을 한정하는 트렌치들(140)을 형성할 수 있다. 상기 기판(100)의 식각은 이방성식각 공정, 등방성식각 공정, 또는 이들의 조합을 이용하여 수행될 수 있다.
이하, 도 2a 내지 도 2h를 참조하여 본 발명의 다른 실시예에 따른 미세 패턴 형성 방법에 대하여 설명하기로 한다. 도 2a 내지 도 2h는 본 발명의 다른 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 기판(200) 상에 제1 박막(204) 및 제2 박막(206)을 차례로 적층할 수 있다. 상기 기판(200)은 실리콘 웨이퍼 또는 에스오아이(silicon on insulator; SOI) 웨이퍼와 같은 반도체 기판으로 형성될 수 있다. 상기 기판(200)에는 소자분리막, 트랜지스터들, 및/또는 층간유전막과 같은 구조들이 추가로 형성 되어 있으며, 상기 구조들이 조합되어 휘발성 메모리 소자들 또는 비휘발성 메모리 소자들이 형성될 수 있다. 그러나, 간략한 설명을 위하여 이에 대한 설명은 생략하기로 한다. 이하에서는 도 1a 내지 도 1h를 참조하여 설명된 실시예와의 차이점을 구체적으로 설명하기로 한다.
상기 제1 박막(204)은 절연막, 도전막, 또는 이들의 조합막으로 형성될 수 있다. 상기 제2 박막(206)은 상기 제1 박막(204)과 다른 물질막으로 형성될 수 있다. 상기 제2 박막(206) 역시 절연막, 도전막, 또는 이들의 조합막으로 형성될 수 있다. 본 실시예에서는 상기 제1 박막(204)은 층간절연막으로 형성되고, 상기 제2 박막(206)은 도전막으로 형성되는 것을 예로 들어 설명한다. 아울러, 상기 제2 박막(206)은 폴리실리콘막으로 형성될 수 있다.
다음으로, 상기 제2 박막(206) 상에 버퍼 마스크막(208)을 적층시킬 수 있다. 상기 버퍼 마스크막(208)은 상기 제2 박막(206)에 대하여 식각 선택비를 갖는 물질막으로 실리콘 산화막으로 형성될 수 있다.
계속해서, 상기 버퍼 마스크막(208) 상에 소정 간격으로 이격된 상기 제1 마스크 패턴들(210)을 형성한다. 이 경우에, 상기 이격된 제1 마스크 패턴들(210)의 간격 즉, 피치(pitch) 사이즈는 상기 포토리소그래피 공정의 최소 해상도와 실질적으로 동일할 수 있다. 한편, 상기 제1 마스크 패턴들(210)은 실리콘 질화막 또는 폴리실리콘막으로 형성될 수 있다.
도 2b를 참조하면, 상기 제1 마스크 패턴들(210)을 갖는 상기 기판(200) 전면에 반응막(220)을 형성한다. 상기 반응막(220)은 가교 반응(crosslinking reaction)에 사용되는 폴리머, 가교제(crosslinker) 및 계면활성제(surfactant)를 함유할 수 있다. 상기 반응막(220)은 스핀 코팅법(spin coating process)을 사용하여 형성될 수 있다. 상기 폴리머는 상기 제1 마스크 패턴들(210)에 대하여 식각 선택비를 갖는 물질막으로서 상술한 화학식 1로 표시되는 실리콘 옥사이드 폴리머(silicon oxide)를 함유할 수 있다. 상기 실리콘 옥사이드 폴리머의 연결 사이트(link site)에는 알콕시기(alkoxy group) 및 메톡시기(methoxy group)으로 이루어진 일군에서 적어도 어느 하나가 더 함유될 수 있다.
상기 가교제는 상기 폴리머 사이에 개재되어 상기 폴리머들의 가교 반응을 효과적으로 발생시킬 수 있다. 상기 가교제는 상술한 화학식 2로 표시되는 물질을 함유할 수 있다. 아울러, 상기 계면활성제는 비이온 계면활성제(nonionic surfactant)를 사용할 수 있다.
본 실시예에서와 같이 상기 제2 박막(206)이 폴리실리콘막으로 형성될지라도, 상기 실리콘 산화막의 버퍼 마스크막(208)을 형성함으로써 상기 제1 마스크 패턴들(210)은 폴리실리콘막으로 형성될 수 있다. 상기 폴리실리콘막은 상기 실리콘 질화막에 비해 많은 연결 사이트를 가질 수 있다. 이에 따라, 도 1b를 참조하여 설명된 반응 촉진막(112)을 생략할 수 있다.
도 2c를 참조하면, 화학적 부착 공정(chemical attachment process)에 의해 상기 기판(200) 상에 상기 제1 마스크 패턴들(210)의 외벽을 따라 상기 희생막들(220a)을 형성한다. 아울러, 상기 반응막(220)에서 상기 화학적 부착 공정이 진행되지 않는 영역은 미반응막(220b)으로 잔존된다.
상기 화학적 부착 공정은 상기 기판(200)을 가열(20)하여 진행되며, 상기 가열(20)은 상기 기판(200)의 후면을 통해 제공될 수 있다. 상기 가열 공정(20)을 통하여 상기 화학적 부착 공정은 상기 반응막(220)과 상기 제1 마스크 패턴들(210)의 경계 영역에서 진행되는 가교 반응(crosslinking reaction)과 아울러서 상기 경계 영역에 인접한 상기 반응막(220)에서 진행되는 가교 반응을 수반하며 진행될 수 있다. 예를 들어, 상기 제1 마스크 패턴들(210)의 폴리실리콘막은 상기 반응막(220)과 가교 반응할 수 있다. 아울러, 상기 제1 마스크 패턴들(210)에 인접한 상기 반응막(220)에서도 상기 실리콘 옥사이드 폴리머들 사이에서 가교 반응이 발생될 수 있다. 이때, 상기 버퍼 마스크막(208)의 실리콘 산화막 상에는 상기 희생막들(220a)이 형성되지 않을 수 있다.
한편, 상기 가열 공정(20)의 시간과 온도를 조절하여 상기 희생막들(220a)은 상기 제1 마스크 패턴들(210)의 외벽을 따라 균일한 두께를 갖도록 형성된다. 상기 가열 공정(20)의 제어에 따라 상기 희생막들(220a)의 마주보는 측벽들 사이의 틈들은 일정한 폭을 가지며 형성될 수 있다. 이 경우에, 상기 희생막들(220a) 사이의 상기 틈들의 간격(W3)은 상기 제1 마스크 패턴들(210)의 폭(W4)과 실질적으로 동일한 폭을 갖도록 형성될 수 있다. 예를 들어, 상기 가열 공정(20)은 100℃ 내지 120℃의 온도로 60초 내지 90초 동안 진행될 수 있다.
도 2d를 참조하면, 상기 미반응막(220b)을 제거하여 상기 희생막들(220a)을 노출시킨다. 상기 미반응막(220b)의 제거는 TMAH(TetraMethyl Ammonium Hydroxide) 용액(22) 등을 사용하는 공정을 포함할 수 있다. 상기 반응막(220)에서 상기 미반 응막(220b)이 상기 TMAH 용액(22)에 선택적으로 용해된다. 이에 따라, 상기 희생막들(220a)의 사이의 상기 미반응막(220b)은 모두 제거되어 상기 희생막들(220a)은 균일한 간격으로 잔존될 수 있다.
도 2e를 참조하면, 상기 희생막들(220a)을 갖는 상기 기판(200) 상에 제2 마스크막(230)을 형성할 수 있다. 상기 제2 마스크막(230)은 상기 제1 마스크 패턴들(210)과 동일한 물질막으로 형성될 수 있다.
도 2f를 참조하면, 상기 제2 마스크막(230)을 상기 희생막들(220a) 사이의 틈들에 잔존하도록 상기 제2 마스크막(230)을 평탄화시킨다. 그 결과, 상기 틈들을 매립하는 제2 마스크 패턴들(230a)이 형성된다.
상기 평탄화하는 공정은 에치백(etchback) 기술 또는 화학기계적연마(chemical mechanical polishing) 기술을 이용하여 형성될 수 있다. 상기 에치백 기술을 이용하여 상기 제2 마스크 패턴들(230a)이 상기 제1 마스크 패턴들(210)의 상부면과 실질적으로 동일한 높이를 갖도록 형성될 수 있다. 본 실시예에서, 상기 제2 마스크 패턴들(230a)은 상기 틈들을 통하여 자기정렬될 수 있다.
도 2g를 참조하면, 상기 희생막들(220a), 상기 제1 및 제2 마스크 패턴들(210, 230a) 사이의 버퍼 마스크막(208)을 차례로 식각하여 제거함으로써 상기 제1 및 제2 마스크 패턴들(210, 230a)과 아울러서 상기 마스크 패턴들(210, 230a) 사이의 상기 기판(200)을 노출시킬 수 있다. 상기 희생막들(220a)은 실리콘 옥사이드로 구성되어 CF4 가스를 식각 가스로 채택하는 식각 공정을 사용하여 제거될 수 있다. 이때, 상기 제1 및 제2 마스크 패턴들(210, 230a)의 하부에는 상기 버퍼 마 스크 패턴들(208a)이 잔존할 수 있다.
상술한 본 실시예에 의하면, 제1 마스크 패턴들(210) 사이의 간격과 같은 큰 피치 사이즈를 갖는 노광 장비는 제1 및 제2 마스크 패턴들(210, 230a)을 동시에 형성할 수 있는 노광 장비에 비하여 상대적으로 큰 파장의 광원을 가짐에도 불구하고, 상술한 공정을 통해 더 작은 피치 사이즈를 갖는 마스크 패턴들(210, 230a)이 형성될 수 있다. 즉, 상기 포토리소그래피 공정의 한계해상도보다 더 작은 피치 사이즈를 갖도록 형성될 수 있다.
도 2h를 참조하면, 상기 제1 및 제2 마스크 패턴들(210, 230a)과 아울러서 상기 버퍼 마스크 패턴들(208a)을 식각 마스크로 사용하여 상기 제2 박막(206)을 식각하여 도전 패턴들(206a)을 형성할 수 있다. 상기 제2 박막(206)의 식각은 이방성식각 공정, 등방성식각 공정, 또는 이들의 조합을 이용하여 수행될 수 있다. 본 실시예에서, 상기 마스크 패턴들(210, 230a)이 폴리실리콘막으로 형성되는 경우에, 상기 제1 및 제2 마스크 패턴들(210, 230a)이 축소될 수 있다. 이 경우에, 상기 버퍼 마스크 패턴(208a)은 내식각성을 가져 상기 제2 박막(206)이 식각되는 동안 상기 버퍼 마스크 패턴(208a)이 식각 마스크의 역할을 지속할 수 있다.
한편, 다른 실시예에서, 상기 버퍼 마스크막(208)을 층간절연막으로 채택하는 경우에 상기 제1 및 제2 마스크 패턴들(210, 230a)은 상기 층간절연막의 소정 영역을 노출시키도록 형성될 수 있다. 상기 제1 및 제2 마스크 패턴들(210, 230a)은 상술한 실시예를 참조하여 설명된 방법으로 제조될 수 있다.
상술한 바와 같이 본 발명에 따르면, 제1 마스크 패턴들의 외벽을 따라 형성된 희생막들 사이에 제2 마스크 패턴들을 형성함으로써 상기 제1 및 제2 마스크 패턴들은 포토리소그래피 공정의 한계해상도보다 더 작은 피치 사이즈를 갖도록 형성될 수 있다. 아울러, 상기 제1 마스크 패턴들과 가교반응이 가능한 반응막이 상기 제1 마스크 패턴들에 주위에서 가교 반응을 일으키는 과정을 거쳐 상기 희생막들이 형성된다. 그 결과, 상기 제1 마스크 패턴들의 외벽을 따라 균일한 폭을 갖도록 제어될 수 있다. 따라서, 상기 제1 마스크 패턴들 사이에 균일한 틈들을 갖는 상기 희생막들을 형성할 수 있다.

Claims (21)

  1. 기판을 제공하고,
    상기 기판 상에 제1 마스크 패턴들을 형성하고,
    상기 제1 마스크 패턴들을 갖는 기판 상에 반응막을 형성하고,
    화학적 부착 공정(chemical attachment process)에 의해 상기 제1 마스크 패턴들에 인접한 상기 반응막을 반응시키어 상기 제1 마스크 패턴들의 외벽들을 따라 희생막들을 형성하고,
    미반응된 상기 반응막을 제거하여 상기 희생막들을 노출시키고,
    상기 제1 마스크 패턴들의 마주보는 측벽들과 인접한 상기 희생막들 사이에 제2 마스크 패턴들을 형성하고,
    상기 희생막들을 제거하여 상기 제1 및 제 2 마스크 패턴들을 노출시키고,
    상기 제1 및 제2 마스크 패턴들을 식각 마스크로 사용하여 상기 기판을 식각하는 것을 포함하는 미세 패턴 형성 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 화학적 부착 공정은 상기 반응막과 상기 제1 마스크 패턴들의 경계 영역에서 진행되는 가교 반응(crosslinking reaction)과 아울러서 상기 경계 영역에 인접한 상기 반응막에서 진행되는 가교 반응을 포함하는 미세 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 반응막은 상기 제1 및 제2 마스크 패턴들과 서로 다른 식각 선택비를 갖는 물질막으로 형성되는 미세 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 반응막은 아래의 화학식 1로 표시되는 실리콘 옥사이드 폴리머(silicon oxide polymer)를 함유하는 미세 패턴의 형성 방법.
    [화학식 1]
    Figure 112007041310314-pat00003
    [여기서, n은 1 내지 5000의 정수를 나타낸다.]
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 반응막을 형성하는 것은 스핀 코팅법(spin coating process)을 이용하여 상기 실리콘 옥사이드 폴리머를 상기 기판 상에 형성하는 것을 포함하는 미세 패턴 형성 방법.
  6. 제 4 항에 있어서,
    상기 실리콘 옥사이드 폴리머는 알콕시기(alkoxy group) 및 메톡시기(methoxy group)로 이루어진 일군에서 적어도 어느 하나를 더 함유하는 미세 패 턴 형성 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    미반응된 상기 반응막은 TMAH(TetraMethyl Ammonium Hydroxide) 용액을 사용하여 제거되는 미세 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 제1 및 제2 마스크 패턴들은 폴리실리콘막 또는 실리콘 질화막으로 형성되는 미세 패턴 형성 방법.
  9. 제 1 항에 있어서,
    상기 반응막은 가교제를 더 함유하는 미세 패턴 형성 방법.
  10. 제 9 항에 있어서,
    상기 가교제는 아래 화학식 2로 표시되는 물질을 함유하는 미세 패턴 형성 방법.
    [화학식 2]
    Figure 112007041310314-pat00004
    [여기서, 상기 R은 알킬기를 나타내고, n은 1 내지 5000의 정수를 나타낸다.]
  11. 제 1 항에 있어서,
    상기 반응막은 계면활성제를 더 함유하되, 상기 계면활성제는 비이온 계면활성제(nonionic surfactant)를 사용하는 미세 패턴 형성 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 희생막들을 형성하는 것은 상기 반응막을 갖는 상기 기판을 가열하되, 상기 가열은 상기 기판의 후면을 통해 제공되는 미세 패턴 형성 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 가열 공정은 100℃ 내지 120℃의 온도로 60초 내지 90초 동안 수행되는 미세 패턴 형성 방법.
  14. 제 1 항에 있어서,
    상기 반응막을 형성하기 전에, 상기 제1 마스크 패턴들을 갖는 상기 기판 상에 상기 제1 마스크 패턴들의 외벽들 및 상기 제1 마스크 패턴들 사이에 노출된 상기 기판을 따라 반응 촉진막을 형성하는 것을 더 포함하는 미세 패턴 형성 방법.
  15. 제 14 항에 있어서,
    상기 희생막들은 상기 제1 마스크 패턴들 사이의 상기 기판까지 연장되어 형성되는 미세 패턴 형성 방법.
  16. 제 14 항에 있어서,
    상기 반응 촉진막은 HMDS(HexaMethylDiSilazane)를 함유하는 물질막으로 형성되는 미세 패턴 형성 방법.
  17. 제 1 항에 있어서,
    상기 제1 마스크 패턴들을 형성하기 전에, 상기 기판 상에 버퍼 마스크막을 형성하는 것을 더 포함하는 미세 패턴 형성 방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 기판을 제공하는 것은
    반도체 기판을 준비하고,
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제2 마스크 패턴들을 형성하는 것은
    상기 희생막들을 갖는 상기 기판 상에 마스크막을 형성하고,
    상기 마스크막을 상기 희생막들 사이에 잔존하도록 상기 마스크막을 평탄화하는 것을 포함하는 미세 패턴 형성 방법.
  20. 제 1 항에 있어서,
    상기 제1 및 제2 마스크 패턴들은 동일한 높이의 상부면들을 갖도록 형성되는 미세 패턴 형성 방법.
  21. 제 1 항에 있어서,
    상기 희생막들의 마주보는 측벽들 사이의 간격은 상기 제1 마스크 패턴들의 폭과 동일하도록 형성되는 미세 패턴 형성 방법.
KR1020070055456A 2007-06-07 2007-06-07 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법 KR100886219B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070055456A KR100886219B1 (ko) 2007-06-07 2007-06-07 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
US12/132,548 US8071484B2 (en) 2007-06-07 2008-06-03 Method of forming fine pattern employing self-aligned double patterning
JP2008151118A JP5143635B2 (ja) 2007-06-07 2008-06-09 自己整列のダブルパターニングを採用する微細パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070055456A KR100886219B1 (ko) 2007-06-07 2007-06-07 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20080107557A KR20080107557A (ko) 2008-12-11
KR100886219B1 true KR100886219B1 (ko) 2009-02-27

Family

ID=40096275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070055456A KR100886219B1 (ko) 2007-06-07 2007-06-07 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법

Country Status (3)

Country Link
US (1) US8071484B2 (ko)
JP (1) JP5143635B2 (ko)
KR (1) KR100886219B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) * 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
KR101045371B1 (ko) * 2008-12-22 2011-06-30 주식회사 하이닉스반도체 이중 패터닝을 이용한 미세 패턴 형성 방법
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8450833B2 (en) * 2010-08-20 2013-05-28 Globalfoundries Inc. Spacer double patterning that prints multiple CD in front-end-of-line
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
WO2012080008A2 (en) 2010-12-17 2012-06-21 Carl Zeiss Sms Gmbh Method and apparatus for correcting errors on a wafer processed by a photolithographic mask
KR20120112930A (ko) * 2011-04-04 2012-10-12 삼성디스플레이 주식회사 미세 패턴 형성 방법, 표시 기판 및 미세 패턴 형성 방법을 이용한 이의 제조 방법
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP2013058688A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置の製造方法
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN103794475B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法
US8835328B2 (en) * 2013-02-08 2014-09-16 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved semiconductor fin structures
JP6026375B2 (ja) 2013-09-02 2016-11-16 株式会社東芝 半導体装置の製造方法
US9564361B2 (en) * 2013-09-13 2017-02-07 Qualcomm Incorporated Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device
CN103943468A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
US9691587B2 (en) * 2014-06-30 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dimension measurement apparatus calibration standard and method for forming the same
CN105336571B (zh) * 2014-07-28 2018-06-01 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法
US9991132B2 (en) * 2015-04-17 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lithographic technique incorporating varied pattern materials
KR102346515B1 (ko) 2015-05-19 2022-01-04 삼성전자주식회사 패턴 구조물의 형성 방법
US9455177B1 (en) * 2015-08-31 2016-09-27 Dow Global Technologies Llc Contact hole formation methods
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
KR102398664B1 (ko) * 2016-01-26 2022-05-16 삼성전자주식회사 반도체 소자의 제조 방법
JP6213610B2 (ja) * 2016-04-27 2017-10-18 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
US9685440B1 (en) * 2016-06-29 2017-06-20 International Business Machines Corporation Forming fins utilizing alternating pattern of spacers
US10115594B1 (en) * 2017-09-05 2018-10-30 Nanya Technology Corporation Method of forming fine island patterns of semiconductor devices
US10475648B1 (en) * 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
CN113013076B (zh) * 2021-02-25 2022-06-10 长鑫存储技术有限公司 套刻标记的形成方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073927A (ja) 1996-07-05 1998-03-17 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
KR100574999B1 (ko) 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
JP2006261307A (ja) 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法
KR100640640B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652084A (en) * 1994-12-22 1997-07-29 Cypress Semiconductor Corporation Method for reduced pitch lithography
JP3189773B2 (ja) * 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
KR100415091B1 (ko) * 2002-03-26 2004-01-13 주식회사 하이닉스반도체 미세패턴 형성 방법
JP3707780B2 (ja) * 2002-06-24 2005-10-19 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
US7060637B2 (en) * 2003-05-12 2006-06-13 Micron Technology, Inc. Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials
KR100639680B1 (ko) * 2005-01-17 2006-10-31 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100674970B1 (ko) 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
KR20060134234A (ko) 2005-06-22 2006-12-28 삼성전자주식회사 미세 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073927A (ja) 1996-07-05 1998-03-17 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
KR100574999B1 (ko) 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
JP2006261307A (ja) 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法
KR100640640B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법

Also Published As

Publication number Publication date
KR20080107557A (ko) 2008-12-11
JP5143635B2 (ja) 2013-02-13
JP2008304923A (ja) 2008-12-18
US20080305636A1 (en) 2008-12-11
US8071484B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
KR100886219B1 (ko) 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
US7354847B2 (en) Method of trimming technology
JP4890524B2 (ja) リソグラフィパターンの形成方法
US6514849B1 (en) Method of forming smaller contact size using a spacer hard mask
TWI360160B (en) Method of forming micro pattern of semiconductor d
US20050145890A1 (en) Polymer sacrificial light absorbing structure and method
KR100675282B1 (ko) 미세 패턴 형성 방법, 및 이를 이용한 트렌치 소자분리막형성 방법
US7754622B2 (en) Patterning method utilizing SiBN and photolithography
KR100866723B1 (ko) 반도체 소자 및 그의 미세 패턴 형성 방법
US20160307769A1 (en) Lithographic Technique Incorporating Varied Pattern Materials
US20140295650A1 (en) Method for fabricating patterned structure of semiconductor device
JP5306228B2 (ja) 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用のトレンチ構造体及び方法
CN101676799B (zh) 基材的蚀刻方法
JPWO2009054413A1 (ja) 半導体装置の作製方法
US6133128A (en) Method for patterning polysilicon gate layer based on a photodefinable hard mask process
US20080122019A1 (en) Semiconductor Device and Method of Manufacturing the Same
US20080020569A1 (en) Method for Manufacturing Semiconductor Device
US6664180B1 (en) Method of forming smaller trench line width using a spacer hard mask
US20080305637A1 (en) Method for forming fine pattern of semiconductor device
JP2002231693A (ja) フォトリソグラフィ及びエッチング方法
KR100939168B1 (ko) 반도체 소자의 패턴 형성 방법
KR0161467B1 (ko) 반도체장치의 평탄화 방법
JP2009218379A (ja) 半導体装置の製造方法
CN103681252A (zh) 半导体集成电路制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee