JP5306228B2 - 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用のトレンチ構造体及び方法 - Google Patents

光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用のトレンチ構造体及び方法 Download PDF

Info

Publication number
JP5306228B2
JP5306228B2 JP2009544176A JP2009544176A JP5306228B2 JP 5306228 B2 JP5306228 B2 JP 5306228B2 JP 2009544176 A JP2009544176 A JP 2009544176A JP 2009544176 A JP2009544176 A JP 2009544176A JP 5306228 B2 JP5306228 B2 JP 5306228B2
Authority
JP
Japan
Prior art keywords
layer
substrate
electron beam
alignment target
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009544176A
Other languages
English (en)
Other versions
JP2010515265A (ja
Inventor
フリード、デービッド、マイケル
ヘルゲンレーター、ジョン、マイケル
マクナブ、シェリー、ジェーン
ルークス、マイケル、ジェイ
トポル、アンナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010515265A publication Critical patent/JP2010515265A/ja
Application granted granted Critical
Publication of JP5306228B2 publication Critical patent/JP5306228B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Element Separation (AREA)
  • Electron Beam Exposure (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、半導体加工の分野に関し、より具体的には、光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用の位置合わせターゲット及び方法に関する。
集積回路を製造するためには、種々のリソグラフィ画定製造レベルを、互いに位置合わせする必要がある。光リソグラフィにおいては、基板上のフォトレジスト層が、基板上の位置合わせターゲットに位置合わせしたパターン付きフォトマスクを通して、化学線に露光される。以前のリソグラフィ製造ステップで製造された構造体が、フォトマスク上の位置合わせマークに対する位置合わせターゲットとして機能する。これとは対照的に、電子ビーム・リソグラフィは直接書き込みプロセスであり、フォトマスクは使わず、電子ビームが電子ビーム・レジスト層全域にわたって走査される。各々の製造レベルに対して、電子ビームを基準構造体に見当合わせする必要がある。一般に、光リソグラフィは、高速であるが非常に小さなピッチで画像を印刷することはできない。電子ビーム・リソグラフィは、非常に小さなピッチで画像を印刷することができるが、速度が遅い。これら２つの技術の融合から導き得る利益は、電子ビーム・リソグラフィ・システムが現行の光位置合わせ構造体に見当合わせすることができないという事実によって妨げられる。
従って、光及び電子ビーム・リソグラフィ製造レベルの共通位置合わせのための位置合わせターゲット及び方法の必要性がある。
本発明の第１の態様は、基板内に設けた第１のトレンチにより電子ビーム位置合わせターゲットを形成するステップと、電子ビーム位置合わせターゲットを形成した後に、基板内の電子ビーム位置合わせターゲットの位置に対する基板内の所定の位置に設けた第２のトレンチにより光位置合わせターゲットを形成するステップと、レジスト層を基板上に形成するステップと、集積回路の製造レベルの構造部の第１の組を表す透明及び不透明領域の第１のパターンを有するフォトマスクを、光位置合わせターゲット又は電子ビーム位置合わせターゲットのいずれかに位置合わせするステップと、レジスト層をフォトマスクを通して化学線に露光してレジスト層内に光露光領域を形成するステップであって、その際不透明領域は化学線を実質的に遮断し、透明領域は化学線を実質的に透過させる、ステップと、電子ビーム位置合わせターゲットの位置に対して電子ビームのホームポジションを定めるステップと、集積回路の製造レベルの構造部の第２の組を表す第２のパターンで、レジストを電子ビームに露光して、レジスト層内に電子ビーム露光領域を形成するステップと、レジスト層を現像して第１のパターン及び第２のパターンをレジスト層内のレジスト・パターンに転写するステップとを含み、第１のトレンチの周長及び基板の上面からの深さのそれぞれが、第２のトレンチの周長及び基板の上面からの深さのそれぞれに比べ大きい、方法である。
本発明の第２の態様は、光位置合わせターゲットが構造部の第１の組の中の一構造部である第１の態様である。
本発明の第３の態様は、レジスト・パターンを基板又は基板上に形成された層の内部に転写するステップをさらに含む第１の態様である。
本発明の第４の態様は、フォトマスクを光位置合わせターゲット又は電子ビーム位置合わせターゲットのいずれかに位置合わせするステップが、フォトマスク上の位置合わせマークを、それぞれ光位置合わせターゲット又は電子ビーム位置合わせターゲットのいずれかに対して位置決めするステップを含む第１の態様である。
本発明の第５の態様は、（ｉ）レジスト層を化学線に露光するステップがレジスト層を電子ビームに露光する前に実行される、又は（ｉｉ）レジスト層を電子ビームに露光するステップがレジスト層を化学線に露光する前に実行される、第１の態様である。
本発明の第６の態様は、基板の表面を仮想電子ビーム露光フィールドに分割するステップと、構造部の第２の組の要素であり、仮想電子ビーム露光フィールド内の位置に対応する基板上の位置を有する構造部を含む基板の各領域内にのみ、付加的な電子ビーム位置合わせターゲットを形成するステップとをさらに含む第１の態様である。
本発明の第７の態様は、電子ビーム位置合わせターゲットが占める基板の上面に沿って測定された面積が、光位置合わせターゲットが占める基板の上面に沿って測定された面積の２５倍乃至１００倍である、第１の態様である。
本発明の特徴は、添付の特許請求の範囲において説明する。しかしながら、本発明自体は、例証的な実施形態についての以下の詳細な説明を添付の図面と併せて読みながら参照することによって最もよく理解されるであろう。
本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタの製造を示す断面図である。 本発明の実施形態による電子ビーム位置合わせターゲットが取ることのできる種々の幾何学的形状を示す。 本発明の実施形態による、光及び電子ビームの露光フィールドと、光及び電子ビーム位置合わせターゲットとの間の空間的関係を示す、例示的な集積回路チップの上面図である。 本発明の実施形態による、光リソグラフィ及び電子ビーム・リソグラフィの両方を用いる集積回路製造のフローチャートである。
リソグラフィの位置合わせは、集積回路の種々異なる構造体を、互いに対して、及び集積回路が形成される基板に対して、水平方向（例えば、ｘ−ｙ位置）において位置決めするプロセスとして定義される。水平方向は、基板の上面に対して平行な任意の方向として定義される。集積回路の製造レベルは、基板内又は基板上に同時に形成される集積回路の、一群の関連するパターン化された構造体の像を形成するレベルと定義される。製造レベルは、２つ又はそれ以上のリソグラフィ・ステップを含むことができる。
光リソグラフィ（以下、フォトリソグラフィ）は、レジスト層内にレジストの構造部及び空間のパターンを、透明及び不透明な（化学線に対して）領域の対応するパターンを有するフォトマスクを通してレジスト層を化学線（例えば、紫外光）に露光することによって、形成する。フォトリソグラフィの位置合わせは、フォトマスク（及びマスク上のパターン）を基板（及び基板上の構造体）に位置合わせするために、フォトマスク上の位置合わせマークの像を基板上の位置合わせターゲットの像に位置決めすること、及び、基板に対してフォトマスクを、又はフォトマスクに対して基板を移動させることに基づく。光位置合わせターゲットは、小さな水平方向寸法（例えば、約１０ｎｍ乃至約１００ｎｍの程度の）を有し、有限の深さ（例えば、約３０ｎｍ乃至約１００ｎｍの深さ）を有し、低原子量材料（例えば、シリコン）で製造された構造体である。
電子ビーム・リソグラフィは、直接書き込みプロセスにおいて、電子ビームをレジスト層全域にわたって走査させながら電子ビームをオフ及びオンに切り替えることによって、基板上のレジスト層内に像を形成する（電子ビーム放射により）。電子ビーム・リソグラフィの位置合わせは、走査電子顕微鏡法（ＳＥＭ）により後方散乱電子を結像することによって、基板上の位置を電子ビーム露光ツール内の電子ビームのホームポジションに対して定めることに基づく。従って、いつでも、電子ビームの経路内で直接に基板上のｘ−ｙ位置を定めることができる。本発明の実施形態による電子ビーム位置合わせターゲットは、周囲の基板領域に対する大きな構造的コントラスト（大きくて深い）を呈し、電子ビームの見当合わせに用いるＳＥＭ像を生成するのに用いられる後方散乱電子の数を増加させる。
フォトレジストは、化学線の紫外線放射に曝されたときに、現像液への溶解度を変化させる化学反応を起こすポリマー組成物として定められる。電子ビーム・レジストは、電子ビームに曝されたときに、現像液への溶解度を変化させる化学反応を起こすポリマー組成物として定められる。レジストは、化学線の紫外線放射又は電子ビームに曝されたときに、現像液への溶解度を変化させる化学反応を起こすポリマー組成物として定められる。以下でフォトレジスト又は電子ビーム・レジストが指定されるときはいつでも、レジストで置き換えることができる。
本発明の実施形態は、シリコン・オン・インシュレータ（ＳＯＩ）基板を用いて説明されるが、本発明の実施形態は、バルク・シリコン基板にも等しく適用することができる。バルク・シリコン基板は、埋め込み酸化物（ＢＯＸ）層を含まない。当業界においては、半導体基板、バルク・シリコン又はＳＯＩの一般名称は「ウェハ」であり、基板及びウェハの２つの用語は、当業界においては同じ意味で用いられる。集積回路及び集積回路チップという用語は、同じ意味で用いることができる。
図１乃至図１１は、本発明の実施形態による、同じ基板上の電子ビーム位置合わせターゲット、光位置合わせターゲット及び例示的な電界効果トランジスタ（ＦＥＴ）の製造を示す断面図である。図１において、ＳＯＩ基板（又はウェハ）１００は、本体（又はハンドル）１０５、本体の上のＢＯＸ層１１０、及びＢＯＸ層の上のシリコン層１１５を含む。ＢＯＸ層１１０は二酸化シリコンを含む。一実施例において、本体１０５は単結晶シリコンである。一実施例において、シリコン層１１５は単結晶シリコンである。１つの方法において、ＳＯＩウェハは、単結晶シリコン・ウェハ内への酸素のイオン注入及びアニーリングにより埋め込み二酸化シリコン層を形成することによって形成される。別の方法においては、ＳＯＩウェハは、２つのシリコン・ウェハの上面を酸化させ、酸化された表面を接触させ、アニールしてウェハを互いに結合し、次いで、例えば化学機械研磨（ＣＭＰ）によって、１つのウェハの底部からシリコンを除去することによって形成される。
シリコン層１１５の上面に第１のパッド層１２０が形成される。第１のパッド層１２０の上面に第２のパッド層１２５が形成される。第２のパッド層１２５の上面にハードマスク層１３０が形成される。一実施例において、第１のパッド層１２０は二酸化シリコンである。一実施例において、第２のパッド層１２５は窒化シリコンである。一実施例において、ハードマスク層１３０は二酸化シリコンである。一実施例において、ＢＯＸ層１１０は、約５０ｎｍ乃至約３００ｎｍの厚さを有する。一実施例において、シリコン層１１５は、約３０ｎｍ乃至約２００ｎｍの厚さを有する。一実施例において、第１のパッド層１２０は約２ｎｍ乃至約２０ｎｍの厚さを有する。一実施例において、第２のパッド層１２５は、約５ｎｍ乃至約１５０ｎｍの厚さを有する。一実施例において、ハードマスク層１３０は、約５０ｎｍ乃至約１４５ｎｍの厚さを有する。
図２において、パターン形成されたフォトレジスト層１３５がハードマスク層１３０の上面に形成され、開口部１４０がフォトレジスト層内にフォトリソグラフィによって形成されて開口部底面のハードマスク層の領域を露出させる。このフォトリソグラフィ・ステップは、その後に形成される電子ビーム位置合わせターゲットの位置及び水平方向形状を定める。
図３において、パターン形成されたフォトレジスト層１３５（図２を参照）を用いてハードマスク層１３０をエッチングして、ハードマスク層内に開口部１４５を形成し、フォトレジスト層を除去する。代替的に、ハードマスク層１３０をエッチングした後に残存するいずれかのフォトレジスト層１３５をその場にそのまま残して、図４に関して後述する作業によって完全に消費するか、又は、いずれかの残存フォトレジスト層をそれらの作業後に除去するようにすることができる。第２のパッド層１２５の領域は、開口部１４５の底面に露出する。
図４において、トレンチ１５０が、第２のパッド層１２５、第１のパッド層１２０、シリコン層１１５、ＢＯＸ層１１０を貫通して本体１０５内に至るまでエッチングすることによって形成される。第１のパッド層１２０及びＢＯＸ層１１０が二酸化シリコンであり、第２のパッド層１２５が窒化シリコンである実施例において、トレンチ１５０をエッチングする２つの例示的な方法が提供される。第１の方法においては、反応ガスとしてＣＦ４を使用する反応性イオン・エッチング（ＲＩＥ）により、１つのステップでトレンチ１５０をエッチングする。第２の方法においては、４つのステップが用いられる。第１のステップでは、反応ガスとしてＣＨＦ３を使用するＲＩＥにより、第２のパッド層１２５及び第１のパッド層１２０を貫通エッチングする。第２のステップでは、反応ガスとしてＨＢｒを使用するＲＩＥにより、シリコン層１１５を貫通エッチングする。第３のステップでは、反応ガスとしてＣＨＦ３を使用するＲＩＥにより、ＢＯＸ層１１０を貫通エッチングする。第４のステップでは、反応ガスとしてＨＢｒを使用するＲＩＥにより、本体１０５内に至るまでエッチングする。図４に示すように、トレンチ１５０のエッチング中に、ハードマスク層１３０（図３を参照）の全部が除去され、第２のパッド層１２５の大部分が除去される。しかしながら、１つの極端な実施例においては、ハードマスク層１３０の１つの層と、第１及び第２のパッド層１２０及び１２５の全ての層とを、トレンチ１５５のエッチング後に残すことができ、反対の極端な実施例においては、トレンチ１５０のエッチング中に、第１のパッド層１２０の少なくとも１つの層を残してシリコン層１１５の上面を浸食から保護する必要がある。上述のように、あらゆる残存フォトレジスト層１３５（図３を参照）がこの時点で除去される。
図５において、あらゆる残存ハードマスク層（図３を参照）並びに第１及び第２のパッド層１２０及び１２５（図４を参照）が除去され（例えば、湿式エッチング、又は湿式エッチングとＲＩＥとの組合せによって）て、電子ビーム位置合わせターゲット１５５が形成される。電子ビーム位置合わせターゲットは本体１０５内でＢＯＸ層１１０の十分下の深さまで延びる。電子ビーム位置合わせターゲット１５５は、シリコン層１１５の上面１６０から深さＤ１まで延び、少なくとも１つの水平方向においてＷ１の最小幅を有する水平方向形状を有する。一実施例において、Ｗ１は、約０．５ミクロン乃至約１００ミクロンであり、Ｄ１は、約１ミクロン又はそれ以上である。従って、電子ビーム位置合わせターゲット１５５は、ＢＯＸ層１１０の下、本体１０５内に至るまで延びる比較的幅広で深い（後述の光位置合わせターゲット及び半導体デバイスと比較して）トレンチ構造体を含む。
電子ビーム位置合わせターゲット１５５は、位置合わせターゲットを形成するトレンチの側壁縁に沿って、位置合わせターゲットを形成するトレンチの底面からよりも、多くの電子を後方散乱する。電子ビーム位置合わせターゲット１５５は、その大きな周長及び大きなトレンチ深さのために、ＳＥＭモードにおいて基板１００の隣接領域に対して大きな構造的コントラストを呈する。
図６において、新規の第１のパッド層１６５が、シリコン層１１５の全露出表面上及び電子ビーム位置合わせターゲット１５５の全露出表面上に形成される。次に新規の第２のパッド層１７０が、第１のパッド層１６５の全露出表面上に形成される。一実施例において、第１のパッド層１６５は二酸化シリコンである。一実施例において、第２のパッド層１７０は窒化シリコンである。一実施例において、第１のパッド層１６５は約２ｎｍ乃至約２０ｎｍの厚さを有する。一実施例において、第２のパッド層１７０は約５ｎｍ乃至約１５０ｎｍの厚さを有する。
光位置合わせターゲットは、図７に示すようにこの時点で形成することができ、又は、第１の光学的画定製造レベルと同時に形成することができる。一実施例において、第１の光学的画定製造レベルは、図８に示すように誘電体充填トレンチ分離のレベルである。
図７において、光位置合わせターゲット１７５が、シリコン層１１５内にフォトリソグラフィ・プロセスによって形成されるが、そのプロセスには、フォトレジスト層を塗布するステップと、フォトレジスト層を、電子ビーム位置合わせターゲット１５５に位置合わせされたフォトマスクを通して露光するステップと、露光されたフォトレジスト層を現像してフォトレジストをパターン化するステップと、次に、第１及び第２のパッド層１６５及び１７０を貫通してシリコン層１１５内に至るまでエッチングするステップと、次いでフォトレジスト層を除去するステップが含まれる。一実施例において、第２のパッド層１７０が窒化シリコンであるとき、反応ガスとしてＣＨＦ３を使用するＲＩＥを用いて、第２のパッド層をエッチングすることができる。一実施例において、第１のパッド層１６５が二酸化シリコンであるとき、反応ガスとしてＣＨＦ３を使用するＲＩＥを用いて、第１のパッド層をエッチングすることができる。一実施例において、反応ガスとしてＨＢｒを使用するＲＩＥを用いて、シリコン層１１５内に至るまでエッチングすることができる。第１及び第２のパッド層１６５及び１７０は、電子ビーム位置合わせターゲット１５５を後の処理ステップから保護する。
光位置合わせターゲット１７５は、シリコン層１１５の上面１６０から深さＤ２に至るまで延び、少なくとも１つの水平方向においてＷ２の最大幅を有する水平方向形状を有する。一実施例において、Ｗ２は約１００ｎｍ乃至約５０００ｎｍであり、Ｄ２は約１０ｎｍ乃至約５００ｎｍである。図７に示した実施例においては、Ｄ２は、シリコン層１１５の厚さに等しくすることができるが、それよりも大きくすることはできない。第１の実施例において、光位置合わせターゲット１７５は、シリコン層１１５内に至るまで延びるがＢＯＸ層１１０には接触しない、比較的狭く浅い（電子ビーム位置合わせターゲット１５５と比較して）トレンチを含む。第２の実施例においては、光位置合わせターゲット１７５は、シリコン層１１５内に至るまで延びてＢＯＸ層１１０に接触する、比較的狭く浅い（電子ビーム位置合わせターゲット１５５と比較して）トレンチを含む。一実施例において、Ｗ１（図５を参照）の値はＷ２の値の５乃至１０倍であり、電子ビーム位置合わせターゲット１５５が占める表面積は、光位置合わせターゲット１７５が占める表面積の２５乃至１００倍である。
図８において、浅いトレンチ分離（ＳＴＩ）１８０が、第１及び第２のパッド層１６５及び１７０並びにシリコン層１１５を貫通してＢＯＸ層１１０に至るように形成される。一実施例において、ＳＴＩ構造体の第１の領域は、電子ビーム位置合わせターゲット１５５に位置合わせされたフォトリソグラフィ・プロセスによって形成することができ、ＳＴＩの第２の領域は、電子ビーム位置合わせターゲット１５５に位置合わせされた電子ビーム・リソグラフィ・プロセスによって形成することができる。両方のリソグラフィ・プロセスは、ＳＴＩパターンをレジスト内にリソグラフィによって画定するステップと、第１及び第２のパッド層１６５及び１７０並びにシリコン層１１５を貫通してトレンチをエッチングするステップと、レジスト層を除去するステップと、絶縁体１８５を堆積させてトレンチを過充填するステップと、次いでＣＭＰを実行するステップとを含む。絶縁体１８５はまた、電子ビーム位置合わせターゲット１５５及び光位置合わせターゲット１７５の内部に堆積させる。一実施例において、絶縁体１８５はＣＶＤ酸化物である。一実施例において、絶縁体１８５はテトラエトキシシラン（ＴＥＯＳ）酸化物である。ＳＯＩ基板を用いる場合、ＳＴＩは、ＢＯＸ層１１０に物理的に接触するまで下方に延びる。バルク・シリコン基板の場合には、ＳＴＩ１８０は、設計距離だけバルク・シリコン基板内に延びる。
前述のように、光位置あわせターゲットは、電子ビーム・リソグラフィ・プロセス、又はＳＴＩ１８０の形成と同時に光リソグラフィ・プロセスによって画定することができる。後者の場合、光位置あわせターゲット１７５の深さＤ２（図７参照）はＳＴＩ１８０の深さと等しくなる。
図９において、随意的なフォトリソグラフィ・ステップ、次いでエッチングを実行して、ＳＴＩ１８０をエッチングせずに電子ビーム位置あわせターゲット１５５から絶縁体１８５（図８参照）を除去する。
図８に示すように、絶縁体１８５は光位置あわせターゲット１７５を充填したまま残るが、代替的に絶縁体はまた、電子ビーム位置あわせターゲット１５５から絶縁体を除去するのに用いた同じステップにより、光位置あわせターゲット１７５から除去することができる。
図１０において、ＦＥＴのゲート・スタックを形成する準備として、ＣＭＰ及び湿式エッチング／洗浄を実施して第１及び第２のパッド層をシリコン層１１５の上から除去する。図１１において、チャネル領域２００の両側のソース／ドレイン１９５、ゲート誘電体２０５によってチャネル領域から分離されたゲート電極２１０、及び随意的なスペーサ２１５を含むＦＥＴ１９０が形成される。次に、レベル間誘電体層２２０が形成され、導電性のソース／ドレイン・コンタクト２２５及び導電性のゲート電極コンタクト２３０が、レベル間誘電体層内に形成される。一実施例において、コンタクト２２５及び２３０はダマシン・プロセスによって形成される。
ダマシン・プロセスは、配線トレンチ、ビア又はコンタクト開口部を誘電体層内に形成し、トレンチを充填するのに十分な厚さの導電体を誘電体の上面に堆積させ、ＣＭＰプロセスを実行して余分な導電体を除去し、導電体の上面を誘電体層の表面と同一平面にして、ダマシン配線、ビア又はコンタクトを形成するプロセスである。
一般に、導電性配線及びビアを含む付加的な誘電体層を誘電体層２２０の上に形成して個々の半導体デバイスを配線して集積回路にする。
ＦＥＴ１９０の製造において、ＦＥＴ及びコンタクトの特定の構造部は、電子ビーム・リソグラフィ・ステップで電子ビーム位置合わせターゲット１５５を用いて形成することができ、ＦＥＴ及びコンタクトの別の特定の構造部は、フォトリソグラフィ・ステップで光位置合わせターゲット１７５を用いて形成することができる。全ての電子ビーム・リソグラフィ・ステップは、電子ビーム位置合わせターゲット１５５を用いる。通常、フォトリソグラフィ・ステップは、光位置合わせターゲット１７５、又は、光位置合わせターゲット１７５が形成された後に形成された他の光位置合わせターゲットを用いる。これらの後で形成された光位置合わせターゲットは、電子ビーム位置合わせターゲット１５５、光位置合わせターゲット１７５、又は、光位置合わせターゲット１７５に位置合わせされた他の光位置合わせターゲットのいずれかに位置合わせすることができる。ＦＥＴ１９０は、電子ビーム位置合わせターゲット１５５又は光位置合わせターゲット１７５に対して同じスケールで描かれてはいない。一実施例において、ＦＥＴ１９０は約３６０００（例えば６０×６００）ｎｍ２の水平方向面積を有するが、これは電子ビーム位置合わせターゲット１５５の水平方向面積の約３乃至約３００分の１にすぎない。
ＦＥＴ１９０は、基板１００内／上に形成することができる、ダイオード、バイポーラ・トランジスタ、ＳｉＧｅトランジスタ、他のヘテロ接合トランジスタ、抵抗器、キャパシタ及びインダクタを含むがこれらに限定されないデバイスの例示的なものと考えられたい。また、半導体デバイスを製作するためには多くのリソグラフィ製造ステップが必要であること、及び、これらのデバイスを相互接続して集積回路にするために多くのリソグラフィ製造ステップが必要であること、並びに、これら全てのリソグラフィ・ステップは、図１３を参照して後述するように、電子ビーム位置合わせターゲット１５５、又は光位置合わせターゲット１７５のいずれか、或いは両方に対して位置合わせされることを理解されたい。
図１２は、本発明の実施形態による電子ビーム位置合わせターゲットが取ることのできる種々の幾何学的形状を示す。図１２には、例示的な水平方向形状（即ち、上面図、平面図）の電子ビーム位置合わせターゲットを示す。電子ビーム位置合わせターゲット１５５Ａは、各辺が長さＷ１を有する正方形である。電子ビーム位置合わせターゲット１５５Ｂは、短辺が長さＷ１を有する矩形である。電子ビーム位置合わせターゲット１５５Ｃは、「Ｌ」の「足部」が長さＷ１を有する「Ｌ」形である。電子ビーム位置合わせターゲット１５５Ｄは、十字の各アームが幅Ｗ１を有する十字形である。電子ビーム位置合わせターゲット１５５Ｅは、外側の各辺が長さＷ１を有する正方形リングである。
現在、最大の光フィールドのサイズは、約２０ｍｍ×約２０ｍｍであり、印刷できる最大の電子ビーム・フィールドのサイズは、約０．３ｍｍ×約０．３ｍｍである。約１０ｍｍ×約１０ｍｍの単一の集積回路チップの実施例においては、１つの光露光フィールドだけが必要であり、約１２００の対応する電子ビーム露光フィールドが必要である。多くの場合、光露光フィールドがチップ・サイズよりも十分に大きいときは、多数のチップが、同じ光露光フィールド内で同時に印刷される。
現在、フォトリソグラフィによって印刷可能なパターンの最小ピッチは約２００ｎｍであり、電子ビーム・リソグラフィによって印刷可能なパターンの最小ピッチは約７０ｎｍである。従って、２００ｎｍよりも小さなピッチを有する構造部を少数でも含むレベルに対しては、電子ビーム・リソグラフィを用いる必要がある。フォトリソグラフィで印刷可能なパターン・ピッチ、並びに、フォトリソグラフィでは印刷できないが電子ビーム・リソグラフィで印刷可能なパターンを含む製造レベルに対しては、製造レベル全体を電子ビーム・リソグラフィで印刷するよりも、フォトリソグラフィで印刷可能な領域をフォトリソグラフィ・プロセスで印刷し、フォトリソグラフィで印刷できない領域を電子ビーム・リソグラフィ・プロセスで印刷する方が有利である。
図１３は、本発明の実施形態による、光及び電子ビームの露光フィールドと、光及び電子ビーム位置合わせターゲットとの間の水平方向の空間的関係を示す、例示的な集積回路チップの上面図である。図１３において、露光フィールド３００は、それぞれが光位置合わせターゲット１７５を含む複数の（例えば、図１３では４つ）集積回路チップに分割される。各集積回路チップ３０５は、仮想的に複数の（例えば、図１３では４つ）電子ビーム露光フィールド３１０に分割される。しかしながら、それぞれの電子ビーム露光フィールドが電子ビーム位置合わせターゲット１５５を含むのではなく、選択された電子ビーム露光フィールドのみがそれを含む。
電子ビーム・リソグラフィ・プロセスが実行されることになる電子ビーム露光フィールドのみが、電子ビーム位置合わせターゲット１５５を含む。電子ビーム位置合わせターゲット１５５を含まない領域においては、フォトリソグラフィ・プロセスのみが実行されることになる。しかしながら、フォトリソグラフィ・プロセスは、電子ビーム位置合わせターゲット１５５を含む電子ビーム露光フィールド内で実行できることを理解されたい。
図１３の集積回路３０５の上面図はまた、集積回路３０５の平面図、平面設計又は平面レイアウトとして理解され、電子ビーム位置合わせターゲット１５５、光位置合わせターゲット１７５、並びに集積回路３０５の全製造レベルの全ての集積回路構造体及び構造部（図１３には図示せず）が、電子ビーム位置合わせターゲット１５５の位置に対する（従って光位置合わせターゲット１７５に対する、及び互いに対する）相対的な位置に配置され、平面図上にマッピングされた一組のＸ−Ｙ座標上の座標を有する。
電子ビーム位置合わせターゲット１５５を含む全ての電子ビーム露光フィールド３１０を、電子ビーム・リソグラフィで印刷する必要はなく、フォトリソグラフィで印刷できないパターン・ピッチを有するフィールドのみを印刷する必要があることに留意されたい。しかしながら、種々異なる製造レベルで用いられることになる全ての電子ビーム位置合わせターゲット１５５は、上述のように、全て一緒に製造プロセスの最初に製造される。電子ビーム・リソグラフィが用いられる領域を含む可能性がある集積回路上の製造レベルの実施例には、それらに限定されないが、ＳＴＩレベル（シリコン領域はＳＴＩ領域と同様に画定されるので）、ＦＥＴのゲート電極レベル、バイポーラ・トランジスタのエミッタ・レベル、コンタクト・レベル（デバイスと第１の実際の配線レベルとの間の相互接続レベル）及び第１の配線レベルが含まれる。
図１４は、本発明の実施形態による、光リソグラフィ及び電子ビーム・リソグラフィの両方を用いる、集積回路製造のためのフローチャートである。ステップ３２０において、電子ビーム位置合わせターゲットが、あらゆるリソグラフィ画定製造レベルにおいて、半導体基板内の電子ビーム・リソグラフィにより加工される集積回路チップの全領域内に形成される。
ステップ３２５において、電子ビーム位置合わせターゲットに位置合わせされた基板内に第１の光位置合わせターゲットが随意的に形成される。ステップ３２５において光位置合わせターゲットが形成されない場合は、ステップ３３５Ａ、３３５Ｂ又は３３５Ｃの何れかによって初めて光位置合わせターゲットが、第１のリソグラフィ・レベルの集積回路像と共に、電子ビーム位置合わせターゲットに位置合わせされて形成される。
次にステップ３３０において、レジスト層が基板に塗布される。この方法は、次に、ステップ３３５Ａ、３３５Ｂ又は３３５Ｃのいずれかに進む。方法がステップ３３５Ａ又は３３５Ｂに進む場合は、二重露光レジスト（即ち、電子ビーム又は光によって露光可能なレジスト）が用いられる。方法がステップ３３５Ｃに進む場合は、二重露光レジスト又はフォトレジスト（即ち、光露光可能なレジスト）が用いられる。
ステップ３３５Ａにおいて、電子ビーム・リソグラフィ露光が電子ビーム位置合わせターゲットを用いて実行され、次いで、予め形成された光位置合わせターゲットを用いるか又は電子ビーム位置合わせターゲットを用いてフォトリソグラフィ露光が実行される。方法は、次に、ステップ３４０に進む。
ステップ３３５Ｂにおいては、予め形成された光位置合わせターゲットを用いるか又は電子ビーム位置合わせターゲットを用いてフォトリソグラフィ露光が実行され、次いで、電子ビーム位置合わせターゲットを用いて電子ビーム・リソグラフィ露光が実行される。方法は、次に、ステップ３４０に進む。
ステップ３３５Ｃにおいては、フォトリソグラフィ露光が、予め形成された光位置合わせターゲットを用いるか又は電子ビーム位置合わせターゲットを用いて実行される。方法は、次に、ステップ３４０に進む。
ステップ３４０において、レジストが露光されて現像され、エッチング、イオン注入又は他の処理を実行して、レジストが除去される。これが、集積回路チップの第１のリソグラフィ画定製造レベルである（例えば、レベルＳＴＩが画定される）場合、且つ、第１の光位置合わせターゲットがまだ形成されていない場合には、ステップ３４０で、第１の光位置合わせターゲットが基板内に画定される。第１の光位置合わせターゲットがステップ３４０で製造される場合は、それは、電子ビーム・リソグラフィ又はフォトリソグラフィによって画定することができる。
ステップ３４５において、別のリソグラフィ画定製造レベルが必要であるかどうかが判断される。別の製造レベルが必要な場合、方法は、ステップ３３０に戻り、他の場合には、集積回路チップのリソグラフィ画定製造レベルに対する本方法は終了する。
その代わりに、レジストの単一層を、光で及び電子ビームで露光する場合は、同じ製造レベル上で２つの「レジスト」プロセスを実行することができる。第１の実施例において、電子ビーム・リソグラフィ・プロセスが、電子ビーム・レジスト及び電子ビーム位置合わせターゲットを用いて実行され、電子ビーム・レジストが現像され、電子ビーム・レジスト内のパターンが基板又は基板上の層の内部に転写される。次に、フォトリソグラフィ・プロセスが、フォトレジスト並びに電子ビーム位置合わせターゲット又は光位置合わせターゲットを用いて実行され、フォトレジストが現像され、フォトレジスト内のパターンが同じ基板又は基板上の層の内部に転写される。第２の実施例においては、フォトリソグラフィ・プロセスが、フォトレジスト並びに電子ビーム位置合わせターゲット又は光位置合わせターゲットを用いて実行され、フォトレジストが現像され、フォトレジスト内のパターンが基板又は基板上の層の内部に転写される。次に、電子ビーム・リソグラフィ・プロセスが、電子ビーム・レジスト及び電子ビーム位置合わせターゲットを用いて実行され、電子ビーム・レジストが現像され、電子ビーム・レジスト内のパターンが同じ基板又は基板上の層の内部に転写される。
このように、本発明の実施形態は、光リソグラフィ及び電子ビーム・リソグラフィ製造レベルの共通位置合わせ用の位置合わせターゲット及び方法を提供する。
本発明の実施形態についての説明が本発明の理解のために上述された。本発明は、本明細書で説明された特定の実施形態に限定されるものではなく、ここで当業者には明らかとなるように、本発明の範囲から逸脱せずに種々の修正、再配列及び置換が可能であることが理解されるであろう。従って、添付の特許請求の範囲は、本発明の真の精神及び範囲に入る全ての修正及び変更を包含することが意図されている。
１００：ＳＯＩ基板（ウェハ）
１０５：本体
１１０：ＢＯＸ層
１１５：シリコン層
１２０、１２５、１６５、１７０：パッド層
１３０：ハードマスク層
１３５：フォトレジスト層
１４０、１４５：開口部
１５０：トレンチ
１５５、１５５Ａ、１５５Ｂ、１５５Ｃ、１５５Ｄ、１５５Ｅ：電子ビーム位置合わせターゲット
１６０：シリコン層１１５の上面
１７５：光位置合わせターゲット
１８０：浅いトレンチ分離（ＳＴＩ）
１８５：絶縁体
１９０：ＦＥＴ
１９５：ソース／ドレイン
２００：チャネル領域
２０５：ゲート誘電体
２１０：ゲート電極
２１５：スペーサ
２２０：レベル間誘電体層
２２５：ソース／ドレイン・コンタクト
２３０：ゲート電極コンタクト
３００：露光フィールド
３０５：集積回路
３１０：電子ビーム露光フィールド

Claims (35)

  1. 基板内に設けた第１のトレンチにより電子ビーム位置合わせターゲットを形成するステップと、
    前記電子ビーム位置合わせターゲットを形成した後に、前記基板内の前記電子ビーム位置合わせターゲットの位置に対する前記基板内の所定の位置に設けた第２のトレンチにより光位置合わせターゲットを形成するステップと、
    レジスト層を前記基板上に形成するステップと、
    集積回路の製造レベルの構造部の第１の組を表す透明及び不透明領域の第１のパターンを有するフォトマスクを、前記光位置合わせターゲット又は前記電子ビーム位置合わせターゲットのいずれかに位置合わせするステップと、
    前記レジスト層を前記フォトマスクを通して化学線に露光して該レジスト層内に光露光領域を形成するステップであって、その際前記不透明領域は前記化学線を実質的に遮断し、前記透明領域は前記化学線を実質的に透過させる、ステップと、
    前記電子ビーム位置合わせターゲットの前記位置に対して電子ビームのホームポジションを定めるステップと、
    前記集積回路の前記製造レベルの前記構造部の第２の組を表す第２のパターンで、前記レジストを前記電子ビームに露光して、前記レジスト層内に電子ビーム露光領域を形成するステップと、
    前記レジスト層を現像して前記第１のパターン及び第２のパターンを前記レジスト層内のレジスト・パターンに転写するステップと
    を含み、
    前記第１のトレンチの周長及び前記基板の上面からの深さのそれぞれが、前記第２のトレンチの周長及び前記基板の上面からの深さのそれぞれに比べ大きい、方法。
  2. 前記光位置合わせターゲットは、前記構造部の前記第１の組の中の一構造部である、請求項１に記載の方法。
  3. 前記レジスト・パターンを、前記基板内に又は前記基板上に形成された層内に転写するステップをさらに含む、請求項１に記載の方法。
  4. 前記フォトマスクを前記光位置合わせターゲット又は前記電子ビーム位置合わせターゲットに前記位置合わせするステップは、前記フォトマスク上の位置合わせマークを、それぞれ前記光位置合わせターゲット又は前記電子ビーム位置合わせターゲットに対して位置決めするステップを含む、請求項１に記載の方法。
  5. （ｉ）前記レジスト層を化学線に前記露光するステップは、前記レジスト層を前記電子ビームに前記露光するステップの前に実行される、又は、
    （ｉｉ）前記レジスト層を前記電子ビームに前記露光するステップは、前記レジスト層を化学線に前記露光するステップの前に実行される、
    請求項１に記載の方法。
  6. 前記基板の表面を仮想電子ビーム露光フィールドに分割するステップと、
    前記構造部の第２の組の要素であり、前記仮想電子ビーム露光フィールド内の位置に対応する前記基板上の位置を有する構造部を含む、前記基板の各領域内にのみ、付加的な電子ビーム位置合わせターゲットを形成するステップと
    をさらに含む、請求項１に記載の方法。
  7. 前記電子ビーム位置合わせターゲットが占める前記基板の上面に沿って測定された面積は、前記光位置合わせターゲットが占める前記基板の前記上面に沿って測定された面積の２５乃至１００倍である、請求項１に記載の方法。
  8. 集積回路チップを製造する方法であって、
    第１のパッド層を半導体基板の上面上に形成するステップと、ハードマスク層を前記パッド層の上面上に形成するステップと、前記ハードマスク層内に開口部をエッチングして、前記パッド層の前記上面を前記開口部の底面に露出させるステップと、前記集積回路チップの平面図レイアウトに関する前記基板上の第１の位置に第１のトレンチを配置して、該第１のトレンチを前記パッド層を貫通して前記基板内に至るまでエッチングするステップと、前記ハードマスク層及び前記第１のパッド層を除去するステップと、前記基板の前記上面上、並びに前記第１のトレンチの側壁及び底面上に、第２のパッド層を形成するステップとを含む、電子ビーム位置合わせターゲットを形成する工程と、
    前記集積回路チップの前記平面図レイアウトに関する前記基板上の１つ又は複数の第２の位置のそれぞれに、１つ又は複数の第２のトレンチを配置して、該１つ又は複数の第２のトレンチを前記パッド層を貫通して前記基板内に至るまでエッチングするステップを含む、光位置合わせターゲットを形成する工程と、
    絶縁体により、前記第１のトレンチを少なくとも部分的に充填し、前記１つ又は複数の第２のトレンチを完全に充填するステップと、
    前記絶縁体を前記第１のトレンチから除去するステップと、
    を含み、
    前記第１のトレンチの周長及び前記基板の上面からの深さのそれぞれが、前記第２のトレンチの周長及び前記基板の上面からの深さのそれぞれに比べ大きい、方法。
  9. 前記１つ又は複数の第２のトレンチを前記配置するステップと同時に、前記集積回路チップの前記平面図レイアウトに関する前記基板上の第３の位置に第３のトレンチを配置するステップと、
    前記第１のトレンチを前記エッチングするステップと同時に、前記第３のトレンチを前記パッド層を貫通して前記基板内に至るまでエッチングするステップと、
    前記１つ又は複数の第２のトレンチを前記充填するステップと同時に、前記第３のトレンチを絶縁体で完全に充填するステップと、
    をさらに含む、請求項８に記載の方法。
  10. 前記第２のパッド層の上に付加的な層を形成するステップと、
    前記集積回路チップの前記平面図レイアウトに関する前記付加的な層の上に第４の位置を配置するステップと、
    それぞれの前記第４の位置において前記付加的な層内にパターンを形成するステップと
    をさらに含む、請求項９に記載の方法。
  11. 前記付加的な層の内部にパターンを前記形成するステップは、前記付加的な層の上面上のレジスト層を、フォトマスクを通して紫外光に露光するステップを含む、請求項１０に記載の方法。
  12. 前記付加的な層の内部にパターンを前記形成するステップは、前記付加的な層の上面上のレジスト層を、電子ビーム放射に露光するステップを含む、請求項１０に記載の方法。
  13. 前記集積回路チップの前記平面図レイアウトに関する前記付加的な層の上に第５の位置を配置するステップと、
    それぞれの前記第５の位置において前記付加的な層内に付加的なパターンを形成するステップと
    をさらに含む、請求項１０に記載の方法。
  14. 前記付加的な層内に前記付加的なパターンを形成するステップは、前記付加的な層の上面上のレジスト層をフォトマスクを通して紫外光に露光するステップを含む、請求項１３に記載の方法。
  15. 前記付加的な層内に前記付加的なパターンを形成するステップは、前記付加的な層の上面上のレジスト層を電子ビーム放射に露光するステップを含む、請求項１３に記載の方法。
  16. 前記集積回路チップの前記平面図レイアウトに関する前記付加的な層の上に第５の位置を配置するステップと、
    それぞれの前記第５の位置において前記付加的な層内に付加的なパターンを形成するステップと
    をさらに含む、請求項１０に記載の方法。
  17. 前記付加的な層内に前記付加的なパターンを形成するステップは、前記付加的な層の上面上のレジスト層をフォトマスクを通して紫外光に露光するステップを含む、請求項１６に記載の方法。
  18. 前記第２のパッド層を形成した後、且つ、前記１つ又は複数の第２のトレンチを形成する前に、前記第１のトレンチの前記第１の位置に対する第３の所定の位置に配置される第３のトレンチを前記基板内に形成するステップをさらに含む、請求項８に記載の方法。
  19. 前記第２のパッド層の上に付加的な層を形成するステップと、
    前記集積回路チップの前記平面図レイアウトに関する前記付加的な層の上に第４の位置を配置するステップと、
    それぞれの前記第４の位置において前記付加的な層内にパターンを形成するステップと
    をさらに含む、請求項１８に記載の方法。
  20. 前記付加的な層の内部にパターンを前記形成するステップは、前記付加的な層の上面上のレジスト層を、フォトマスクを通して紫外光に露光するステップを含む、請求項１９に記載の方法。
  21. 前記付加的な層の内部にパターンを前記形成するステップは、前記付加的な層の上面上のレジスト層を、電子ビーム放射に露光するステップを含む、請求項１９に記載の方法。
  22. 前記集積回路チップの前記平面図レイアウトに関する前記付加的な層の上に第５の位置を配置するステップと、
    それぞれの前記第５の位置において前記付加的な層内に付加的なパターンを形成するステップと
    をさらに含む、請求項１９に記載の方法。
  23. 前記付加的な層内に前記付加的なパターンを形成するステップは、前記付加的な層の上面上のレジスト層をフォトマスクを通して紫外光に露光するステップを含む、請求項２２に記載の方法。
  24. 前記付加的な層内に前記付加的なパターンを形成するステップは、前記付加的な層の上面上のレジスト層を電子ビーム放射に露光するステップを含む、請求項２２に記載の方法。
  25. 前記集積回路チップの前記平面図レイアウトに関する前記付加的な層の上に第５の位置を配置するステップと、
    それぞれの前記第５の位置において前記付加的な層内に付加的なパターンを形成するステップと
    をさらに含む、請求項１９に記載の方法。
  26. 前記付加的な層内に前記付加的なパターンを形成するステップは、前記付加的な層の上面上のレジスト層をフォトマスクを通して紫外光に露光するステップを含む、請求項２５に記載の方法。
  27. 前記基板は、埋め込み酸化物層、シリコン層及び本体を含み、前記埋め込み酸化物層は前記シリコン層と前記本体の間に配置され、前記シリコン層の上面は前記基板の前記上面であり、
    前記第１のトレンチは、前記シリコン層を貫通し、前記埋め込み酸化物層を貫通して前記本体内に至るまで延び、
    前記１つ又は複数の第２のトレンチの各々は、前記シリコン層のみを貫通して延びて前記埋め込み酸化物層に接触する、
    請求項８に記載の方法。
  28. 集積回路構造体であって、
    半導体基板と、
    前記基板内の、前記集積回路の平面図設計内に画定された第１の位置に配置され、前記基板内に形成された第１のトレンチを含む、電子ビーム位置合わせターゲットと、
    前記基板内の、前記集積回路の前記平面図設計内に画定された第２の位置に配置され、前記基板内に形成された第２のトレンチを含む、光位置合わせターゲットと、
    前記基板上の１つの層と、
    前記集積回路の前記平面図設計内に画定された第３の位置に配置された前記層内の第１の開口部と、
    前記集積回路の前記平面図設計内に画定された第４の位置に配置された前記層内の第２の開口部と、を含み、
    前記第１のトレンチの周長及び前記基板の上面からの深さのそれぞれが、前記第２のトレンチの周長及び前記基板の上面からの深さのそれぞれに比べ大きい、構造体。
  29. 前記第１のトレンチの前記基板の上面からの深さは１ミクロン又はそれ以上であり、前記第２のトレンチの前記基板の上面からの深さは１０ｎｍ乃至５００ｎｍである、請求項２８に記載の構造体。
  30. 前記電子ビーム位置合わせターゲットが占める、前記基板の前記上面に沿って測定された面積は、前記光位置合わせターゲットが占める、前記基板の前記上面に沿って測定された面積の２５乃至１００倍である、請求項２８に記載の構造体。
  31. 前記第１のトレンチの側壁及び底面上に形成された保護層をさらに含む、請求項２８に記載の構造体。
  32. 前記基板はシリコン層と本体の間の埋め込み酸化物層を含み、前記シリコン層の上面は前記基板の上面であり、
    前記第１のトレンチは、前記シリコン層を貫通し、前記埋め込み酸化物層を貫通して前記本体内に至るまで延び、
    前記第２のトレンチは、前記シリコン層のみを貫通して延び、前記埋め込み酸化物層には接触しない、
    請求項２８に記載の構造体。
  33. 前記基板は、埋め込み酸化物層、シリコン層及び本体を含み、前記埋め込み酸化物層は前記シリコン層と前記本体の間に配置され、前記シリコン層の上面は前記基板の上面であり、
    前記第１のトレンチは、前記シリコン層を貫通し、前記埋め込み酸化物層を貫通して前記本体内に至るまで延び、
    前記第２のトレンチは、前記シリコン層のみを貫通して延びて前記埋め込み酸化物層に接触する、
    請求項２８に記載の構造体。
  34. 基板内に設けた第１のトレンチにより電子ビーム位置合わせターゲットを形成するステップと、
    前記電子ビーム位置合わせターゲットを形成した後に、前記基板内の前記電子ビーム位置合わせターゲットの位置に対する前記基板内の所定の位置に設けた第２のトレンチにより光位置合わせターゲットを形成するステップと、
    フォトレジスト層を前記基板上に形成するステップと、
    集積回路の製造レベルの構造部の第１の組を表す透明及び不透明領域の第１のパターンを有するフォトマスクを、前記光位置合わせターゲット又は前記電子ビーム位置合わせターゲットのいずれかに位置合わせするステップと、
    前記フォトレジスト層を前記フォトマスクを通して化学線に露光して、露光及び非露光領域を有する露光フォトレジスト層を形成するステップであって、その際前記不透明領域は前記化学線を実質的に遮断し、前記透明領域は前記化学線を実質的に透過させる、ステップと、
    前記露光フォトレジスト層を現像して前記第１のパターンを前記露光フォトレジスト層に転写するステップと、
    電子ビーム・レジスト層を前記基板上に形成するステップと、
    前記電子ビーム位置合わせターゲットの前記位置に対して電子ビームのホームポジションを定めるステップと、
    前記集積回路の前記製造レベルの前記構造部の第２の組を表す第２のパターンで、前記電子ビーム・レジスト層を前記電子ビームに露光して、露光及び非露光領域を有する露光電子ビーム・レジスト層を形成するステップと、
    前記露光電子ビーム・レジスト層を現像して、前記第２のパターンを前記露光電子ビーム・レジスト層に転写するステップと、を含み、
    前記第１のトレンチの周長及び前記基板の上面からの深さのそれぞれが、前記第２のトレンチの周長及び前記基板の上面からの深さのそれぞれに比べ大きい、方法。
  35. 前記光位置合わせターゲットは、前記構造部の前記第１の組の中の一構造部である、請求項３４に記載の方法。
JP2009544176A 2007-01-02 2007-12-17 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用のトレンチ構造体及び方法 Expired - Fee Related JP5306228B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/618,957 US7550361B2 (en) 2007-01-02 2007-01-02 Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
US11/618,957 2007-01-02
PCT/US2007/087742 WO2008082933A1 (en) 2007-01-02 2007-12-17 Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels

Publications (2)

Publication Number Publication Date
JP2010515265A JP2010515265A (ja) 2010-05-06
JP5306228B2 true JP5306228B2 (ja) 2013-10-02

Family

ID=39582768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009544176A Expired - Fee Related JP5306228B2 (ja) 2007-01-02 2007-12-17 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用のトレンチ構造体及び方法

Country Status (6)

Country Link
US (1) US7550361B2 (ja)
JP (1) JP5306228B2 (ja)
KR (1) KR20090097151A (ja)
CN (1) CN101573779B (ja)
TW (1) TWI463530B (ja)
WO (1) WO2008082933A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543748B (zh) * 2010-12-31 2014-09-24 中国科学院微电子研究所 半导体器件的制造方法
KR101867953B1 (ko) * 2011-12-22 2018-06-18 삼성전자주식회사 반도체 소자 및 반도체 소자의 형성 방법
FR2991502B1 (fr) * 2012-05-29 2014-07-11 Commissariat Energie Atomique Procede de fabrication d'un circuit integre ayant des tranchees d'isolation avec des profondeurs distinctes
CN104282608A (zh) * 2013-07-09 2015-01-14 中国科学院微电子研究所 光刻对准方法和装置
CN105280545A (zh) * 2014-07-24 2016-01-27 联华电子股份有限公司 半导体装置的浅沟槽隔离结构与其制造方法
EP3364248A1 (en) 2017-02-15 2018-08-22 Centre National De La Recherche Scientifique Electron-beam lithography process adapted for a sample comprising at least one fragile nanostructure
KR20210120110A (ko) * 2019-02-15 2021-10-06 케이엘에이 코포레이션 결합된 광학 및 전자빔 기술을 사용한 편심 측정
US11075126B2 (en) 2019-02-15 2021-07-27 Kla-Tencor Corporation Misregistration measurements using combined optical and electron beam technology
KR20210044088A (ko) * 2019-10-14 2021-04-22 경북대학교 산학협력단 의료 진단용 칩 및 의료 진단용 칩의 제조 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893163A (en) * 1988-03-28 1990-01-09 International Business Machines Corporation Alignment mark system for electron beam/optical mixed lithography
US4927775A (en) * 1989-03-06 1990-05-22 Motorola Inc. Method of fabricating a high performance bipolar and MOS device
US4994406A (en) * 1989-11-03 1991-02-19 Motorola Inc. Method of fabricating semiconductor devices having deep and shallow isolation structures
US5065217A (en) * 1990-06-27 1991-11-12 Texas Instruments Incorporated Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits
US5294562A (en) * 1993-09-27 1994-03-15 United Microelectronics Corporation Trench isolation with global planarization using flood exposure
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US6004834A (en) * 1995-11-29 1999-12-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a fuse
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法
US6417535B1 (en) * 1998-12-23 2002-07-09 Lsi Logic Corporation Vertical interdigitated metal-insulator-metal capacitor for an integrated circuit
JPH11340131A (ja) * 1998-05-29 1999-12-10 Advantest Corp 半導体集積回路の製造方法
JP2000040649A (ja) * 1998-07-23 2000-02-08 Toshiba Corp 露光方法および位置合わせマーク
US6137578A (en) * 1998-07-28 2000-10-24 International Business Machines Corporation Segmented bar-in-bar target
US6417094B1 (en) * 1998-12-31 2002-07-09 Newport Fab, Llc Dual-damascene interconnect structures and methods of fabricating same
JP2001102285A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 位置合わせマーク
US6297554B1 (en) * 2000-03-10 2001-10-02 United Microelectronics Corp. Dual damascene interconnect structure with reduced parasitic capacitance
IT1317516B1 (it) * 2000-05-11 2003-07-09 St Microelectronics Srl Dispositivo integrato con struttura d'isolamento a trench e relativoprocesso di realizzazione.
US6406976B1 (en) * 2000-09-18 2002-06-18 Motorola, Inc. Semiconductor device and process for forming the same
KR100379612B1 (ko) * 2000-11-30 2003-04-08 삼성전자주식회사 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
US20020177321A1 (en) * 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
US6723600B2 (en) * 2001-04-18 2004-04-20 International Business Machines Corporation Method for making a metal-insulator-metal capacitor using plate-through mask techniques
US6566171B1 (en) * 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6759308B2 (en) * 2001-07-10 2004-07-06 Advanced Micro Devices, Inc. Silicon on insulator field effect transistor with heterojunction gate
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
US7208390B2 (en) * 2001-11-29 2007-04-24 Freescale Semiconductor, Inc. Semiconductor device structure and method for forming
TW518664B (en) * 2002-01-14 2003-01-21 Taiwan Semiconductor Mfg System and method to improve lithography process
US6960365B2 (en) * 2002-01-25 2005-11-01 Infineon Technologies Ag Vertical MIMCap manufacturing method
US6701493B2 (en) * 2002-03-27 2004-03-02 Lsi Logic Corporation Floor plan tester for integrated circuit design
US20040124546A1 (en) * 2002-12-29 2004-07-01 Mukul Saran Reliable integrated circuit and package
US6812141B1 (en) * 2003-07-01 2004-11-02 Infineon Technologies Ag Recessed metal lines for protective enclosure in integrated circuits
US6864151B2 (en) * 2003-07-09 2005-03-08 Infineon Technologies Ag Method of forming shallow trench isolation using deep trench isolation
US6908863B2 (en) * 2003-09-29 2005-06-21 Intel Corporation Sacrificial dielectric planarization layer
US7224060B2 (en) * 2004-01-30 2007-05-29 Chartered Semiconductor Manufacturing Ltd. Integrated circuit with protective moat
GB0507157D0 (en) * 2005-04-08 2005-05-18 Ami Semiconductor Belgium Bvba Double trench for isolation of semiconductor devices
US7256119B2 (en) * 2005-05-20 2007-08-14 Semiconductor Components Industries, L.L.C. Semiconductor device having trench structures and method
US20070224772A1 (en) * 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
US7592224B2 (en) * 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches

Also Published As

Publication number Publication date
CN101573779A (zh) 2009-11-04
TWI463530B (zh) 2014-12-01
KR20090097151A (ko) 2009-09-15
JP2010515265A (ja) 2010-05-06
CN101573779B (zh) 2014-05-28
US20080157404A1 (en) 2008-07-03
WO2008082933A1 (en) 2008-07-10
US7550361B2 (en) 2009-06-23
TW200845119A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
JP5295122B2 (ja) 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用の高ｚ構造体及び方法
JP5306228B2 (ja) 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用のトレンチ構造体及び方法
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
US7638263B2 (en) Overlay accuracy measurement vernier and method of forming the same
US20090096116A1 (en) Alignment mark and mehtod for forming the same
US7419882B2 (en) Alignment mark and alignment method for the fabrication of trench-capacitor dram devices
JP3415551B2 (ja) 半導体装置の製造方法
KR101831035B1 (ko) 라인 단부 수축에 의한 피쳐 컷을 위한 리소그래픽 기법
KR101326945B1 (ko) 3중 패터닝을 사용한 집적 회로 방법
US8748066B2 (en) Method for forming photomasks
US20170162434A1 (en) Wiring structure and method of forming a wiring structure
US7094662B2 (en) Overlay mark and method of fabricating the same
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
KR100880315B1 (ko) 반도체 소자의 제조 방법
US20240152064A1 (en) Photolithography method and method of manufacturing a semiconductor device using the same
CN117438295A (zh) 半导体结构的形成方法
KR20060113279A (ko) 반도체소자의 제조방법
KR20050070857A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20121004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees