CN104282608A - 光刻对准方法和装置 - Google Patents
光刻对准方法和装置 Download PDFInfo
- Publication number
- CN104282608A CN104282608A CN201310286469.1A CN201310286469A CN104282608A CN 104282608 A CN104282608 A CN 104282608A CN 201310286469 A CN201310286469 A CN 201310286469A CN 104282608 A CN104282608 A CN 104282608A
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- mask
- substrate
- alignment
- substrate alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000001259 photo etching Methods 0.000 title abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 230000008878 coupling Effects 0.000 claims abstract description 16
- 238000010168 coupling process Methods 0.000 claims abstract description 16
- 238000005859 coupling reaction Methods 0.000 claims abstract description 16
- 230000008859 change Effects 0.000 claims description 25
- 238000005259 measurement Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 16
- 238000001228 spectrum Methods 0.000 claims description 15
- 238000001459 lithography Methods 0.000 claims description 14
- 230000007246 mechanism Effects 0.000 claims description 13
- 239000000696 magnetic material Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 7
- 230000005284 excitation Effects 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 238000005240 physical vapour deposition Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000005672 electromagnetic field Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910005171 Si3O4 Inorganic materials 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000018199 S phase Effects 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种光刻对准的方法和装置。该光刻对准方法包括:a在衬底和掩模上分别形成衬底对准标记和掩模对准标记;b将激励电路连接到所述衬底对准标记或所述掩模对准标记,所述激励电路在与之连接的对准标记内部引入变化的电流和磁场;c将所述衬底对准标记和所述掩模对准标记相耦合;d测量表示所述耦合的强度的一个或多个参数;e将检测到所述一个或多个参数的最大值的掩模位置作为其对准位置;以及f将所述掩模移动到所述对准位置。本发明还公开了用于操作该光刻对准方法的装置。本发明的光刻对准方法和装置通过使用针对对准标记的电磁检测辅助手段,来实现衬底的对准。
Description
技术领域
本发明涉及半导体制造技术,特别是涉及一种用于光刻工艺中的对准方法和装置。
背景技术
在半导体制造技术领域,为了形成集成电路,需要进行光刻。光刻成本在整个衬底加工成本中几乎占到三分之一,耗费时间约占整个衬底加工工艺的40~60%,其重要性不言而喻。光刻工艺是一种用来去掉衬底表面层上所规定的特定区域的基本操作。
用于形成半导体器件的整个衬底是逐层的,每层中又是逐个结构设计完成的。如图1所示,一个或多个芯片电路设计图形210首先被转印到投影掩模200上,然后通过分阶段的光刻(UV)在衬底100上呈现出来。其中衬底100上覆盖氧化层120,之上继而涂覆有光刻胶130。图中未详细示出,实际上,需要多块投影掩模才能获得衬底表面的最终结构。光刻的每个阶段例如将一种材料的图形放置在衬底上,从而铺设不同材料制成的晶体管、接触、连接等。
为了使最终的器件能够正确地工作,每阶段放置的不同图形必须相互对准,例如接触、布线和晶体管之间必须均彼此对齐。因为最终的图形是用多个掩模按照特定的次序在衬底表面一层一层叠加建立起来的。图形定位的要求就好像是一幢建筑物每一层之间所要求的对准。如果某一层叠加出现定位不准,将会导致整个电路失效。
在实际操作中,利用衬底与投影掩模对准来保证图形能够被传送到衬底表面的合适位置。第一次光刻只是把掩模上的Y轴与衬底上的平边成90°。接下来的掩模都用对准标记与上一层带有图形的掩模对准。对准标记是一个特殊的图形,分布在每个芯片图形的边缘。经过刻蚀工艺对准标记就留在芯片表面,同时作为下一次对准使用。
目前的技术条件下,对准是光刻中最具有挑战性的操作。任何类型的误对准都可能引起短路和连接失败,这继而会影响生产力和生产利润。现在,图形密度趋于越来越大,诸如双重图形(double patterning)和193nm浸入式光刻之类的革新性技术不断涌现,这些因素共同在45nm技术节点及以下水平上提出了一组新的基于图形化的产量挑战,这一切使得对准的精确度变得更加关键。
目前广泛使用的光刻对准方法是光学对准。通过光学的手段将掩模上制作的标记与衬底上的标记相匹配,可以实现两个相继图形之间的对准。但是实现这类技术存在各种特定工艺限制(例如针对对准标记的材料、硅衬底的掺杂浓度),或者需要特定的光学检测设备如红外灯、显微镜等。
如果能提供一种能够克服上述现有技术缺陷的新颖光刻对准方法,无疑是理想的。
发明内容
本发明的第一方面,提出了一种用于实现光刻对准的方法,包括以下步骤:
a在衬底和掩模上分别形成衬底对准标记和掩模对准标记;
b将激励装置连接到所述衬底对准标记或所述掩模对准标记,所述激励装置在与之连接的对准标记内部引入变化的电流和磁场;
c将所述衬底对准标记和所述掩模对准标记相耦合;
d测量表示所述耦合的强度的一个或多个参数;
e将检测到所述一个或多个参数的最大值的掩模位置作为其对准位置;以及
f将所述掩模移动到所述对准位置。
本发明的第二方面,提出了一种用于实现光刻对准的装置,包括:
工作台,包括:
托架,用于承载并固定衬底,所述衬底上形成有衬底对准标记;以及
驱动器,用于保持并移动掩模,所述掩模上形成有掩模对准标记;
激励装置,用于与所述衬底对准标记或所述掩模对准标记相耦合,所述激励装置在与之连接的对准标记内部引入变化的电流和磁场;
测量装置,用于当所述驱动器移动所述掩模使所述掩模对准标记与所述衬底对准标记相耦合时,测量表示所述耦合的强度的一个或多个参数;以及
处理装置,用于将所述测量装置检测到的所述一个或多个参数的最大值的掩模位置确定为对准位置,并控制所述工作台的驱动器将所述掩模移动到该对准位置。
根据本发明的光刻对准方法和装置,利用电磁检测辅助手段来实现掩模与衬底之间的对准。相对于现有技术中的光学对准方法,本发明的电磁检测辅助对准操作简便,其中对对准标记的形状、位置、材料等要求低,并且不需要昂贵的检测设备,具有较高的成本效益。
附图说明
通过结合附图来参考下文中对具体实施例的描述,可获得对本发明的原理、特征和优点的更好理解。附图中相同或相应的标号表示相应或相同的部分:
图1是典型的光刻中对准和曝光工艺步骤的示意图;
图2是掩模与衬底对准的示意性透视图;
图3是根据本发明的在衬底上设置对准标记的示意性平面图。
图4a和4b是根据本发明的用于实现电磁测量辅助光刻对准的系统的结构示意图;
图5是根据本发明的测量表示耦合强度的一个或多个参数的值的曲线图;
图6是根据本发明的用于实现光刻对准的方法的示意性流程图。
具体实施方式
如前所述,在半导体制造过程中,掩模与衬底之间的对准是影响整个光刻工艺步骤的关键因素之一。本发明的一个基本思想是,利用针对衬底上预先设置的对准标记的电磁检测来辅助实现掩模与衬底之间的机械对准。由于电磁检测操作方便、结果精确、对检测对象以及检测工具要求简单,因此电磁检测辅助对准方法具有良好的技术前景,可以成为光学对准方法的有效替代,甚至有望取代光学对准方法成为新一代通用光刻对准技术。
图2示出了光刻工艺中掩模与衬底对准的示意性透视图。图中高度示意性地示出了在光刻中需要互相对准的衬底100和掩模200。衬底100可以是任意材料,例如Si、Ge、绝缘体上硅SOI、绝缘体上锗GOI、AL2O3或者玻璃等等。优选地,衬底100采用硅晶片。衬底100上具有电路图形110,其例如是已经通过部分光刻阶段形成于衬底上的晶体管、接触、布线等具有不同电路功能的集成电路的部分。在未完成所有的光刻之前,这些电路图形尚不能构成完整的器件,而是需要与后续转印到衬底上的电路图形依次正确连接。衬底100上还具有对准标记101,该对准标记用于帮助需要与晶片对准的掩模找到自己的正确位置。如图所示,对准标记101与电路图形110分隔开,其应当位于电路图形稀疏的区域,例如切片道或者衬底边缘,即尽可能地利用除电路图形所占用区域以外的剩余衬底面积。下面还将结合图3具体阐述这些对准标记的材料、位置、图案以及制作过程等。
掩模200包括基板和上层板,其中基板一般是精选的高平整度制版玻璃,选择主要基于玻璃的缺陷密度、紫外光透过率和温度膨胀系数等参数。上层板可以是具有极高分辨率的超微粒乳胶干版、具有良好耐磨性能的硬质铬版,或者能掩蔽紫外光而在可见光下呈半透明特性的“彩色版”等掩模材料。掩模200上同样具有电路图形210和对准标记201。如图所示,在衬底100的背部、电路图形稀疏的区域(例如切片道或衬底边缘)制作用于对准的标记101。掩模200上具有电路图形210,其例如是根据半导体器件和集成电路电学功能和制造工艺的要求,通过集成电路版图设计和精缩在掩模上刻成的部分芯片拓扑图形,在剩余的光刻阶段中通过曝光、显影等步骤将该拓扑图形转印到衬底上,进而可以通过刻蚀、剥离等后续步骤在衬底上形成新的一层晶体管、接触或布线等具有不同电路功能的集成电路的部分。掩模200上同样可以具有对准标记201,该对准标记201例如是在掩模上形成的金属标记,其可以位于掩模的上表面,也可以位于掩模的下表面。通过预先设定对准标记和电路图形的相对位置,当掩模200上的对准标记201与晶片100上的对准标记101彼此对齐时,掩模200上的电路图形210与晶片100上的电路图形110之间实现正确连接。也就是说,当进行与衬底100的对准时,期望该对准标记201与衬底100上的对准标记101对齐。
如前所述,实际上可能需要多个掩模才能形成最终的芯片结构,为了清楚起见,图2仅仅示出了一个掩模200,其他掩模与衬底的对准过程是类似的,在此不再赘述。
图3示出了根据本发明的在衬底上设置对准标记的示意性平面图。图中分别示出了四个衬底100a、100b、100c和100d,每个衬底上分别形成有对准标记101a、101b、101c和101d。如图所示,对准标记101a-101d可以是任何形状,诸如圆形、方形、十字形、不规则形状等。如衬底100c所示,单独的对准标记101c之间还可以相互连通。这些对准标记101a-101d可以位于衬底上不用于电路图形的任何位置,优选地,其位于靠近衬底边缘的区域中,以赋予更大的电路空间设计自由度。对准标记可以如在衬底100a、100b和100c的例子中的对准标记101a、101b和101c一样,呈对称图形分布;也可以如在衬底100d的例子中一样,呈非对称图形分布。对准标记101a-101d的数目可以是任意的数目。应当理解,在可用于放置对准标记的空间固定的情况下,对准标记的数目与其大小成反比。如果对准标记小而且多,则对衬底之间的相对移动更加敏感,即采集到的测量结果更加精确,从而对准精度也更高。但是对准标记的大小的选择还可能受到周围布线(特别是铜布线)的电磁干扰的限制,因此需要在提高精度和避免干扰的两方面影响因素之间取得折中。
通常,对准标记101a-101d可以呈现为图形化的电磁薄膜的形式。该图形化的电磁薄膜可以是任意种类的导电材料或磁材料薄膜。在本发明的一个优选实施例中,对准标记101a-101d的材料是磁材料,例如可以采用Fe、Ni、Co或其合金等。在本发明的另一个优选实施例中,对准标记101a-101d的材料是任意种类的导电材料,例如Cu、Al、Au、Ti、Ta、TiN、TaN导电薄膜。该磁/导电薄膜可以通过现有技术已知的各种工艺形成,如物理气相沉积PVD、化学气相沉积CVD或原子层沉积ALD等。在本发明的一个特别优选的实施例中,对准标记例如可以是掺杂的Si、Ge、SOI、GOI的图形化区域,其可以通过任意种类的离子(诸如B、As、P或In)注入来形成,或者其还可以是通过原位掺杂(in situ doping)或注入来掺杂的多晶硅。上述电磁薄膜的图形化可以通过现有技术中已知的各种工艺来完成,如光刻、刻蚀或者大马士革技术等。
对准标记的表面可以用诸如SiO2或Si3O4之类的电介质覆盖,以避免可能的金属污染。电介质的沉积可以利用现有技术中已知的各种工艺来实现,如物理气相沉积PVD、化学气相沉积CVD或原子层沉积ALD等。在沉积了电介质之后,还可以对其进行化学机械抛光(CMP)。
图3中仅示出了衬底100上的对准标记101。如之前结合图2所描述地,掩模200上也具有对准标记201。可以理解,该对准标记201与对准标记101的形状、位置、大小、分布均是类似的,因此上述描述均适用于掩模上的对准标记201。区别在于,由于掩模200的材料与衬底100不同,因此在对准标记201的材料选择以及制作形成方面与该对准标记101存在差别。具体地,掩模200上的对准标记201在掩模上呈现为图形化的电磁薄膜的形式。该图形化的电磁薄膜可以是任意种类的导电材料或磁材料薄膜。在本发明的一个优选实施例中,对准标记的材料是磁材料,例如可以采用Fe、Ni、Co或其合金等。在本发明的另一个优选实施例中,对准标记的材料是任意种类的导电材料,例如Cu、Al、Au、Ti、Ta、TiN、TaN导电薄膜。该磁/导电薄膜可以通过现有技术已知的各种工艺形成,如物理气相沉积PVD、化学气相沉积CVD或原子层沉积ALD等。
对准标记201的表面可以用诸如SiO2或Si3O4之类的电介质覆盖,以避免可能的金属污染。电介质的沉积可以利用现有技术中已知的各种工艺来实现,如物理气相沉积PVD、化学气相沉积CVD或原子层沉积ALD等。在沉积了电介质之后,还可以对其进行化学机械抛光(CMP)。
图4a和图4b示出了根据本发明的用于通过电磁测量辅助方法来进行光刻对准的系统结构的示意图。如图4a所示,在本发明的一个实施例中,将衬底100保持在托架或承片台400上。该衬底100上形成有电路图形110和电磁薄膜对准标记101。将需要与之对准的掩模200保持在夹持装置(图中未示出)中,并由驱动器401驱动该夹持装置移动掩模200的位置。该掩模200上具有电路图形210和对准标记201。激励装置404连接到该掩模200的对准标记上,该激励装置例如是电感或交变电源。该连接使金属或导电材料的掩模对准标记201产生变化的电流或磁场。驱动器501移动掩模200,使掩模对准标记201与衬底100上的衬底对准标记101感应耦合。掩模对准标记201中变化的电流产生磁场,该磁场引起衬底对准标记101内部的电磁场发生变化。如图所示,测量装置403连接到衬底对准标记101,并测量表示该电磁场变化(其变化强度与该耦合强度直接相关)的参数。在本例中,该参数例如是衬底对准标记101内部的互感抗。测量装置403随后将测量结果发送给处理装置402。处理装置402根据参数变化(相对于最大值的偏移)确定对准位置,向驱动器401提供控制信号,由其驱动掩模200移动并达到对准位置。
在掩模200相对于衬底100进行移动的过程中,由于电磁耦合的强度与距离正相关,因此检测到掩模200与衬底100耦合最强的位置,即是掩模200的对准位置。应当理解,在此过程中,应当使衬底100的位置保持不变。当掩模200偏离该对准位置,将导致耦合程度下降,相应地,衬底100的对准标记101内部的电磁场强度偏离最大值。
在本发明的一个优选的实施例中,掩模200上的对准标记201采用磁材料,激励装置404在该磁材料的对准标记内部感应出变化的磁场,该变化的磁场将引起衬底对准标记101中的磁通量变化。通过连接到该对准标记101的磁通计,可以测量到该磁通量变化的大小,从而获得耦合最强所对应的掩模位置,即该掩模的对准位置。
图4b示出了根据本发明的另一个实施例的光刻对准系统的结构示意图。与图4a中所示例子不同,激励装置504不是连接到掩模200上的对准标记201,而是连接到衬底100上的对准标记101。该激励装置例如是电感或交变电源。该连接使金属或导电材料的掩模对准标记201产生变化的电流或磁场。驱动器401移动掩模200,使掩模对准标记201与衬底100上的衬底对准标记101感应耦合。衬底对准标记101中变化的电流产生磁场,该磁场引起掩模对准标记201内部的电磁场发生变化。如图所示,测量装置403连接到掩模对准标记201,并测量表示该电磁场变化(其变化强度与该耦合强度直接相关)的参数。在本例中,该参数例如是掩模对准标记201内部的互感抗。测量装置403随后将测量结果发送给处理装置402。处理装置402根据参数变化(相对于最大值的偏移)确定对准位置,向驱动器401提供控制信号,由其驱动掩模200移动并达到对准位置。
在本发明的另一个实施例中,激励装置404可以是闭合线圈,掩模对准标记和衬底对准标记分别包括金属材料的回路。该闭合线圈激励装置404与对准标记以无线的方式感应耦合。在该闭合线圈激励装置中引入交变电流。当掩模和衬底彼此靠近时,该交变电流在掩模对准标记和衬底对准标记中均感应出涡流。掩模对准标记和衬底对准标记中的涡流产生相同方向的磁场,使得两对准标记之间具有吸引性的磁作用力。通过牛顿计等测量装置来测量掩模与衬底之间的磁作用力,可以得到最佳对准位置。在这种情况下,测量作用力的装置可以连接到掩模200和衬底100的任意一个或者两个。
应当理解,根据激励装置的不同,表征电磁场变化的参数可以不同。这些参数可以是磁场强度、电场强度、电感或电流,也可以是磁作用力。
在图4a和图4b所示的例子中,激励装置404与衬底100或者掩模200上的对准标记相连接。激励装置的作用是在其连接的第一对准标记(将与激励装置连接的对准标记称为第一对准标记)内部引入变化的电流或磁场,并使其要对准的第二对准标记内部对此电流或磁场产生感应,以便在测量该感应强度的基础上确定对准位置。因此,可以理解,如果第一对准标记本身能够在其要对准的第二对准标记中产生感应,并且该感应的强度时可测的,则不需要一个设置此单独的激励装置。例如,在本发明的一个特别优选的实施例中,可以以衬底上的对准标记本身作为激励装置。该激励装置对准标记可以是带有电荷或带有磁性的,从而对相应的掩模对准标记进行感应激励。掩模对准标记在被激励情况下,其内部电磁场发生变化,该变化由测量装置捕获,并进一步传递给处理装置以及驱动电路,最终完成对准。
图5示出了测量参数S相对于相对位置P的曲线图。在一个实施例中,如下执行掩模200与衬底100的对准。驱动器相对于衬底100驱动掩模200依次通过对应于点A、B、C、D、E、F的相对位置,测量装置分别测量各位置处的参数值。处理装置接收这些参数值,并产生相应于点A、B、C、D、E、F的拟合曲线,并找到该拟合曲线的最大点M。处理装置确定与最大点M相关的水平轴上的相对位置最接近的相对位置D。作为结果,处理装置控制驱动电路将掩模200移动到该相对位置D,从而完成掩模200与衬底100的对准。
图6示出了根据本发明的用于实现光刻对准的方法600的示意性流程图。在步骤601处,方法开始。在步骤602处,在待对准的掩模和衬底上分别形成掩模对准标记和衬底对准标记。如上所述,对于衬底对准标记,可以通过离子注入工艺在衬底上形成掺杂的Si、Ge、SOI、GOI,通过原位掺杂或注入来形成掺杂的多晶硅,或者通过PVD、CVD或ALD等沉积工艺在衬底上形成金属材料或磁材料的电磁薄膜。对于掩模对准标记,通过PVD、CVD或ALD等沉积工艺在衬底上形成金属材料或磁材料的电磁薄膜。然后,通过光刻、刻蚀或者大马士革技术对电磁薄膜或掺杂区域进行图形化。可选地,可以在对准标记的表面覆盖电介质,诸如SiO2或Si3O4,以避免金属被氧化。在沉积了电介质之后,可以通过化学机械抛光工艺对其表面进行平坦化处理。
在步骤603处,将激励装置连接到所述衬底对准标记或所述掩模对准标记,所述激励装置在与之连接的对准标记内部引入变化的电流和磁场。该激励装置例如是外部交变电源,其可以通过布线连接于任一侧(衬底或掩模)的对准标记,从而在其中引入变化的电流。该变化的电流周围将产生变化的磁场。在一个优选实施例中,该激励装置还可以例如是通电闭合线圈,其以无线方式耦合到两侧的对准标记,该闭合线圈激励装置在所耦合的对准标记中感应出涡流。
在步骤604处,将衬底对准标记与掩模对准标记相耦合。当该第一对准标记(将与激励装置连接的对准标记称为第一对准标记)与第二对准标记彼此靠近时,该变化的磁场在第二对准标记内部感应出电流。
在互感耦合的情况下,该第二对准标记内部的磁场变化还可能在第一对准标记感应出互感抗。相关参数的变化量可以直接反映出两对准标记之间的耦合强度。
在步骤605处,测量表示该耦合强度的一个或多个参数。根据不同的实现方式,可以测量掩模对准标记或者衬底对准标记内部的电磁场参数,诸如磁通、电感或电流,也可以是掩模对准标记与衬底对准标记之间的磁作用力。
在步骤606处,处理装置将检测到的一个或多个参数的最大值的掩模位置作为对准位置。在这一步骤中,处理装置利用采集到的多个参数值绘制拟合曲线,并定位曲线最大值,将最接近该曲线最大值的测量位置作为掩模要移动到的对准位置。
随后,在步骤607处,处理装置控制驱动器将掩模移动到对准位置。
在步骤608处,过程600结束。至此,掩模被放置在与衬底对准的位置。然后,可以进行例如曝光、显影、清洗等对准之后的其他半导体工艺。针对需要继续光刻的其他掩模分别重复上述过程,直至将所有的电路图形转印到衬底上。
以上对本发明的优选实施例进行了非限制性的描述。本领域技术人员能够理解,在不脱离本发明的构思和范围的情况下,可以对本发明做出许多其它改变和改型。应当理解,本发明不限于所描述的特定实施方式,本发明的范围仅由所附权利要求限定。
Claims (20)
1.一种用于实现光刻对准的方法,包括以下步骤:
a在衬底和掩模上分别形成衬底对准标记和掩模对准标记;
b将激励装置连接到所述衬底对准标记或所述掩模对准标记,所述激励装置在与之连接的对准标记内部引入变化的电流和磁场;
c将所述衬底对准标记和所述掩模对准标记相耦合;
d测量表示所述耦合的强度的一个或多个参数;
e将检测到所述一个或多个参数的最大值的掩模位置作为其对准位置;以及
f将所述掩模移动到所述对准位置。
2.根据权利要求1所述的方法,其中所述衬底对准标记或所述掩模对准标记是图形化的电磁薄膜。
3.根据权利要求2所述的方法,其中所述图形化的电磁薄膜的衬底对准标记是具有掺杂的Si、Ge、SOI或GOI的图形化区域。
4.根据权利要求2所述的方法,其中所述图形化的电磁薄膜是金属或磁材料薄膜。
5.根据权利要求1所述的方法,其中在步骤c中通过电磁耦合将所述掩模对准标记耦合到所述衬底对准标记。
6.根据权利要求1所述的方法,其中在步骤c中通过互感耦合将所述掩模对准标记耦合到所述衬底对准标记。
7.根据权利要求5或6所述的方法,其中所述激励装置是电感、磁力线圈或导电回路。
8.根据权利要求1所述的方法,其中所述一个或多个参数是所述掩模对准标记或所述衬底对准标记内部的电场强度、磁场强度、电感或电流,或者是所述掩模对准标记与所述衬底对准标记之间的互感抗或互作用力。
9.根据权利要求1所述的方法,其中步骤c进一步包括利用驱动器驱动所述掩模相对于所述衬底移动多个相对位置,分别测量每个位置处的所述一个或多个参数。
10.根据权利要求1所述的方法,其中步骤e进一步包括绘制多个参数值的拟合曲线,并将与最接近曲线峰值的参数值对应的掩模位置确定为对准位置。
11.一种用于实现光刻对准的装置,包括:
工作台,包括:
托架,用于承载并固定衬底,所述衬底上形成有衬底对准标记;
以及
驱动器,用于保持并移动掩模,所述掩模上形成有掩模对准标记;
激励装置,用于与所述衬底对准标记或所述掩模对准标记相耦合,
所述激励装置在与之连接的对准标记内部引入变化的电流和磁场;
测量装置,用于当所述驱动器移动所述掩模使所述掩模对准标记与所述衬底对准标记相耦合时,测量表示所述耦合的强度的一个或多个参数;以及
处理装置,用于将所述测量装置检测到的所述一个或多个参数的最大值的掩模位置确定为对准位置,并控制所述工作台的驱动器将所述掩模移动到该对准位置。
12.根据权利要求11所述的装置,其中所述掩模对准标记或所述衬底对准标记是图形化的电磁薄膜。
13.根据权利要求12所述的装置,其中所述图形化的电磁薄膜的衬底对准标记是具有掺杂的Si、Ge、SOI或GOI的图形化区域。
14.根据权利要求11所述的装置,其中所述图形化的电磁薄膜是金属或磁材料薄膜。
15.根据权利要求11所述的装置,其中所述掩模对准标记通过电磁耦合与所述衬底对准标记相耦合。
16.根据权利要求11所述的装置,其中所述掩模对准标记通过互感耦合与所述衬底对准标记相耦合。
17.根据权利要求11所述的装置,其中所述激励装置是电感、磁力线圈或导电回路。
18.根据权利要求11所述的装置,其中所述测量装置是测量所述掩模对准标记或所述衬底对准标记内部的电场强度、磁场强度、电感或电流,或者是所述掩模对准标记和所述衬底对准标记之间的互感抗或互作用力的装置。
19.根据权利要求11所述的装置,所述驱动器驱动所述掩模相对于所述激励装置移动多个相对位置,并且所述测量装置分别测量每个位置处的所述一个或多个参数。
20.根据权利要求11所述的装置,其中所述处理装置绘制多个参数值的拟合曲线,并将与最接近曲线峰值的参数值对应的掩模位置确定为对准位置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310286469.1A CN104282608A (zh) | 2013-07-09 | 2013-07-09 | 光刻对准方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310286469.1A CN104282608A (zh) | 2013-07-09 | 2013-07-09 | 光刻对准方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104282608A true CN104282608A (zh) | 2015-01-14 |
Family
ID=52257377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310286469.1A Pending CN104282608A (zh) | 2013-07-09 | 2013-07-09 | 光刻对准方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104282608A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109559981A (zh) * | 2018-09-26 | 2019-04-02 | 厦门市三安集成电路有限公司 | 一种解决高透光率晶圆在光刻对位中无法识别的方法 |
CN113589663A (zh) * | 2018-09-05 | 2021-11-02 | 美光科技公司 | 晶片配准及重叠测量系统以及有关方法 |
CN113826165A (zh) * | 2019-05-22 | 2021-12-21 | 维耶尔公司 | 用于转移设置的对准过程 |
CN114930510A (zh) * | 2020-03-12 | 2022-08-19 | 华为技术有限公司 | 一种三维集成电路、三维集成电路对准工艺及设备 |
TWI838891B (zh) * | 2022-03-18 | 2024-04-11 | 台灣積體電路製造股份有限公司 | 晶圓接合方法及接合裝置結構 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005122706A2 (en) * | 2004-05-31 | 2005-12-29 | Joon-Mo Kang | Method of aligning semiconductor device and semiconductor structure thereof |
CN101350297A (zh) * | 2007-07-17 | 2009-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件阱的制造方法 |
CN101573779A (zh) * | 2007-01-02 | 2009-11-04 | 国际商业机器公司 | 混合光学和电子束光刻制造层的共对准的沟槽结构及方法 |
KR20130005715A (ko) * | 2011-07-07 | 2013-01-16 | 성균관대학교산학협력단 | 정렬장치 |
-
2013
- 2013-07-09 CN CN201310286469.1A patent/CN104282608A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005122706A2 (en) * | 2004-05-31 | 2005-12-29 | Joon-Mo Kang | Method of aligning semiconductor device and semiconductor structure thereof |
CN101573779A (zh) * | 2007-01-02 | 2009-11-04 | 国际商业机器公司 | 混合光学和电子束光刻制造层的共对准的沟槽结构及方法 |
CN101350297A (zh) * | 2007-07-17 | 2009-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件阱的制造方法 |
KR20130005715A (ko) * | 2011-07-07 | 2013-01-16 | 성균관대학교산학협력단 | 정렬장치 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113589663A (zh) * | 2018-09-05 | 2021-11-02 | 美光科技公司 | 晶片配准及重叠测量系统以及有关方法 |
CN109559981A (zh) * | 2018-09-26 | 2019-04-02 | 厦门市三安集成电路有限公司 | 一种解决高透光率晶圆在光刻对位中无法识别的方法 |
CN113826165A (zh) * | 2019-05-22 | 2021-12-21 | 维耶尔公司 | 用于转移设置的对准过程 |
CN114930510A (zh) * | 2020-03-12 | 2022-08-19 | 华为技术有限公司 | 一种三维集成电路、三维集成电路对准工艺及设备 |
TWI838891B (zh) * | 2022-03-18 | 2024-04-11 | 台灣積體電路製造股份有限公司 | 晶圓接合方法及接合裝置結構 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104282608A (zh) | 光刻对准方法和装置 | |
US7667842B2 (en) | Structure and method for simultaneously determining an overlay accuracy and pattern placement error | |
TWI229243B (en) | Lithographic marker structure, lithographic projection apparatus comprising such a lithographic marker structure and method for substrate alignment using such a lithographic marker structure | |
EP1674938B1 (en) | Lithographic Apparatus with multiple Alignment Arrangements and Alignment Measurement Method | |
CN104051235B (zh) | 形成用于图案化底层结构的掩膜层的方法 | |
US7786477B2 (en) | Semiconductor device for measuring an overlay error, method for measuring an overlay error, lithographic apparatus and device manufacturing method | |
US20070212649A1 (en) | Method and system for enhanced lithographic patterning | |
US20100245792A1 (en) | Alignment Measurement Arrangement, Alignment Measurement Method, Device Manufacturing Method and Lithographic Apparatus | |
US8427189B2 (en) | Test systems and methods for semiconductor devices | |
KR101565956B1 (ko) | 검사 기법들에 의해 반도체들 내의 오버랩 공정 윈도우들을 결정하기 위한 방법 및 시스템 | |
US9646896B2 (en) | Lithographic overlay sampling | |
TW200845119A (en) | Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels | |
CN104795383A (zh) | 对准标记、对准标记的检测方法和对准标记检测装置 | |
US8722179B2 (en) | Substrate comprising a mark | |
JP2008066638A (ja) | マークの位置を検出する装置 | |
TWI246734B (en) | A method for monitoring overlay alignment on a wafer | |
WO2007040855A1 (en) | Structure and method for simultaneously determining an overlay accuracy and pattern placement error | |
US8609441B2 (en) | Substrate comprising a mark | |
CN109983405A (zh) | 确定量测系统的优化操作参数设定 | |
CN205609514U (zh) | 一种薄膜晶体管基板及对位标记 | |
JP6533004B2 (ja) | 測定システム、リソグラフィ装置、デバイス製造方法、および測定方法 | |
US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
US8319967B2 (en) | Marker structure and method of forming the same | |
CN108917570B (zh) | 一种检测探头、套合精度检测装置及其检测方法 | |
Zhang | Development and Integration of MEMS Based Inductive Sensors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150114 |
|
WD01 | Invention patent application deemed withdrawn after publication |