KR100880315B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100880315B1
KR100880315B1 KR1020060106688A KR20060106688A KR100880315B1 KR 100880315 B1 KR100880315 B1 KR 100880315B1 KR 1020060106688 A KR1020060106688 A KR 1020060106688A KR 20060106688 A KR20060106688 A KR 20060106688A KR 100880315 B1 KR100880315 B1 KR 100880315B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
scribe line
real cell
conductive layer
Prior art date
Application number
KR1020060106688A
Other languages
English (en)
Other versions
KR20080039037A (ko
Inventor
정경아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060106688A priority Critical patent/KR100880315B1/ko
Priority to JP2007133618A priority patent/JP2008118093A/ja
Priority to US11/753,352 priority patent/US7906432B2/en
Publication of KR20080039037A publication Critical patent/KR20080039037A/ko
Application granted granted Critical
Publication of KR100880315B1 publication Critical patent/KR100880315B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 리얼 셀과 스크라이브 라인을 포함하는 반도체 기판이 제공되는 단계와, 상기 리얼 셀과 상기 스크라이브 라인의 상기 반도체 기판 상에 식각 정지막을 형성하는 단계와, 상기 리얼 셀에 소오스 콘택홀을 형성하기 위하여 상기 식각 정지막을 이용하여 상기 반도체 기판을 식각하며, 상기 식각으로 상기 스크라이브 라인의 상기 반도체 기판에 단차가 형성되는 단계와, 상기 소오스 콘택홀에 전도층을 매립하며 상기 단차를 유지할 수 있는 두께로 상기 단차 상부에 상기 전도층을 형성하는 단계와, 상기 리얼 셀의 상기 전도층 상에 절연막을 형성하며 상기 단차를 유지할 수 있는 두께로 상기 단차 상부에 상기 절연막을 형성하는 단계 및 상기 리얼 셀의 상기 절연막 상에 드레인 콘택 플러그를 형성하기 위한 하드 마스크를 형성하며 상기 단차를 유지할 수 있는 두께로 상기 스크라이브 라인의 상기 절연막 상에 상기 하드 마스크를 형성하는 단계를 포함하기 때문에, 별도로 오버레이 버니어를 형성하는 공정을 추가로 실시할 필요가 없어서 공정을 단순화시킬 수 있고 공정 시간이 단축되어 생산 비용이 절감되고 소자의 신뢰성이 향상될 수 있다.
하드 마스크, 아몰퍼스 카본, 오버레이 버니어, 소오스 콘택

Description

반도체 소자의 제조 방법{Method for fabricating semiconductor device}
도 1a 내지 도 1e는 본 발명에 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 102 : 식각 정지막
104 : 전도층 106 : 절연막
108 : 하드 마스크
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 오버레이 버니어(overlay vernier)를 형성하는 반도체 소자의 제조방법에 관한 것이다.
일반적으로 반도체 소자를 제조할 때에는 반도체 기판상에 패턴(pattern)을 형성하는 패터닝 공정이 실시된다. 패터닝 공정을 실시하기 위하여, 먼저 포토 마스크(photo mask) 또는 레티클(reticle)에 빛을 조사하여 반도체 기판상에 형성된 포토 레지스트(photo resist)를 감광시키는 노광 공정을 실시한다. 그리고 노광 공정에 의해 감광된 포토 레지스트의 일부 패턴을 제거하는 현상(develop) 공정을 실 시한다. 또한 현상 공정 후에는 빛을 조사하여 상기 공정 중에 형성된 오버레이 버니어를 측정한다.
오버레이 버니어는 적층구조의 반도체 소자를 제조할 때 이전 공정에서 형성시킨 레이어(layer)와 현재 공정에서 형성시키는 레이어 사이의 정렬 상태를 파악 및 보정하기 위하여 형성한다. 이러한 오버레이 버니어는 반도체 기판상에 리얼 패턴(real pattern)과 함께 형성되는데, 바람직하게는 단차를 형성함으로써 형성된다. 즉 리얼 셀(real cell)의 하부 레이어 패턴 형성과 함께 하부 오버레이 버니어 패턴을 형성하고, 리얼 셀의 상부 레이어 패턴 형성과 함께 상부 오버레이 버니어 패턴을 형성한다. 그리고 상부 레이어 패턴과 하부 레이어 패턴의 중첩 정도를 하부 오버레이 버니어 패턴과 상부 오버레이 버니어 패턴을 이용하여 파악한다.
한편, 노광 공정을 하기 위해서는 빛을 조사하여 얼라인 키(align key)를 판독하는 얼라인(align) 공정을 실시하여야 한다. 따라서 이러한 얼라인 공정은 빛을 이용한 판독시에 기준이 될 수 있는 단차가 형성되어 있거나, 상부에 형성되는 하드 마스크가 투명한 물질로 형성되어야 가능하다. 또한 현상 공정 후에 실시하는 오버레이 버니어 측정도 기준이 되는 단차가 형성되어 있거나 상부에 형성되는 하드 마스크가 투명한 물질로 형성되어야 가능하다.
그런데, 반도체 소자의 크기가 점차 소형화되고 집적도가 높아짐에 따라 점차 미세패턴을 형성하는 기술이 개발되고 있다. 이에 따라 종래에는 빛을 투과시킬 수 있는 옥사이드 등으로 하드 마스크를 형성했는데 이를 아몰퍼스 카본(amorphous carbon)으로 대체하여 형성하고 있다. 그런데 이러한 아몰퍼스 카본은 빛을 투과시 키지 못하는 불투명한 물질이기 때문에, 노광 공정 시에 실시하는 얼라인 공정 및 현상 공정 후에 실시하는 오버레이 버니어 판독 공정을 하기 위해서는 별도의 단차를 형성하는 공정을 실시하여야 한다. 그래서 절연막 증착 후에 드레인 키 오픈 마스크(drain key open mask) 및 드레인 키 오픈 에치(drain key open etch) 공정을 추가로 실시한 후 상부에 하드 마스크로써 아몰퍼스 카본 등을 형성하여야 한다. 이는 투명한 하드 마스크를 사용할 때보다 공정이 추가되어 전체적인 공정 시간이 증가하고 생산 원가가 증가하는 문제점이 발생한다.
본 발명은 오버레이 버니어를 형성할 때 반도체 기판에 단차를 형성하고 단차의 형태가 유지될 수 있도록 상부에 적층막을 형성하여 하드 마스크를 형성함으로써, 별도의 드레인 키 오픈 마스크 및 드레인 키 오픈 에치 공정을 실시하지 않고 오버레이 버니어를 형성할 수 있는 기술이다.
본 발명에 따른 반도체 소자의 제조 방법에 따르면, 리얼 셀과 스크라이브 라인을 포함하는 반도체 기판이 제공되는 단계와, 상기 리얼 셀과 상기 스크라이브 라인의 상기 반도체 기판 상에 식각 정지막을 형성하는 단계와, 상기 리얼 셀에 소오스 콘택홀을 형성하기 위하여 상기 식각 정지막을 이용하여 상기 반도체 기판을 식각하며, 상기 식각으로 상기 스크라이브 라인의 상기 반도체 기판에 단차가 형성되는 단계와, 상기 소오스 콘택홀에 전도층을 매립하며 상기 단차를 유지할 수 있는 두께로 상기 단차 상부에 상기 전도층을 형성하는 단계와, 상기 리얼 셀의 상기 전도층 상에 절연막을 형성하며 상기 단차를 유지할 수 있는 두께로 상기 단차 상부에 상기 절연막을 형성하는 단계 및 상기 리얼 셀의 상기 절연막 상에 드레인 콘택 플러그를 형성하기 위한 하드 마스크를 형성하며 상기 단차를 유지할 수 있는 두께로 상기 스크라이브 라인의 상기 절연막 상에 상기 하드 마스크를 형성하는 단계를 포함하며, 상기 스크라이브 라인의 상기 단차를 상기 드레인 콘택 플러그를 형성하기 위한 오버레이 버니어로 이용할 수 있다.
상기 전도층을 형성한 뒤 상기 전도층에 대해 화학 기계적 연마 공정을 실시하는 단계를 더욱 포함할 수 있다. 상기 하드 마스크는 아몰퍼스 카본막을 포함하여 구성될 수 있다. 상기 단차는 소오스 콘택 플러그를 형성하기 위한 오버레이 버니어로 사용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다. 특히 도 1a 내지 도 1e는 반도체 기판에서 오버레이 버니어가 형성되는 스크라이브 라인을 도시한 도면이다.
도 1a를 참조하면, 소자 분리막(미도시), 게이트(미도시) 등 소정의 패턴이 형성된 리얼 셀(도시하지 않음)과 오버레이 버니어가 형성되는 스크라이브 라인을 포함하는 반도체 기판(100)이 제공된다. 또한 상기 리얼 셀과 상기 스크라이브 라인에서는 이하에서 설명하는 공정이 동시에 실시된다.
반도체 기판(100) 상부에 식각 정지막(102)을 형성한다. 이때 형성되는 식각 정지막(102)은 바람직하게는 자기 정렬 콘택(Self Align Contact; 이하에서는 SAC 라고 정의함) 질화막일 수 있다. 그리고 상기 리얼 셀에서 소오스 콘택홀을 형성하기 위하여, 소오스 콘택 마스크(source mask contact; 도시하지 않음)를 이용한 식각 공정을 실시한다. 이때 스크라이브 라인에서도 식각 공정이 실시되어 식각 정지막(102)과 반도체 기판(100)의 일부가 제거되고, 제거된 영역과 제거되지 않은 영역 사이에 단차가 형성된다.
이때 제거된 영역은 셀 콘택(cell contact)과 비교하여 상대적으로 폭이 넓고 패턴이 크기 때문에, 로딩 효과(loading effect)에 의하여 셀 콘택보다 더욱 많이 식각될 수 있다. 따라서 충분한 깊이의 단차를 형성할 수 있다.
한편 제거된 영역의 높이는 0.7㎛ 정도로 형성할 수 있지만, 이에 한정하지 않고 단차를 효과적으로 형성할 수 있는 임의의 높이 및 형상으로 자유롭게 변형이 가능함은 자명하다.
도 1b를 참조하면, 상기 리얼 셀에서 상기 소오스 콘택홀을 매립하기 위하여, 식각 정지막(102)과 반도체 기판(100)을 포함하는 전체 구조 상부에 전도층(104)을 형성한다. 전도층(104)은 상기 공정에서 제거된 영역이 완전히 매립되지 않고 단차의 형태가 유지될 수 있을 정도의 두께로 형성한다. 전도층(104)은 전도성이 있으며 박막을 형성할 수 있는 임의의 물질로 형성이 가능하며, 바람직하게는 텅스텐(W)을 이용하여 형성할 수 있다.
도 1c를 참조하면, 상기 리얼 셀에서 소오스 콘택 플러그를 형성하기 위하여, 전도층(104)에 대해 화학 기계적 연마(Chemical Mechanical Polishing; 이하에서는 CMP라 한다) 공정을 실시한다. 이때 상기 로딩 효과로 인하여 충분히 깊은 단 차가 형성되어 있고 식각 정지막(102)에서 상기 CMP 공정이 정지하기 때문에, 상기 제거 영역으로 인하여 형성된 단차는 계속 유지될 수 있다. 상기 단차는 소오스 콘택 플러그를 형성할 때 기준이 되는 오버레이 버니어로 사용될 수 있다.
도 1d를 참조하면, 상기 리얼 셀에서 절연막을 형성하기 위하여, 식각 정지막(102)과 전도층(104)을 포함하는 전체 구조 상부에 절연막(106)을 형성한다. 절연막(106)은 상기 단차의 형태가 유지될 수 있도록 형성한다.
도 1e를 참조하면, 상기 리얼 셀에서 드레인 콘택 플러그를 형성하기 위하여, 하드 마스크(108)를 절연막(106) 상부에 형성한다. 하드 마스크(108)는 아폴퍼스 카본막으로 형성할 수 있다. 아몰퍼스 카본막은 흐름성이 좋은 물성을 가지고 있기 때문에, 아몰퍼스 카본막은 상기 단차의 형태가 유지될 수 있도록 형성될 수 있다.
이러한 단차를 이용하여 후속하는 공정에서 적층 구조의 반도체 소자를 제조할 때 이전 공정에서 형성시킨 레이어와 현재 공정에서 형성시키는 레이어 사이의 정렬 상태를 파악 및 보정하는데 사용되어 드레인 콘택 플러그를 형성할 때 기준이 되는 오버레이 버니어를 형성할 수 있다. 이로 인하여, 빛을 투과하지 않는 불투명한 아몰퍼스 카본막 때문에 종래 기술에서 단차를 형성하기 위하여 별도로 실시하던 드레인 키 오픈 마스크 및 드레인 키 오픈 에치 공정을 생략할 수 있다.
본 발명에 따르면, 소오스 콘택을 형성할 때 스크라이브 라인에서 반도체 기판의 일부 영역을 식각하여 단차를 형성하여 소오스 콘택 플러그 형성용 오버레이 버니어를 형성하고, 단차의 형태가 유지될 수 있도록 상부에 적층막을 형성하여 하드 마스크를 형성함으로써, 별도의 드레인 키 오픈 마스크 및 드레인 키 오픈 에치 공정을 실시하지 않고 드레인 콘택 플러그 형성용 오버레이 버니어를 형성할 수 있다. 따라서 하드 마스크가 빛을 투과하지 않는 불투명한 막일 경우에도 별도의 오버레이 버니어 형성 공정을 추가로 실시할 필요가 없기 때문에, 공정을 단순화시킬 수 있고 공정 시간이 단축되어 생산 비용이 절감되고 소자의 신뢰성이 향상될 수 있는 효과가 있다.

Claims (4)

  1. 리얼 셀과 스크라이브 라인을 포함하는 반도체 기판이 제공되는 단계;
    상기 리얼 셀과 상기 스크라이브 라인의 상기 반도체 기판 상에 식각 정지막을 형성하는 단계;
    상기 리얼 셀에 소오스 콘택홀을 형성하기 위하여 상기 식각 정지막을 이용하여 상기 반도체 기판을 식각하며, 상기 식각으로 상기 스크라이브 라인의 상기 반도체 기판에 단차가 형성되는 단계;
    상기 소오스 콘택홀에 전도층을 매립하며 상기 단차를 유지할 수 있는 두께로 상기 단차 상부에 상기 전도층을 형성하는 단계;
    상기 리얼 셀의 상기 전도층 상에 절연막을 형성하며 상기 단차를 유지할 수 있는 두께로 상기 단차 상부에 상기 절연막을 형성하는 단계; 및
    상기 리얼 셀의 상기 절연막 상에 드레인 콘택 플러그를 형성하기 위한 하드 마스크를 형성하며 상기 단차를 유지할 수 있는 두께로 상기 스크라이브 라인의 상기 절연막 상에 상기 하드 마스크를 형성하는 단계를 포함하며,
    상기 스크라이브 라인의 상기 단차를 상기 드레인 콘택 플러그를 형성하기 위한 오버레이 버니어로 이용하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 전도층을 형성한 뒤 상기 전도층에 대해 화학 기계적 연마 공정을 실시하는 단계를 더욱 포함하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 하드 마스크는 아몰퍼스 카본막을 포함하여 구성되는 반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 단차는 소오스 콘택 플러그를 형성하기 위한 오버레이 버니어로 사용되는 반도체 소자의 제조 방법.
KR1020060106688A 2006-10-31 2006-10-31 반도체 소자의 제조 방법 KR100880315B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060106688A KR100880315B1 (ko) 2006-10-31 2006-10-31 반도체 소자의 제조 방법
JP2007133618A JP2008118093A (ja) 2006-10-31 2007-05-21 半導体素子の製造方法
US11/753,352 US7906432B2 (en) 2006-10-31 2007-05-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060106688A KR100880315B1 (ko) 2006-10-31 2006-10-31 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080039037A KR20080039037A (ko) 2008-05-07
KR100880315B1 true KR100880315B1 (ko) 2009-01-28

Family

ID=39330767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106688A KR100880315B1 (ko) 2006-10-31 2006-10-31 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US7906432B2 (ko)
JP (1) JP2008118093A (ko)
KR (1) KR100880315B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941805B1 (ko) * 2007-04-25 2010-02-10 주식회사 하이닉스반도체 반도체 소자의 오버레이 마크 형성방법
KR100946023B1 (ko) * 2008-06-02 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 정렬키 및 이의 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004414A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010029079A1 (en) * 1997-03-28 2001-10-11 Nec Corporation Semiconductor device with multiple emitter contact plugs
US6952886B1 (en) * 2003-11-10 2005-10-11 1St Silicon (Malaysia) Sdn Bhd Overlay vernier
US7052972B2 (en) * 2003-12-19 2006-05-30 Micron Technology, Inc. Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004414A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20080102636A1 (en) 2008-05-01
US7906432B2 (en) 2011-03-15
JP2008118093A (ja) 2008-05-22
KR20080039037A (ko) 2008-05-07

Similar Documents

Publication Publication Date Title
KR101031465B1 (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR100726148B1 (ko) 반도체소자의 제조방법
KR100880315B1 (ko) 반도체 소자의 제조 방법
KR100567059B1 (ko) 반도체 소자의 정렬 패턴 형성방법
KR20060134596A (ko) 반도체 소자의 제조방법
KR100870316B1 (ko) 반도체 소자의 오버레이 버니어 및 그 제조 방법
KR20100078947A (ko) 반도체 소자의 제조방법
KR20060076498A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20060114446A (ko) 반도체소자의 제조방법
JP2006053249A (ja) 基板加工方法、フォトマスクの製造方法及び半導体装置の製造方法
KR20090102071A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100702801B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100870293B1 (ko) 플래시 메모리 소자의 제조 방법
KR19990074927A (ko) 계단진 측벽을 가지는 반도체 장치의 포토레지스트 패턴을 형성하는 방법
KR100827490B1 (ko) 반도체 소자의 제조 방법
JP2002026118A (ja) トレンチ分離を有する半導体装置の製造方法
KR100929300B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20040086857A (ko) 반도체소자의 중첩마크 형성방법
KR20080011928A (ko) 반도체 소자의 정렬 마크 형성 방법
KR20070006058A (ko) 반도체소자의 게이트 하드마스크 제거 방법
KR20090044588A (ko) 오버레이 버니어 형성 방법
JP2007201403A (ja) 半導体素子の製造方法
KR20060075046A (ko) 반도체소자의 제조방법
KR20060113279A (ko) 반도체소자의 제조방법
KR20050033682A (ko) 웨이퍼 정렬키 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee