JP2002026118A - トレンチ分離を有する半導体装置の製造方法 - Google Patents
トレンチ分離を有する半導体装置の製造方法Info
- Publication number
- JP2002026118A JP2002026118A JP2000206299A JP2000206299A JP2002026118A JP 2002026118 A JP2002026118 A JP 2002026118A JP 2000206299 A JP2000206299 A JP 2000206299A JP 2000206299 A JP2000206299 A JP 2000206299A JP 2002026118 A JP2002026118 A JP 2002026118A
- Authority
- JP
- Japan
- Prior art keywords
- trench isolation
- semiconductor device
- oxide film
- trench
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Abstract
(57)【要約】
【課題】 トランジスタを正常に動作させることができ
るように改良された、トレンチ分離を有する半導体装置
の製造方法を提供することを主要な目的とする。 【解決手段】 印字領域の上部分にもトレンチ分離用溝
１０５を形成するための開口部を有するレジストパター
ン１０４を、半導体ウェハ１０１の上に形成する。レジ
ストパターン１０４をマスクに用いて、半導体ウェハ１
０１の表面をエッチングし、トレンチ分離用溝１０５を
形成する。レジストパターン１０４を除去した後、トレ
ンチ分離用溝１０５を埋込むように、半導体ウェハ１０
１の上に酸化膜１０６を形成する。酸化膜１０６を化学
的機械的研磨により研磨し、それによってトレンチ分離
１０８を形成する。
るように改良された、トレンチ分離を有する半導体装置
の製造方法を提供することを主要な目的とする。 【解決手段】 印字領域の上部分にもトレンチ分離用溝
１０５を形成するための開口部を有するレジストパター
ン１０４を、半導体ウェハ１０１の上に形成する。レジ
ストパターン１０４をマスクに用いて、半導体ウェハ１
０１の表面をエッチングし、トレンチ分離用溝１０５を
形成する。レジストパターン１０４を除去した後、トレ
ンチ分離用溝１０５を埋込むように、半導体ウェハ１０
１の上に酸化膜１０６を形成する。酸化膜１０６を化学
的機械的研磨により研磨し、それによってトレンチ分離
１０８を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、一般に、トレン
チ分離を有する半導体装置に関するものであり、より特
定的には、シャロートレンチ分離（Shallow Trench Iso
lation）（以下ＳＴＩと略す）と呼ばれるトレンチ分離
を有する半導体装置に関する。この発明は、また、その
ようなトレンチ分離を有する半導体装置の製造方法に関
する。
チ分離を有する半導体装置に関するものであり、より特
定的には、シャロートレンチ分離（Shallow Trench Iso
lation）（以下ＳＴＩと略す）と呼ばれるトレンチ分離
を有する半導体装置に関する。この発明は、また、その
ようなトレンチ分離を有する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】図７〜図１３は、従来のトレンチ分離
（ＳＴＩ）の製造方法の各工程における半導体装置の断
面図である。図１４は、図７〜図１３の各図中におけ
る、「露光しない領域」と「露光領域」との区別を明確
にするために、これらを平面的に、半導体単結晶基板
（たとえば、シリコンウェハ）１上で示した図である。
図７〜図１３の各工程における断面図は、図１４中のＡ
−Ｂ線に沿う断面図である。図１４において、Ａ側が
「露光しない領域」を示しており、Ｂ側が「露光領域」
を示している。
（ＳＴＩ）の製造方法の各工程における半導体装置の断
面図である。図１４は、図７〜図１３の各図中におけ
る、「露光しない領域」と「露光領域」との区別を明確
にするために、これらを平面的に、半導体単結晶基板
（たとえば、シリコンウェハ）１上で示した図である。
図７〜図１３の各工程における断面図は、図１４中のＡ
−Ｂ線に沿う断面図である。図１４において、Ａ側が
「露光しない領域」を示しており、Ｂ側が「露光領域」
を示している。
【０００３】図７を参照して、たとえばシリコンウェハ
１の主表面上に、下敷酸化膜２を形成する。下敷酸化膜
２は、たとえば、熱酸化法により、シリコンウェハ１を
酸化して形成される。
１の主表面上に、下敷酸化膜２を形成する。下敷酸化膜
２は、たとえば、熱酸化法により、シリコンウェハ１を
酸化して形成される。
【０００４】続いて、シリコンウェハ１の主表面上に形
成された下敷酸化膜２の表面上に、たとえば、ＬＰＣＶ
Ｄ（Low Pressure Chemical Vapor Deposition）法で、
シリコン窒化膜（Ｓｉ3Ｎ4膜）３を堆積する。このシリ
コン窒化膜３は、後のＣＭＰ（Chemical Mechanical Po
lishing）研磨での耐研磨層となるものである。
成された下敷酸化膜２の表面上に、たとえば、ＬＰＣＶ
Ｄ（Low Pressure Chemical Vapor Deposition）法で、
シリコン窒化膜（Ｓｉ3Ｎ4膜）３を堆積する。このシリ
コン窒化膜３は、後のＣＭＰ（Chemical Mechanical Po
lishing）研磨での耐研磨層となるものである。
【０００５】その後、シリコンウェハ１の主表面上に形
成されたシリコン窒化膜３の上に、全面にポジレジスト
膜４を塗布する。図７中右側の「露光領域」だけにマス
クをかけて露光し、図７中の左側の「露光しない領域」
には露光光を当てない。
成されたシリコン窒化膜３の上に、全面にポジレジスト
膜４を塗布する。図７中右側の「露光領域」だけにマス
クをかけて露光し、図７中の左側の「露光しない領域」
には露光光を当てない。
【０００６】その後、ポジレジスト膜４を現像する。す
ると、「露光領域」で露光光が当った場所は、ポジレジ
スト膜４は現像液に溶けて残らず、右側の「露光領域」
で露光光が当らなかった場所のポジレジスト膜と、図中
左側の「露光しない領域」のポジレジスト膜は現像液に
溶けず、図のように、ポジレジスト膜４が残る。
ると、「露光領域」で露光光が当った場所は、ポジレジ
スト膜４は現像液に溶けて残らず、右側の「露光領域」
で露光光が当らなかった場所のポジレジスト膜と、図中
左側の「露光しない領域」のポジレジスト膜は現像液に
溶けず、図のように、ポジレジスト膜４が残る。
【０００７】ここで、シリコンウェハ１上に「露光しな
い領域」をなぜ設ける必要があるかについて説明する。
い領域」をなぜ設ける必要があるかについて説明する。
【０００８】シリコンウェハ１上に集積回路、つまり、
ＩＣ（Integrated Circuits）を製造するとき、製造収
率を上げるためには、「露光しない領域」をなくして、
その場所にも、ＩＣを製造すればよいはずである。しか
し、ＩＣを製造するときには、そのシリコンウェハを識
別するための、「ロットナンバー」や「ウェハナンバ
ー」を刻印しなければならない。もし、その「ロットナ
ンバー」や「ウェハナンバー」を刻印する場所を「露光
領域」とし、マスクをかけて露光すると、その領域では
「ロットナンバー」や「ウェハナンバー」の印字の上に
マスクのパターンが重なってしまい、「ロットナンバ
ー」や「ウェハナンバー」の印字が、目視では、判別が
難しくなる。そのため、シリコンウェハ１上のほんの一
部に「露光しない領域」を設けて、その領域に「ロット
ナンバー」や「ウェハナンバー」を刻印するのである。
なお、図７〜図１３では、便宜上、左側に「露光しない
領域」を設け、右側に「露光領域」を設けて説明してい
るが、実際の工程では、右側の「露光領域」の方が、
「露光しない領域」よりも、数十倍広い面積となる。
ＩＣ（Integrated Circuits）を製造するとき、製造収
率を上げるためには、「露光しない領域」をなくして、
その場所にも、ＩＣを製造すればよいはずである。しか
し、ＩＣを製造するときには、そのシリコンウェハを識
別するための、「ロットナンバー」や「ウェハナンバ
ー」を刻印しなければならない。もし、その「ロットナ
ンバー」や「ウェハナンバー」を刻印する場所を「露光
領域」とし、マスクをかけて露光すると、その領域では
「ロットナンバー」や「ウェハナンバー」の印字の上に
マスクのパターンが重なってしまい、「ロットナンバ
ー」や「ウェハナンバー」の印字が、目視では、判別が
難しくなる。そのため、シリコンウェハ１上のほんの一
部に「露光しない領域」を設けて、その領域に「ロット
ナンバー」や「ウェハナンバー」を刻印するのである。
なお、図７〜図１３では、便宜上、左側に「露光しない
領域」を設け、右側に「露光領域」を設けて説明してい
るが、実際の工程では、右側の「露光領域」の方が、
「露光しない領域」よりも、数十倍広い面積となる。
【０００９】このようにすることによって、「ロットナ
ンバー」や「ウェハナンバー」の印字の上にマスクのパ
ターンがかからず、「ロットナンバー」や「ウェハナン
バー」の印字が目視で読めるということになる。
ンバー」や「ウェハナンバー」の印字の上にマスクのパ
ターンがかからず、「ロットナンバー」や「ウェハナン
バー」の印字が目視で読めるということになる。
【００１０】次に、図８を参照して、ポジレジスト膜４
をエッチングマスクとして、ポジレジスト膜４がない場
所のシリコン窒化膜３、下敷酸化膜２、シリコンウェハ
１を、シリコン窒化膜３→下敷酸化膜２→シリコンウェ
ハ１の順序でエッチングしていく。シリコンウェハ１が
エッチングされた場所は、ＳＴＩの酸化膜を埋込むため
のトレンチ分離用溝５となる。その後、エッチングマス
クとして使用したポジレジスト膜４を除去する。
をエッチングマスクとして、ポジレジスト膜４がない場
所のシリコン窒化膜３、下敷酸化膜２、シリコンウェハ
１を、シリコン窒化膜３→下敷酸化膜２→シリコンウェ
ハ１の順序でエッチングしていく。シリコンウェハ１が
エッチングされた場所は、ＳＴＩの酸化膜を埋込むため
のトレンチ分離用溝５となる。その後、エッチングマス
クとして使用したポジレジスト膜４を除去する。
【００１１】続いて、図９を参照して、たとえば、ＨＤ
Ｐ（High Density Plasma）−ＳｉＯ2膜を、シリコンウ
ェハ１上全面に堆積して、トレンチ分離用溝５の溝の中
に、厚膜酸化膜６を埋込む。「露光しない領域」には厚
膜酸化膜６を埋込む溝がないので、ＨＤＰ−ＳｉＯ2膜
がシリコン窒化膜３上にそのまま堆積される。
Ｐ（High Density Plasma）−ＳｉＯ2膜を、シリコンウ
ェハ１上全面に堆積して、トレンチ分離用溝５の溝の中
に、厚膜酸化膜６を埋込む。「露光しない領域」には厚
膜酸化膜６を埋込む溝がないので、ＨＤＰ−ＳｉＯ2膜
がシリコン窒化膜３上にそのまま堆積される。
【００１２】なお、ＨＤＰ−ＳｉＯ2膜の代わりに、Ｃ
ＶＤ−ＳｉＯ2膜で、トレンチ分離用溝５の中に、厚膜
酸化膜６を埋込んでもよい。
ＶＤ−ＳｉＯ2膜で、トレンチ分離用溝５の中に、厚膜
酸化膜６を埋込んでもよい。
【００１３】ＳＴＩの製造方法では、トレンチ分離用溝
５に厚膜酸化膜６を埋込んだ後、公知のＣＭＰ法で、シ
リコン窒化膜３より上の余分な厚膜酸化膜６を削り落と
すという方法を取る。
５に厚膜酸化膜６を埋込んだ後、公知のＣＭＰ法で、シ
リコン窒化膜３より上の余分な厚膜酸化膜６を削り落と
すという方法を取る。
【００１４】しかし、図９で示したような断面構造のま
まで、ＣＭＰ法で余分な厚膜酸化膜６を削り落とすと、
シリコンウェハ１の図中左側の「露光しない領域」のシ
リコン窒化膜３上にある厚膜酸化膜６を全部削り落とさ
なさければならなくなる。シリコンウェハ１の、図中左
側の「露光しない領域」のシリコン窒化膜３上にある厚
膜酸化膜６は、トレンチ分離用溝５がないので、ＨＤＰ
−ＳｉＯ2膜で堆積した膜厚分だけの厚膜酸化膜６が、
シリコン窒化膜３の上に堆積されていることになる。つ
まり、膜厚の厚い酸化膜が広い面積で堆積していること
になる。ここで広い面積という表現を用いた理由は次の
とおりである。すなわち、上述したように、「露光しな
い領域」は「露光領域」に比較して、数十倍小さい面積
であるが、その小さい「露光しない領域」の面積でも、
ＣＭＰ法にとっては、研磨量のばらつきを増加させるほ
どの面積であるので、敢えて、“広い面積”という表現
を用いたのである。
まで、ＣＭＰ法で余分な厚膜酸化膜６を削り落とすと、
シリコンウェハ１の図中左側の「露光しない領域」のシ
リコン窒化膜３上にある厚膜酸化膜６を全部削り落とさ
なさければならなくなる。シリコンウェハ１の、図中左
側の「露光しない領域」のシリコン窒化膜３上にある厚
膜酸化膜６は、トレンチ分離用溝５がないので、ＨＤＰ
−ＳｉＯ2膜で堆積した膜厚分だけの厚膜酸化膜６が、
シリコン窒化膜３の上に堆積されていることになる。つ
まり、膜厚の厚い酸化膜が広い面積で堆積していること
になる。ここで広い面積という表現を用いた理由は次の
とおりである。すなわち、上述したように、「露光しな
い領域」は「露光領域」に比較して、数十倍小さい面積
であるが、その小さい「露光しない領域」の面積でも、
ＣＭＰ法にとっては、研磨量のばらつきを増加させるほ
どの面積であるので、敢えて、“広い面積”という表現
を用いたのである。
【００１５】そのようなシリコンウェハ１をＣＭＰ法で
研磨すると、酸化膜の研磨量がシリコンウェハ１の色々
な場所で大きく違ってきて、シリコンウェハ１上全面で
のＣＭＰ法の研磨量のばらつきが大きくなり、ひいて
は、トレンチ分離８（図１３参照）の最表面の、シリコ
ンウェハ１の最表面からの、高さが、各々のトレンチ分
離８で異なってしまうということになる。
研磨すると、酸化膜の研磨量がシリコンウェハ１の色々
な場所で大きく違ってきて、シリコンウェハ１上全面で
のＣＭＰ法の研磨量のばらつきが大きくなり、ひいて
は、トレンチ分離８（図１３参照）の最表面の、シリコ
ンウェハ１の最表面からの、高さが、各々のトレンチ分
離８で異なってしまうということになる。
【００１６】悪いときには、トレンチ分離８の最表面の
高さが、シリコンウェハ１の最表面よりも下になってし
まうことがある。そのような場所に、トランジスタのゲ
ート酸化膜を形成し、その後、トランジスタのゲート電
極となるべきポリシリコン膜を堆積し、これらをゲート
電極の形状にエッチングするときに、次のような問題が
生じる。
高さが、シリコンウェハ１の最表面よりも下になってし
まうことがある。そのような場所に、トランジスタのゲ
ート酸化膜を形成し、その後、トランジスタのゲート電
極となるべきポリシリコン膜を堆積し、これらをゲート
電極の形状にエッチングするときに、次のような問題が
生じる。
【００１７】すなわち、たとえば、トレンチ分離８の最
表面の高さがシリコンウェハ１の最表面より高いが、ト
レンチ分離８の最表面の高さが各々のトレンチ分離８で
異なっているということになると、ゲート電極のエッチ
ング時にポリシリコン膜の残渣が残ったり（トレンチ分
離８の最表面の高さが高い場合）、ゲート電極のエッチ
ング中に、ポリシリコン膜の下地のゲート酸化膜が突き
破られ、トランジスタのドレイン・ソース領域のシリコ
ンウェハ１をエッチングしてしまうことがある（トレン
チ分離８の最表面の高さが低い場合）。
表面の高さがシリコンウェハ１の最表面より高いが、ト
レンチ分離８の最表面の高さが各々のトレンチ分離８で
異なっているということになると、ゲート電極のエッチ
ング時にポリシリコン膜の残渣が残ったり（トレンチ分
離８の最表面の高さが高い場合）、ゲート電極のエッチ
ング中に、ポリシリコン膜の下地のゲート酸化膜が突き
破られ、トランジスタのドレイン・ソース領域のシリコ
ンウェハ１をエッチングしてしまうことがある（トレン
チ分離８の最表面の高さが低い場合）。
【００１８】ポリシリコン膜の残渣が残ってしまってゲ
ート電極が正しい構造通りに形成されていないトランジ
スタや、ドレイン・ソース領域のシリコンウェハ１がエ
ッチングされてしまったトランジスタは、トランジスタ
として正しく機能しないので、ＩＣとしても正常に機能
しないことになる。
ート電極が正しい構造通りに形成されていないトランジ
スタや、ドレイン・ソース領域のシリコンウェハ１がエ
ッチングされてしまったトランジスタは、トランジスタ
として正しく機能しないので、ＩＣとしても正常に機能
しないことになる。
【００１９】また、トレンチ分離８の最表面の高さが、
シリコンウェハ１の最表面よりも下になっている場所に
トランジスタを形成すると、ゲート電極に印加されてい
る電圧が０（Ｖ）のときでも、微弱な電流が流れてしま
う。
シリコンウェハ１の最表面よりも下になっている場所に
トランジスタを形成すると、ゲート電極に印加されてい
る電圧が０（Ｖ）のときでも、微弱な電流が流れてしま
う。
【００２０】そのようなトランジスタで構成されたＩＣ
は、動作時ではなく、待機時（ゲート電極の電圧が０
（Ｖ）のとき）に、多くの消費電流が流れるので、特に
待機時に、消費電力が小さくなければならないメモリＩ
Ｃなどでは、致命的な欠陥となる。したがって、トレン
チ分離８の最表面の高さは、それぞれのトレンチ分離８
で同じにしておく必要がある。トレンチ分離８の最表面
の高さをそれぞれのトレンチ分離８で同じにしておくに
は、ＣＭＰの研磨量のばらつきを小さく抑える必要があ
るが、そのためには、膜厚の厚い酸化膜が広い面積で堆
積している場所をなくす必要がある。すなわち、図１０
のように、シリコンウェハ１の左側の「露光しない領
域」以外の部分にレジスト膜７をかけて、シリコンウェ
ハ１の左側の「露光しない領域」の厚い厚膜酸化膜６を
ある程度エッチングしておく必要がある。この厚い厚膜
酸化膜６をある程度エッチングしておくことを、一般的
には、ＣＭＰ処理前の「プリエッチ」と呼んでいる。
は、動作時ではなく、待機時（ゲート電極の電圧が０
（Ｖ）のとき）に、多くの消費電流が流れるので、特に
待機時に、消費電力が小さくなければならないメモリＩ
Ｃなどでは、致命的な欠陥となる。したがって、トレン
チ分離８の最表面の高さは、それぞれのトレンチ分離８
で同じにしておく必要がある。トレンチ分離８の最表面
の高さをそれぞれのトレンチ分離８で同じにしておくに
は、ＣＭＰの研磨量のばらつきを小さく抑える必要があ
るが、そのためには、膜厚の厚い酸化膜が広い面積で堆
積している場所をなくす必要がある。すなわち、図１０
のように、シリコンウェハ１の左側の「露光しない領
域」以外の部分にレジスト膜７をかけて、シリコンウェ
ハ１の左側の「露光しない領域」の厚い厚膜酸化膜６を
ある程度エッチングしておく必要がある。この厚い厚膜
酸化膜６をある程度エッチングしておくことを、一般的
には、ＣＭＰ処理前の「プリエッチ」と呼んでいる。
【００２１】「ロットナンバー」や「ウェハナンバー」
の印字を目視で読みやすくするために、トレンチ分離用
溝５を形成するためのマスクで、「露光しない領域」を
わざわざ形成する従来技術では、ＣＭＰ法での研磨の前
には、必ず、この「プリエッチ」と呼ぶ前処理が必要に
なってくる。
の印字を目視で読みやすくするために、トレンチ分離用
溝５を形成するためのマスクで、「露光しない領域」を
わざわざ形成する従来技術では、ＣＭＰ法での研磨の前
には、必ず、この「プリエッチ」と呼ぶ前処理が必要に
なってくる。
【００２２】また、従来技術では、図１０を参照して、
「露光しない領域」にだけレジスト膜７をかけないで、
かつ「露光しない領域」だけを「プリエッチ」すること
になっているが、「露光領域」でも、たとえば、ＩＣの
周辺回路部分などに、膜厚の厚い酸化膜が広い面積で堆
積されている場所（つまり、ＳＴＩが完成された時点
で、広い活性領域になる場所）があると、やはり、その
場所が原因でＣＭＰ法での研磨量にばらつきが出るの
で、「露光領域」の場所でも「プリエッチ」を行なわな
ければならないことになってしまう。そうすると、「露
光領域」の場所での「プリエッチ」用のマスクが必要に
なってくるので、さらに製造工程が増えることになる。
「露光しない領域」にだけレジスト膜７をかけないで、
かつ「露光しない領域」だけを「プリエッチ」すること
になっているが、「露光領域」でも、たとえば、ＩＣの
周辺回路部分などに、膜厚の厚い酸化膜が広い面積で堆
積されている場所（つまり、ＳＴＩが完成された時点
で、広い活性領域になる場所）があると、やはり、その
場所が原因でＣＭＰ法での研磨量にばらつきが出るの
で、「露光領域」の場所でも「プリエッチ」を行なわな
ければならないことになってしまう。そうすると、「露
光領域」の場所での「プリエッチ」用のマスクが必要に
なってくるので、さらに製造工程が増えることになる。
【００２３】次に、図１１を参照して、「プリエッチ」
により、広くて厚い厚膜酸化膜６をある程度エッチング
した後に、マスクとして使用したレジスト膜７を除去す
る。
により、広くて厚い厚膜酸化膜６をある程度エッチング
した後に、マスクとして使用したレジスト膜７を除去す
る。
【００２４】次に、図１２を参照して、シリコンウェハ
１の左側の「露光しない領域」にあった広くて厚い厚膜
酸化膜６をある程度エッチングした後に、ＣＭＰ法でシ
リコン窒化膜３上の余分な厚膜酸化膜６を削り落とす。
ＣＭＰ法では、一般的に、酸化膜は削ることができて
も、シリコン窒化膜は研磨されない、もしくは、研磨さ
れた後としてもほんのわずかであるので、図１２のよう
に、シリコン窒化膜３の最表面の高さとトレンチ分離８
の最表面の高さは同じになる。
１の左側の「露光しない領域」にあった広くて厚い厚膜
酸化膜６をある程度エッチングした後に、ＣＭＰ法でシ
リコン窒化膜３上の余分な厚膜酸化膜６を削り落とす。
ＣＭＰ法では、一般的に、酸化膜は削ることができて
も、シリコン窒化膜は研磨されない、もしくは、研磨さ
れた後としてもほんのわずかであるので、図１２のよう
に、シリコン窒化膜３の最表面の高さとトレンチ分離８
の最表面の高さは同じになる。
【００２５】図１２と図１３を参照して、残った余分な
シリコン窒化膜３と下敷酸化膜２を除去し、これによっ
てトレンチ分離８が完成する。なお、シリコン窒化膜３
の除去は、熱リン酸溶液で行ない、下敷酸化膜２の除去
はフッ酸溶液で行なわれる。
シリコン窒化膜３と下敷酸化膜２を除去し、これによっ
てトレンチ分離８が完成する。なお、シリコン窒化膜３
の除去は、熱リン酸溶液で行ない、下敷酸化膜２の除去
はフッ酸溶液で行なわれる。
【００２６】
【発明が解決しようとする課題】次に、上述した従来技
術の問題点について説明する。
術の問題点について説明する。
【００２７】従来技術によれば、図７〜図１３を参照し
て、シリコンウェハを識別するための「ロットナンバ
ー」や「ウェハナンバー」を目視で判別しやすくするた
めに、シリコンウェハの一部にＳＴＩを形成するための
マスクをかけないで、全く「露光しない領域」を形成し
なければならない。
て、シリコンウェハを識別するための「ロットナンバ
ー」や「ウェハナンバー」を目視で判別しやすくするた
めに、シリコンウェハの一部にＳＴＩを形成するための
マスクをかけないで、全く「露光しない領域」を形成し
なければならない。
【００２８】しかしながら、全く「露光しない領域」の
部分に堆積された厚膜酸化膜だけを除去するという余分
な工程を行なわなければ、シリコンウェハ全体でのＣＭ
Ｐ法での研磨量のばらつきが大きくなって、トレンチ分
離の最表面のシリコンウェハの最表面からの高さがばら
ついて、トランジスタ特性に悪影響が出たりすることが
あった。ひいては、それらのトランジスタで構成されて
いるＩＣが正常に機能しなかったり、待機消費電流が多
くなってしまうという欠陥が発生するという問題点があ
った。
部分に堆積された厚膜酸化膜だけを除去するという余分
な工程を行なわなければ、シリコンウェハ全体でのＣＭ
Ｐ法での研磨量のばらつきが大きくなって、トレンチ分
離の最表面のシリコンウェハの最表面からの高さがばら
ついて、トランジスタ特性に悪影響が出たりすることが
あった。ひいては、それらのトランジスタで構成されて
いるＩＣが正常に機能しなかったり、待機消費電流が多
くなってしまうという欠陥が発生するという問題点があ
った。
【００２９】それゆえに、この発明の目的は、上記のよ
うな問題点を解決するためになされたもので、全く「露
光しない領域」に堆積された厚膜酸化膜を除去するとい
う余分な工程を必要としないように改良された、トレン
チ分離を有する半導体装置を提供することにある。
うな問題点を解決するためになされたもので、全く「露
光しない領域」に堆積された厚膜酸化膜を除去するとい
う余分な工程を必要としないように改良された、トレン
チ分離を有する半導体装置を提供することにある。
【００３０】この発明の他の目的は、トレンチ分離の最
表面のシリコンウェハの最表面からの高さがばらつかな
いようにし、トランジスタを正常に形成することができ
るように改良された、トレンチ分離を有する半導体装置
を提供することにある。
表面のシリコンウェハの最表面からの高さがばらつかな
いようにし、トランジスタを正常に形成することができ
るように改良された、トレンチ分離を有する半導体装置
を提供することにある。
【００３１】この発明のさらに他の目的は、正常に動作
させることができるように改良された、トレンチ分離を
有する半導体装置を提供することにある。
させることができるように改良された、トレンチ分離を
有する半導体装置を提供することにある。
【００３２】この発明のさらに他の目的は、そのような
トレンチ分離を有する半導体装置の製造方法を提供する
ことにある。
トレンチ分離を有する半導体装置の製造方法を提供する
ことにある。
【００３３】
【課題を解決するための手段】この発明の第１の局面に
従う、トレンチ分離を有する半導体装置は、半導体ウェ
ハを備える。上記半導体ウェハの上に、集積回路を形成
する領域と、ウェハを識別するための印字が刻印された
印字領域とが設けられている。上記半導体ウェハの表面
であって、上記集積回路を形成する領域に、トレンチ分
離用溝が設けられている。上記印字領域にも、上記刻印
された印字に重ねて、トレンチ分離用溝が形成されてい
る。
従う、トレンチ分離を有する半導体装置は、半導体ウェ
ハを備える。上記半導体ウェハの上に、集積回路を形成
する領域と、ウェハを識別するための印字が刻印された
印字領域とが設けられている。上記半導体ウェハの表面
であって、上記集積回路を形成する領域に、トレンチ分
離用溝が設けられている。上記印字領域にも、上記刻印
された印字に重ねて、トレンチ分離用溝が形成されてい
る。
【００３４】この発明の第２の局面に従うトレンチ分離
を有する半導体装置においては、上記印字は、光学特性
認識（ＯＣＲ：Optical Character Recognition）ソフ
トにより読取られる。
を有する半導体装置においては、上記印字は、光学特性
認識（ＯＣＲ：Optical Character Recognition）ソフ
トにより読取られる。
【００３５】この発明の第３の局面に従うトレンチ分離
を有する半導体装置においては、上記トレンチ分離用溝
の中に、酸化膜が埋込まれている。上記酸化膜の上端の
位置は、上記半導体基板の主表面の位置より高くされて
いる。
を有する半導体装置においては、上記トレンチ分離用溝
の中に、酸化膜が埋込まれている。上記酸化膜の上端の
位置は、上記半導体基板の主表面の位置より高くされて
いる。
【００３６】この発明の第４の局面に従うトレンチ分離
を有する半導体装置においては、上記印字領域は、上記
半導体ウェハの縁の一部に設けられている。印字領域が
上記半導体ウェハの縁の一部に設けられているので、半
導体ウェハの表面の有効利用が図れる。
を有する半導体装置においては、上記印字領域は、上記
半導体ウェハの縁の一部に設けられている。印字領域が
上記半導体ウェハの縁の一部に設けられているので、半
導体ウェハの表面の有効利用が図れる。
【００３７】この発明の第５の局面に従うトレンチ分離
を有する半導体装置においては、上記酸化膜の上端の高
さは、半導体ウェハの全面において、均一に等しくされ
ている。
を有する半導体装置においては、上記酸化膜の上端の高
さは、半導体ウェハの全面において、均一に等しくされ
ている。
【００３８】この発明の第６の局面に従うトレンチ分離
を有する半導体装置においては、上記印字は、ロットナ
ンバーまたはウェハナンバーを含む。
を有する半導体装置においては、上記印字は、ロットナ
ンバーまたはウェハナンバーを含む。
【００３９】この発明の第７の局面に従うトレンチ分離
を有する半導体装置の製造方法においては、まず、ウェ
ハを識別するための印字が刻印された印字領域と集積回
路を形成する回路領域とを有する半導体ウェハの上にフ
ォトレジストを形成する（第１工程）。上記フォトレジ
ストの、上記印字領域および上記回路領域の上部分を選
択的に露光し、次いで現像し、それによって、上記印字
領域および上記回路領域の上部分にトレンチ分離用溝を
形成するための開口部を有するレジストパターンを、上
記半導体ウェハの上に形成する（第２工程）。上記レジ
ストパターンをマスクに用いて、上記半導体ウェハの表
面をエッチングし、トレンチ分離用溝を形成する（第３
工程）。上記レジストパターンを除去する（第４工
程）。上記トレンチ分離用溝を埋込むように上記半導体
ウェハの上に酸化膜を形成する（第５工程）。上記酸化
膜を化学的機械的研磨により研磨し、それによってトレ
ンチ分離を形成する（第６工程）。
を有する半導体装置の製造方法においては、まず、ウェ
ハを識別するための印字が刻印された印字領域と集積回
路を形成する回路領域とを有する半導体ウェハの上にフ
ォトレジストを形成する（第１工程）。上記フォトレジ
ストの、上記印字領域および上記回路領域の上部分を選
択的に露光し、次いで現像し、それによって、上記印字
領域および上記回路領域の上部分にトレンチ分離用溝を
形成するための開口部を有するレジストパターンを、上
記半導体ウェハの上に形成する（第２工程）。上記レジ
ストパターンをマスクに用いて、上記半導体ウェハの表
面をエッチングし、トレンチ分離用溝を形成する（第３
工程）。上記レジストパターンを除去する（第４工
程）。上記トレンチ分離用溝を埋込むように上記半導体
ウェハの上に酸化膜を形成する（第５工程）。上記酸化
膜を化学的機械的研磨により研磨し、それによってトレ
ンチ分離を形成する（第６工程）。
【００４０】この発明によれば、ＳＴＩを形成するため
のマスクで、ウェハ全面を露光する。すなわち、従来
「露光しない領域」も露光する。これによって、従来
「露光しない領域」に残っていた、膜厚が厚く、広い面
積を占めていた、シリコン窒化膜上の、厚膜酸化膜をな
くすことができる。ひいては、「プリエッチ」を行なわ
ず、直接、ＣＭＰ研磨を行なうことができる。
のマスクで、ウェハ全面を露光する。すなわち、従来
「露光しない領域」も露光する。これによって、従来
「露光しない領域」に残っていた、膜厚が厚く、広い面
積を占めていた、シリコン窒化膜上の、厚膜酸化膜をな
くすことができる。ひいては、「プリエッチ」を行なわ
ず、直接、ＣＭＰ研磨を行なうことができる。
【００４１】この発明の第８の局面に従うトレンチ分離
を有する半導体装置の製造方法においては、上記第６工
程における酸化膜の研磨は、上記印字領域上の酸化膜を
予めエッチングする工程を経由せずに、上記第５工程の
後、直ちに行なわれる。
を有する半導体装置の製造方法においては、上記第６工
程における酸化膜の研磨は、上記印字領域上の酸化膜を
予めエッチングする工程を経由せずに、上記第５工程の
後、直ちに行なわれる。
【００４２】この発明の第９の局面に従うトレンチ分離
を有する半導体装置の製造方法においては、上記第１工
程におけるレジスト膜の形成は、上記半導体ウェハの上
に、下敷酸化膜およびシリコン窒化膜を順次形成した後
に行なわれる。
を有する半導体装置の製造方法においては、上記第１工
程におけるレジスト膜の形成は、上記半導体ウェハの上
に、下敷酸化膜およびシリコン窒化膜を順次形成した後
に行なわれる。
【００４３】この発明の第１０の局面に従うトレンチ分
離を有する半導体装置の製造方法においては、上記第６
工程の後、上記印字を光学特性認識ソフトで読取る第７
工程を含む。
離を有する半導体装置の製造方法においては、上記第６
工程の後、上記印字を光学特性認識ソフトで読取る第７
工程を含む。
【００４４】この発明によれば、ウェハを識別するため
の「ロットナンバー」や「ウェハナンバー」等の印字が
刻印された領域の上にも、重ねて、トレンチ分離用溝を
形成するマスクを用いて露光する。得られた半導体ウェ
ハは印字の上にパターンがあるので、目視で印字を判別
しにくいものである。しかし、そのようなウェハでも、
ＯＣＲソフトで印字を読取るので、ウェハを識別するこ
とができる。
の「ロットナンバー」や「ウェハナンバー」等の印字が
刻印された領域の上にも、重ねて、トレンチ分離用溝を
形成するマスクを用いて露光する。得られた半導体ウェ
ハは印字の上にパターンがあるので、目視で印字を判別
しにくいものである。しかし、そのようなウェハでも、
ＯＣＲソフトで印字を読取るので、ウェハを識別するこ
とができる。
【００４５】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。
について説明する。
【００４６】図１〜図５は、本発明の実施の形態に係る
ＳＴＩの製造方法の順序の各工程における半導体装置の
断面図である。図６は、以下で述べる、「従来露光しな
かった領域」と「露光領域」との区別を、平面的に、シ
リコンウェハ１０１上で示した図である。図６におけ
る、Ａ−Ｂ線に沿う断面図が、図１〜図５における断面
に対応している。図６中、Ｂ側が、図１〜図５の左側の
「従来露光しなかった領域」であり、Ａ側が、図１〜図
５の右側の「露光領域」である。
ＳＴＩの製造方法の順序の各工程における半導体装置の
断面図である。図６は、以下で述べる、「従来露光しな
かった領域」と「露光領域」との区別を、平面的に、シ
リコンウェハ１０１上で示した図である。図６におけ
る、Ａ−Ｂ線に沿う断面図が、図１〜図５における断面
に対応している。図６中、Ｂ側が、図１〜図５の左側の
「従来露光しなかった領域」であり、Ａ側が、図１〜図
５の右側の「露光領域」である。
【００４７】図１を参照して、シリコンウェハ１０１の
主表面上に、下敷酸化膜１０２を形成する。下敷酸化膜
１０２は、たとえば、熱酸化法により、シリコンウェハ
１０１を酸化して形成する。
主表面上に、下敷酸化膜１０２を形成する。下敷酸化膜
１０２は、たとえば、熱酸化法により、シリコンウェハ
１０１を酸化して形成する。
【００４８】続いて、下敷酸化膜１０２の表面上に、た
とえば、ＬＰＣＶＤ法で、シリコン窒化膜１０３を堆積
する。このシリコン窒化膜１０３は、後のＣＭＰ研磨で
の耐研磨層として働く。
とえば、ＬＰＣＶＤ法で、シリコン窒化膜１０３を堆積
する。このシリコン窒化膜１０３は、後のＣＭＰ研磨で
の耐研磨層として働く。
【００４９】その後、シリコン窒化膜１０３の上全面
に、ポジレジスト膜１０４を塗布する。図１の右側の
「露光領域」と左側の「従来露光しなかった領域」の両
方にマスクをかけて、どちらにも露光光を当て、その
後、ポジレジスト膜１０４を現像する。
に、ポジレジスト膜１０４を塗布する。図１の右側の
「露光領域」と左側の「従来露光しなかった領域」の両
方にマスクをかけて、どちらにも露光光を当て、その
後、ポジレジスト膜１０４を現像する。
【００５０】すると、図１の右側の「露光領域」や左側
の「従来露光しなかった領域」で、露光光が当った場所
のポジレジスト膜１０４は、現像液に溶けて残らない。
また、図１の右側の「露光領域」で露光光が当らなかっ
た場所のポジレジスト膜や、図１の左側の「従来露光し
なかった領域」で露光光が当らなかった場所のポジレジ
スト膜１０４は現像液に溶けず、図のように、ポジレジ
スト膜１０４が残る。
の「従来露光しなかった領域」で、露光光が当った場所
のポジレジスト膜１０４は、現像液に溶けて残らない。
また、図１の右側の「露光領域」で露光光が当らなかっ
た場所のポジレジスト膜や、図１の左側の「従来露光し
なかった領域」で露光光が当らなかった場所のポジレジ
スト膜１０４は現像液に溶けず、図のように、ポジレジ
スト膜１０４が残る。
【００５１】本実施例の特徴は、「従来露光しなかった
領域」には、従来通りに、シリコンウェハ１０１を識別
するための「ロットナンバー」や「ウェハナンバー」
が、この「従来露光しなかった領域」にマスクをかけて
露光する前に、既に刻印されているということである。
したがって、「ロットナンバー」や「ウェハナンバー」
の印字の上にマスクパターンが重なっており、「ロット
ナンバー」や「ウェハナンバー」の印字等は、目視では
判別しにくくなっているということである。
領域」には、従来通りに、シリコンウェハ１０１を識別
するための「ロットナンバー」や「ウェハナンバー」
が、この「従来露光しなかった領域」にマスクをかけて
露光する前に、既に刻印されているということである。
したがって、「ロットナンバー」や「ウェハナンバー」
の印字の上にマスクパターンが重なっており、「ロット
ナンバー」や「ウェハナンバー」の印字等は、目視では
判別しにくくなっているということである。
【００５２】また、もう１つ記しておかなければならな
いことは、次のとおりである。従来技術の図１０で説明
していたが、「露光領域」でも、たとえば、ＩＣの周辺
回路部分などに、膜厚の厚い酸化膜が広い面積で堆積さ
れている場所（つまり、ＳＴＩが完成された時点で、広
い活性領域になる場所）があると、やはり、その場所が
原因でＣＭＰ法での研磨量にばらつきが出るので、「露
光領域」の場所でも、「プリエッチ」を行なわなければ
ならないことになってしまう。そうなってしまうと、
「プリエッチ」用のマスクが必要になってくる。そこ
で、ポジレジスト膜を露光するマスクは、膜厚の厚い酸
化膜が広い面積で堆積されている場所がないように、
「ダミーパターン」を入れている。すなわちポジレジス
ト膜を露光するマスクは、膜厚の厚い酸化膜の広い面積
を分断するようなマスクになっている。（図１参照）。
いことは、次のとおりである。従来技術の図１０で説明
していたが、「露光領域」でも、たとえば、ＩＣの周辺
回路部分などに、膜厚の厚い酸化膜が広い面積で堆積さ
れている場所（つまり、ＳＴＩが完成された時点で、広
い活性領域になる場所）があると、やはり、その場所が
原因でＣＭＰ法での研磨量にばらつきが出るので、「露
光領域」の場所でも、「プリエッチ」を行なわなければ
ならないことになってしまう。そうなってしまうと、
「プリエッチ」用のマスクが必要になってくる。そこ
で、ポジレジスト膜を露光するマスクは、膜厚の厚い酸
化膜が広い面積で堆積されている場所がないように、
「ダミーパターン」を入れている。すなわちポジレジス
ト膜を露光するマスクは、膜厚の厚い酸化膜の広い面積
を分断するようなマスクになっている。（図１参照）。
【００５３】次に、図２を参照して、従来技術の図８で
示した工程と同じ工程を経由する。つまり、図１工程で
残ったポジレジスト膜１０４をエッチングマスクとし
て、ポジレジスト膜１０４がない場所のシリコン窒化膜
１０３、下敷酸化膜１０２、シリコンウェハ１０１を、
シリコン窒化膜１０３→下敷酸化膜１０２→シリコンウ
ェハ１０１の順序でエッチングしていく。
示した工程と同じ工程を経由する。つまり、図１工程で
残ったポジレジスト膜１０４をエッチングマスクとし
て、ポジレジスト膜１０４がない場所のシリコン窒化膜
１０３、下敷酸化膜１０２、シリコンウェハ１０１を、
シリコン窒化膜１０３→下敷酸化膜１０２→シリコンウ
ェハ１０１の順序でエッチングしていく。
【００５４】シリコンウェハ１０１がエッチングされた
場所は、ＳＴＩの酸化膜を埋込むためのトレンチ分離用
溝１０５となる。その後、エッチングマスクとして使用
したポジレジスト膜１０４を除去する。
場所は、ＳＴＩの酸化膜を埋込むためのトレンチ分離用
溝１０５となる。その後、エッチングマスクとして使用
したポジレジスト膜１０４を除去する。
【００５５】ここで注意すべきことは、シリコンウェハ
１０１の左側の「従来露光しなかった領域」にもマスク
がかけられ、その場所で露光光が当った部分のポジレジ
スト膜は現像液に溶け去り、シリコンウェハ１０１の右
側の「露光領域」と同じように、マスクパターンが転写
され、トレンチ分離用溝１０５が形成されていることで
ある。
１０１の左側の「従来露光しなかった領域」にもマスク
がかけられ、その場所で露光光が当った部分のポジレジ
スト膜は現像液に溶け去り、シリコンウェハ１０１の右
側の「露光領域」と同じように、マスクパターンが転写
され、トレンチ分離用溝１０５が形成されていることで
ある。
【００５６】その後、エッチングマスクとして使用した
ポジレジスト膜１０４を除去する。続いて、図３を参照
して、不要になったポジレジスト膜１０４を除去した後
に、たとえば、ＨＤＰ−ＳｉＯ2膜をシリコンウェハ１
０１上全面に堆積することにより、トレンチ分離用溝１
０５の中に、厚膜酸化膜１０６を埋込む。埋込む酸化膜
はＨＤＰ−ＳｉＯ2膜でなくても、たとえば、ＣＶＤ−
ＳｉＯ2膜であってもよい。
ポジレジスト膜１０４を除去する。続いて、図３を参照
して、不要になったポジレジスト膜１０４を除去した後
に、たとえば、ＨＤＰ−ＳｉＯ2膜をシリコンウェハ１
０１上全面に堆積することにより、トレンチ分離用溝１
０５の中に、厚膜酸化膜１０６を埋込む。埋込む酸化膜
はＨＤＰ−ＳｉＯ2膜でなくても、たとえば、ＣＶＤ−
ＳｉＯ2膜であってもよい。
【００５７】ここで強調すべきことは、「従来露光しな
かった領域」にも、トレンチ分離用溝１０５が形成され
ているので、シリコンウェハ１０１の左側の「従来露光
しなかった領域」にも、シリコンウェハ１０１の右側の
「露光領域」と同じような断面構造になるように、ＨＤ
Ｐ−ＳｉＯ2膜１０６が堆積していることである。
かった領域」にも、トレンチ分離用溝１０５が形成され
ているので、シリコンウェハ１０１の左側の「従来露光
しなかった領域」にも、シリコンウェハ１０１の右側の
「露光領域」と同じような断面構造になるように、ＨＤ
Ｐ−ＳｉＯ2膜１０６が堆積していることである。
【００５８】つまり、従来技術では、「従来露光しなか
った領域」には、シリコン窒化膜１０３の上に、膜厚が
厚い厚膜酸化膜１０６が広い面積で残っており、シリコ
ンウェハ１０１全体でのＣＭＰの研磨量のばらつきを増
大させるような領域があったわけであるが、本発明にお
いては、そのようなＣＭＰの研磨量のばらつきを増大さ
せる領域がない。
った領域」には、シリコン窒化膜１０３の上に、膜厚が
厚い厚膜酸化膜１０６が広い面積で残っており、シリコ
ンウェハ１０１全体でのＣＭＰの研磨量のばらつきを増
大させるような領域があったわけであるが、本発明にお
いては、そのようなＣＭＰの研磨量のばらつきを増大さ
せる領域がない。
【００５９】次に、図４に示す工程を説明する。ＳＴＩ
の製造方法は、図３を参照して、トレンチ分離用溝１０
５に厚膜酸化膜１０６を埋込んだ後、公知のＣＭＰ法で
シリコン窒化膜１０３上の余分な厚膜酸化膜１０６を削
り落とすという方法を取る。しかし、本発明では、従来
技術のように、広い面積を有する「従来露光しなかった
領域」に厚い厚膜酸化膜１０６が残っていないので、従
来技術で行なっていた、「従来露光しなかった領域」の
厚い厚膜酸化膜１０６をＣＭＰ研磨の前に、予めある程
度エッチングしておくという「プリエッチ」の工程を省
略することができる。したがって、図３にその断面図を
示す構造ができ上がったら、「プリエッチ」をすること
なく、直接、ＣＭＰ法で余計な厚膜酸化膜１０６を研磨
できるのである。その余計な厚膜酸化膜１０６を研磨し
て、ストッパ膜のシリコン窒化膜１０３の表面が露出し
てきたら、自動的に厚膜酸化膜１０６の研磨が終わり、
図４に示す構造が得られる。
の製造方法は、図３を参照して、トレンチ分離用溝１０
５に厚膜酸化膜１０６を埋込んだ後、公知のＣＭＰ法で
シリコン窒化膜１０３上の余分な厚膜酸化膜１０６を削
り落とすという方法を取る。しかし、本発明では、従来
技術のように、広い面積を有する「従来露光しなかった
領域」に厚い厚膜酸化膜１０６が残っていないので、従
来技術で行なっていた、「従来露光しなかった領域」の
厚い厚膜酸化膜１０６をＣＭＰ研磨の前に、予めある程
度エッチングしておくという「プリエッチ」の工程を省
略することができる。したがって、図３にその断面図を
示す構造ができ上がったら、「プリエッチ」をすること
なく、直接、ＣＭＰ法で余計な厚膜酸化膜１０６を研磨
できるのである。その余計な厚膜酸化膜１０６を研磨し
て、ストッパ膜のシリコン窒化膜１０３の表面が露出し
てきたら、自動的に厚膜酸化膜１０６の研磨が終わり、
図４に示す構造が得られる。
【００６０】図５を参照して、最後の工程を説明する。
この工程は、従来技術の図１３に示した工程と全く同じ
ものである。つまり、ＣＭＰ法でシリコン窒化膜１０３
上の余分な厚膜酸化膜１０６を削り落とす。次に、余分
なシリコン窒化膜１０３と下敷酸化膜１０２を除去す
る。すると、図５に示す、シリコンウェハ１０１全面で
高さの均一なトレンチ分離１０８が完成する。なお、シ
リコン窒化膜１０３は熱リン酸液で除去し、下敷酸化膜
１０２はフッ酸溶液で除去する。
この工程は、従来技術の図１３に示した工程と全く同じ
ものである。つまり、ＣＭＰ法でシリコン窒化膜１０３
上の余分な厚膜酸化膜１０６を削り落とす。次に、余分
なシリコン窒化膜１０３と下敷酸化膜１０２を除去す
る。すると、図５に示す、シリコンウェハ１０１全面で
高さの均一なトレンチ分離１０８が完成する。なお、シ
リコン窒化膜１０３は熱リン酸液で除去し、下敷酸化膜
１０２はフッ酸溶液で除去する。
【００６１】このように、本発明によれば、印字領域に
マスクをかけ、マスクパターンを転写する。その後、シ
リコンウェハ１０１のエッチングと厚膜酸化膜１０６の
堆積を行ない、印字領域にもトレンチ分離１０８を形成
する。このように、本願発明においては、印字領域にも
トレンチ分離が形成されているので、印字を目視で判別
することは難しい。しかし、シリコンウェハ１０１を識
別する必要があるときには、ＯＣＲソフトを使って、シ
リコンウェハ１０１と他のシリコンウェハとを識別する
ことが可能となる。したがって、本願発明においても、
従来技術と同じく、シリコンウェハを識別することがで
きる。
マスクをかけ、マスクパターンを転写する。その後、シ
リコンウェハ１０１のエッチングと厚膜酸化膜１０６の
堆積を行ない、印字領域にもトレンチ分離１０８を形成
する。このように、本願発明においては、印字領域にも
トレンチ分離が形成されているので、印字を目視で判別
することは難しい。しかし、シリコンウェハ１０１を識
別する必要があるときには、ＯＣＲソフトを使って、シ
リコンウェハ１０１と他のシリコンウェハとを識別する
ことが可能となる。したがって、本願発明においても、
従来技術と同じく、シリコンウェハを識別することがで
きる。
【００６２】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００６３】
【発明の効果】以上説明したとおり、この発明によれ
ば、ＳＴＩを形成するためのトレンチ分離用溝を形成す
るマスクで、ウェハ全面に露光し、従来「露光しない領
域」も露光する。それによって、従来「露光しない領
域」に残っていた、膜厚が厚くて広い面積を占めていた
シリコン窒化膜上の厚膜酸化膜をなくする。これによっ
て、「プリエッチ」の工程を行なわず、直接、ＣＭＰ研
磨が行なえる。その結果、「プリエッチ」の工程を行な
わない分、製造工程を簡略化できる。
ば、ＳＴＩを形成するためのトレンチ分離用溝を形成す
るマスクで、ウェハ全面に露光し、従来「露光しない領
域」も露光する。それによって、従来「露光しない領
域」に残っていた、膜厚が厚くて広い面積を占めていた
シリコン窒化膜上の厚膜酸化膜をなくする。これによっ
て、「プリエッチ」の工程を行なわず、直接、ＣＭＰ研
磨が行なえる。その結果、「プリエッチ」の工程を行な
わない分、製造工程を簡略化できる。
【００６４】また、「プリエッチ」の工程を省略して
も、ＣＭＰ研磨量のばらつきが小さく抑制される。した
がって、トレンチ分離の最表面のシリコンウェハの最表
面からの高さが、シリコンウェハ全面で均一になるの
で、ＳＴＩの製造工程の後に形成するトランジスタの特
性に悪影響が出たりすることはない。
も、ＣＭＰ研磨量のばらつきが小さく抑制される。した
がって、トレンチ分離の最表面のシリコンウェハの最表
面からの高さが、シリコンウェハ全面で均一になるの
で、ＳＴＩの製造工程の後に形成するトランジスタの特
性に悪影響が出たりすることはない。
【００６５】また、本発明によれば、ウェハを識別する
ための「ロットナンバー」や「ウェハナンバー」等の印
字が刻印された領域の上にも、重ねてトレンチ分離を形
成する。したがって、「ロットナンバー」や「ウェハナ
ンバー」等の印字が目視で判別しにくくなる。しかし、
ＯＣＲソフトで印字を読取る工程を、シリコンウェハを
識別することが必要なときに、工程間に挿入すれば、従
来のようにシリコンウェハ同士の識別ができる。
ための「ロットナンバー」や「ウェハナンバー」等の印
字が刻印された領域の上にも、重ねてトレンチ分離を形
成する。したがって、「ロットナンバー」や「ウェハナ
ンバー」等の印字が目視で判別しにくくなる。しかし、
ＯＣＲソフトで印字を読取る工程を、シリコンウェハを
識別することが必要なときに、工程間に挿入すれば、従
来のようにシリコンウェハ同士の識別ができる。
【図１】 実施の形態１に係る半導体装置の製造方法の
順序の第１の工程における半導体装置の断面図である。
順序の第１の工程における半導体装置の断面図である。
【図２】 実施の形態１に係る半導体装置の製造方法の
順序の第２の工程における半導体装置の断面図である。
順序の第２の工程における半導体装置の断面図である。
【図３】 実施の形態１に係る半導体装置の製造方法の
順序の第３の工程における半導体装置の断面図である。
順序の第３の工程における半導体装置の断面図である。
【図４】 実施の形態１に係る半導体装置の製造方法の
順序の第４の工程における半導体装置の断面図である。
順序の第４の工程における半導体装置の断面図である。
【図５】 実施の形態１に係る半導体装置の製造方法の
順序の第５の工程における半導体装置の断面図である。
順序の第５の工程における半導体装置の断面図である。
【図６】 図５に示す半導体装置の平面図である。
【図７】 従来の半導体装置の製造方法の順序の第１の
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
【図８】 従来の半導体装置の製造方法の順序の第２の
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
【図９】 従来の半導体装置の製造方法の順序の第３の
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
【図１０】 従来の半導体装置の製造方法の順序の第４
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１１】 従来の半導体装置の製造方法の順序の第５
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１２】 従来の半導体装置の製造方法の順序の第６
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１３】 従来の半導体装置の製造方法の順序の第７
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１４】 図１３に示す半導体装置の平面図である。
１０１ 半導体ウェハ、１０５ トレンチ用溝、１０８
トレンチ分離酸化膜。
トレンチ分離酸化膜。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１月１１日（２００１．１．１
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 トレンチ分離を有する半導体装置の製
造方法
造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】この発明は、一般に、トレン
チ分離を有する半導体装置の製造方法に関するものであ
り、より特定的には、シャロートレンチ分離（Shallow
Trench Isolation）（以下ＳＴＩと略す）と呼ばれるト
レンチ分離を有する半導体装置の製造方法に関する。
チ分離を有する半導体装置の製造方法に関するものであ
り、より特定的には、シャロートレンチ分離（Shallow
Trench Isolation）（以下ＳＴＩと略す）と呼ばれるト
レンチ分離を有する半導体装置の製造方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】削除
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】それゆえに、この発明の目的は、上記のよ
うな問題点を解決するためになされたもので、全く「露
光しない領域」に堆積された厚膜酸化膜を除去するとい
う余分な工程を必要としないように改良された、トレン
チ分離を有する半導体装置の製造方法を提供することに
ある。
うな問題点を解決するためになされたもので、全く「露
光しない領域」に堆積された厚膜酸化膜を除去するとい
う余分な工程を必要としないように改良された、トレン
チ分離を有する半導体装置の製造方法を提供することに
ある。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】削除
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】削除
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】削除
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】削除
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】削除
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】削除
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】
【課題を解決するための手段】この発明の第１の局面に
従うトレンチ分離を有する半導体装置の製造方法におい
ては、まず、ウェハを識別するための印字が刻印された
印字領域と集積回路を形成する回路領域とを有する半導
体ウェハの上にフォトレジストを形成する（第１工
程）。上記フォトレジストの、上記印字領域および上記
回路領域の上部分を選択的に露光し、次いで現像し、そ
れによって、上記印字領域および上記回路領域の上部分
にトレンチ分離用溝を形成するための開口部を有するレ
ジストパターンを、上記半導体ウェハの上に形成する
（第２工程）。上記レジストパターンをマスクに用い
て、上記半導体ウェハの表面をエッチングし、トレンチ
分離用溝を形成する（第３工程）。上記レジストパター
ンを除去する（第４工程）。上記トレンチ分離用溝を埋
込むように上記半導体ウェハの上に酸化膜を形成する
（第５工程）。上記酸化膜を化学的機械的研磨により研
磨し、それによってトレンチ分離を形成する（第６工
程）。
従うトレンチ分離を有する半導体装置の製造方法におい
ては、まず、ウェハを識別するための印字が刻印された
印字領域と集積回路を形成する回路領域とを有する半導
体ウェハの上にフォトレジストを形成する（第１工
程）。上記フォトレジストの、上記印字領域および上記
回路領域の上部分を選択的に露光し、次いで現像し、そ
れによって、上記印字領域および上記回路領域の上部分
にトレンチ分離用溝を形成するための開口部を有するレ
ジストパターンを、上記半導体ウェハの上に形成する
（第２工程）。上記レジストパターンをマスクに用い
て、上記半導体ウェハの表面をエッチングし、トレンチ
分離用溝を形成する（第３工程）。上記レジストパター
ンを除去する（第４工程）。上記トレンチ分離用溝を埋
込むように上記半導体ウェハの上に酸化膜を形成する
（第５工程）。上記酸化膜を化学的機械的研磨により研
磨し、それによってトレンチ分離を形成する（第６工
程）。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】この発明の第２の局面に従うトレンチ分離
を有する半導体装置の製造方法においては、上記第６工
程における酸化膜の研磨は、上記印字領域上の酸化膜を
予めエッチングする工程を経由せずに、上記第５工程の
後、直ちに行なわれる。
を有する半導体装置の製造方法においては、上記第６工
程における酸化膜の研磨は、上記印字領域上の酸化膜を
予めエッチングする工程を経由せずに、上記第５工程の
後、直ちに行なわれる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正内容】
【００４２】この発明の第３の局面に従うトレンチ分離
を有する半導体装置の製造方法においては、上記第１工
程におけるレジスト膜の形成は、上記半導体ウェハの上
に、下敷酸化膜およびシリコン窒化膜を順次形成した後
に行なわれる。
を有する半導体装置の製造方法においては、上記第１工
程におけるレジスト膜の形成は、上記半導体ウェハの上
に、下敷酸化膜およびシリコン窒化膜を順次形成した後
に行なわれる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正内容】
【００４３】この発明の第４の局面に従うトレンチ分離
を有する半導体装置の製造方法においては、上記第６工
程の後、上記印字を光学的文字認識ソフト（ＯＣＲ（Op
tical Character Recognition）ソフト）で読取る第７
工程を含む。
を有する半導体装置の製造方法においては、上記第６工
程の後、上記印字を光学的文字認識ソフト（ＯＣＲ（Op
tical Character Recognition）ソフト）で読取る第７
工程を含む。
Claims (10)
- 【請求項１】 半導体ウェハと、 前記半導体ウェハの上に設けられた、集積回路を形成す
る領域と、ウェハを識別するための印字が刻印された印
字領域と、 前記半導体ウェハの表面であって、前記集積回路を形成
する領域に設けられたトレンチ分離用溝と、を備え、 前記印字領域にも、前記刻印された印字に重ねて、トレ
ンチ分離用溝が形成されている、トレンチ分離を有する
半導体装置。 - 【請求項２】 前記印字は、光学特性認識ソフトにより
読取られる、請求項１に記載のトレンチ分離を有する半
導体装置。 - 【請求項３】 前記トレンチ分離用溝の中には、酸化膜
が埋込まれており、 前記酸化膜の上端の位置は、前記半導体基板の主表面の
位置より高くされている、請求項１に記載のトレンチ分
離を有する半導体装置。 - 【請求項４】 前記印字領域は、前記半導体ウェハの縁
の一部に設けられている、請求項１に記載のトレンチ分
離を有する半導体装置。 - 【請求項５】 前記酸化膜の上端の高さは、半導体ウェ
ハの全面において、均一に等しくされている、請求項３
に記載のトレンチ分離を有する半導体装置。 - 【請求項６】 前記印字は、ロットナンバーまたはウェ
ハナンバーを含む、請求項２に記載のトレンチ分離を有
する半導体装置。 - 【請求項７】 ウェハを識別するための印字が刻印され
た印字領域と集積回路を形成する回路領域とを有する半
導体ウェハの上にフォトレジストを形成する第１工程
と、 前記フォトレジストの、前記印字領域および前記回路領
域の上部分を選択的に露光し、次いで現像し、それによ
って、前記印字領域および前記回路領域の上部分にトレ
ンチ分離用溝を形成するための開口部を有するレジスト
パターンを、前記半導体ウェハの上に形成する第２工程
と、 前記レジストパターンをマスクに用いて、前記半導体ウ
ェハの表面をエッチングし、トレンチ分離用溝を形成す
る第３工程と、 前記レジストパターンを除去する第４工程と、 前記トレンチ分離用溝を埋込むように前記半導体ウェハ
の上に酸化膜を形成する第５工程と、 前記酸化膜を化学的機械的研磨により研磨し、それによ
ってトレンチ分離を形成する第６工程と、を備えた、ト
レンチ分離を有する半導体装置の製造方法。 - 【請求項８】 前記第６工程における酸化膜の研磨は、
前記印字領域上の酸化膜を予めエッチングする工程を経
由せずに、前記第５工程の後、直ちに行なわれる、請求
項７に記載の、トレンチ分離を有する半導体装置の製造
方法。 - 【請求項９】 前記第１工程におけるレジスト膜の形成
は、前記半導体ウェハの上に、下敷酸化膜およびシリコ
ン窒化膜を順次形成した後に行なわれる、請求項７に記
載のトレンチ分離を有する半導体装置の製造方法。 - 【請求項１０】 前記第６工程の後、前記印字を光学特
性認識ソフトで読取る第７工程を含む、請求項７に記載
のトレンチ分離を有する半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000206299A JP2002026118A (ja) | 2000-07-07 | 2000-07-07 | トレンチ分離を有する半導体装置の製造方法 |
| US09/796,596 US20020031896A1 (en) | 2000-07-07 | 2001-03-02 | Method for fabricating semiconductor device having trench isolations |
| KR1020010013599A KR20020005389A (ko) | 2000-07-07 | 2001-03-16 | 트렌치 분리를 갖는 반도체 장치의 제조 방법 |
| DE10114772A DE10114772A1 (de) | 2000-07-07 | 2001-03-26 | Verfahren zur Herstellung einer Halbleiter-Vorrichtung mit Grabenisolationen |
| CN01112168A CN1333551A (zh) | 2000-07-07 | 2001-03-29 | 具有沟槽分离的半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000206299A JP2002026118A (ja) | 2000-07-07 | 2000-07-07 | トレンチ分離を有する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026118A true JP2002026118A (ja) | 2002-01-25 |
Family
ID=18703248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000206299A Withdrawn JP2002026118A (ja) | 2000-07-07 | 2000-07-07 | トレンチ分離を有する半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020031896A1 (ja) |
| JP (1) | JP2002026118A (ja) |
| KR (1) | KR20020005389A (ja) |
| CN (1) | CN1333551A (ja) |
| DE (1) | DE10114772A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060024A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| US9710592B2 (en) * | 2014-05-23 | 2017-07-18 | International Business Machines Corporation | Multiple-depth trench interconnect technology at advanced semiconductor nodes |
| CN109545774A (zh) * | 2018-11-21 | 2019-03-29 | 德淮半导体有限公司 | 半导体器件及其形成方法 |
-
2000
- 2000-07-07 JP JP2000206299A patent/JP2002026118A/ja not_active Withdrawn
-
2001
- 2001-03-02 US US09/796,596 patent/US20020031896A1/en not_active Abandoned
- 2001-03-16 KR KR1020010013599A patent/KR20020005389A/ko not_active Application Discontinuation
- 2001-03-26 DE DE10114772A patent/DE10114772A1/de not_active Ceased
- 2001-03-29 CN CN01112168A patent/CN1333551A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20020031896A1 (en) | 2002-03-14 |
| DE10114772A1 (de) | 2002-01-24 |
| CN1333551A (zh) | 2002-01-30 |
| KR20020005389A (ko) | 2002-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07201980A (ja) | 集積回路装置の製造方法 | |
| US7332405B2 (en) | Method of forming alignment marks for semiconductor device fabrication | |
| KR100567059B1 (ko) | 반도체 소자의 정렬 패턴 형성방법 | |
| JP3958199B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002026118A (ja) | トレンチ分離を有する半導体装置の製造方法 | |
| JP2007027681A (ja) | 半導体素子の製造方法 | |
| US20060205139A1 (en) | Method for forming plural kinds of wells on a single semiconductor substrate | |
| KR100670911B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100880315B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3474865B2 (ja) | 半導体装置の製造方法 | |
| KR100278488B1 (ko) | 반도체 장치의 제조방법 | |
| JPH09260647A (ja) | 半導体装置およびその製造方法 | |
| JP4342202B2 (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2008103501A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100598349B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP2000232153A (ja) | 半導体装置の製造方法 | |
| KR100621451B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2002050682A (ja) | 半導体装置の製造方法およびレチクルマスク | |
| KR20050033681A (ko) | 포토 마스크 정렬키 형성방법 | |
| JPH0355973B2 (ja) | ||
| JPH11260682A (ja) | アライメントマークの形成方法及び半導体装置の製造方法 | |
| JPH0653519A (ja) | 半導体不揮発性メモリおよびその製造方法 | |
| JP2004047919A (ja) | 半導体集積回路の製造方法 | |
| KR20060074969A (ko) | 반도체소자의 제조방법 | |
| KR20050035361A (ko) | 정렬키 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |