KR20050035361A - 정렬키 형성방법 - Google Patents

정렬키 형성방법 Download PDF

Info

Publication number
KR20050035361A
KR20050035361A KR1020030070931A KR20030070931A KR20050035361A KR 20050035361 A KR20050035361 A KR 20050035361A KR 1020030070931 A KR1020030070931 A KR 1020030070931A KR 20030070931 A KR20030070931 A KR 20030070931A KR 20050035361 A KR20050035361 A KR 20050035361A
Authority
KR
South Korea
Prior art keywords
oxide film
buried oxide
trench
width
alignment key
Prior art date
Application number
KR1020030070931A
Other languages
English (en)
Inventor
권기성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030070931A priority Critical patent/KR20050035361A/ko
Publication of KR20050035361A publication Critical patent/KR20050035361A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Abstract

본 발명은 정렬키 형성방법을 개시한다. 개시된 본 발명의 정렬키 형성방법은, 실리콘 기판의 셀 영역 및 스크라이브 라인 각각에 제1폭과 상기 제1폭 보다 상대적으로 큰 제2폭의 트렌치를 형성하는 단계와, 상기 기판 결과물 상에 제1폭으로 형성된 셀 영역의 트렌치는 완전 매립하되 제2폭으로 형성된 스크라이브 라인의 트렌치는 단차를 따라 증착되도록 제1매립산화막을 증착하는 단계와, 상기 제1매립산화막 상에 상기 1차 매립산화막과 상이한 재질의 제2매립산화막을 증착하는 단계와, 상기 제2매립산화막 상에 스크라이브 라인의 제2트렌치를 완전 매립시키는 두께로 제3매립산화막을 증착하는 단계와, 상기 셀 영역에 트렌치형의 소자분리막이 형성되도록 제3, 제2 및 제1매립산화막을 CMP하는 단계와, 상기 기판 결과물을 세정하여 스크라이브 라인 상의 제2매립산화막과 제3매립산화막을 제거하는 단계와, 상기 기판 결과물 상에 도전막을 증착하는 단계를 포함한다. 본 발명에 따르면, 선택적으로 제거 가능한 다른 산화막을 이용하여 3단계로 매립산화막을 증착하고, 그런다음, CMP 공정 후에 상기 다른 산화막만을 선택적으로 제거할 수 있는 세정 공정을 수행함으로써, 매우 용이하게 정렬키에서의 단차가 존재하도록 할 수 있으며, 이에 따라, 종래의 방법에 비해 공정 단순화를 이룰 수 있으며, 그래서, 생산성 향상 및 제조비용 절감을 얻을 수 있다.

Description

정렬키 형성방법{Method for forming alignment key}
본 발명은 반도체 소자 제조용 정렬키 형성방법에 관한 것으로, 보다 상세하게는, 공정 단순화를 이룰 수 있는 정렬키 형성방법에 관한 것이다.
반도체 소자를 제조함에 있어서 콘택홀을 포함한 각종 도전 패턴들은 포토리소그라피(Photolithography : 이하, 포토) 공정을 통해 형성하는 것이 일반적이다. 이러한 포토 공정은 피식각층 상에 감광막을 도포하는 공정과 상기 감광막을 포토마스크를 이용해서 노광하는 공정 및 상기 노광된 감광막을 현상하는 공정을 포함하며, 이렇게 형성된 감광막 패턴을 이용해서 피식각층을 식각함에 따라 콘택홀을 포함한 각종 도전 패턴들을 형성하게 된다.
여기서, 상기 노광 공정을 수행하기 위해서는 웨이퍼와 포토마스크간의 정확한 정렬이 필요하다. 이것은 다층 구조의 반도체 소자를 제조함에 있어 상하부층들간의 오버레이 정확도가 크게 요구되기 때문이다.
이에, 통상의 반도체 제조 공정에서는 상하부층들간의 오버레이 정확도를 확보하기 위해 정렬키(alignmnet key)를 삽입시키고 있다. 상기 정렬키는 소위 레티클(Reticle)이라 불리우는 포토마스크를 정확한 위치에 정렬시키기 위해 웨이퍼에 형성시키는 일종의 패턴으로서, 셀 영역에 영향을 주지 않는 웨이퍼의 스크라이브 라인에 형성되며, 그리고, 이전 공정 단계에서 셀 영역에서의 실제 패턴과 동시에 형성된다. 따라서, 각 공정 단계에서의 웨이퍼와 포토 마스크간의 정렬은 이전 공정 단계에서 형성된 정렬 마크를 근거로하여 진행된다.
한편, STI(Shallow Trench Isolation) 공정의 적용시, 상기한 정렬키는 단차가 존재하지 않는 것으로 인해 정렬 신호(alignment signal)를 얻을 수 없으며, 이에 따라, 웨이퍼와 포토마스크 정렬이 불가능하다.
자세하게, 도 1a 내지 도 1c는 종래의 정렬키 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(1)의 셀 영역(A) 및 스크라이브 라인(B)에 식각장벽으로서 패드질화막(도시안됨)을 이용한 식각 공정을 통해 서로 다른 폭의 트렌치들(2a, 2b)를 형성한다.
그런다음, 도 1b에 도시된 바와 같이, 상기 트렌치들(2a, 2b)을 매립하도록 기판 전면 상에 매립산화막(3)을 증착한다.
그리고나서, 도 1c에 도시된 바와 같이, 상기 매립산화막을 CMP(Chemical Mechanical Polishing)한 후, 패드질화막을 제거하여 셀 영역(A)에 트렌치형의 소자분리막(3a)을 형성함과 동시에 스크라이브 라인(B)에 정렬키(3b)를 형성한다.
그러나, 이와 같이 정렬키(3b)를 형성하면, 도 2에 도시된 바와 같이, 정렬키(3b) 상에의 게이트 도전막(4) 증착시, 단차가 존재하지 않아 정렬 신호를 얻을 수 없으며, 그래서, 웨이퍼와 포토마스크간의 정확한 정렬을 이룰 수 없다.
따라서, 종래에는 패드질화막의 제거 후, 그리고, 게이트 도전막의 증착 전, 도 3a에 도시된 바와 같이, 기판 스크라이브 라인(B) 상의 정렬키(3b) 부분만을 노출시키는 키 오픈 마스크(key open mask : 5)를 형성한 후, 식각 공정을 행하여 정렬키(3b)의 표면 일부 두께, 즉, 매립산화막의 표면 일부 두께를 제거하고, 그런다음, 상기 키 오픈 마스크를 제거한 상태에서, 도 3b에 도시된 바와 같이, 게이트 도전막(4)을 증착하여, 단차가 존재하도록 하는 것을 통해 정렬 신호가 얻어지도록 하며, 그래서, 웨이퍼와 포토마스크간의 정확한 정렬이 이루어지도록 한다.
그러나, 종래의 키 오픈 공정을 적용한 정렬키 형성방법은 웨이퍼와 포토마스크간의 정확한 정렬을 이룰 수 있다는 잇점은 있으나, 그 자체로 감광막 도포, 노광 및 현상 공정을 포함하는 오픈 마스크 형성 공정과, 이를 이용한 식각 공정, 및 상기 키 오픈 마스크 제거 공정이 추가되어야 하므로, 공정 단계의 추가로 인해 생산성이 저하됨은 물론 제조비용이 증가되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 공정 단계의 증가를 방지할 수 있는 정렬키 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명은 공정 단계의 증가를 방지하여 생산성 저하 및 제조비용 증가를 방지할 수 있는 정렬키 형성방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판의 셀 영역 및 스크라이브 라인 각각에 제1폭과 상기 제1폭 보다 상대적으로 큰 제2폭의 트렌치를 형성하는 단계; 상기 기판 결과물 상에 제1폭으로 형성된 셀 영역의 트렌치는 완전 매립하되, 제2폭으로 형성된 스크라이브 라인의 트렌치는 단차를 따라 증착되도록 제1매립산화막을 증착하는 단계; 상기 제1매립산화막 상에 상기 1차 매립산화막과 상이한 재질의 제2매립산화막을 증착하는 단계; 상기 제2매립산화막 상에 스크라이브 라인의 제2트렌치를 완전 매립시키는 두께로 제3매립산화막을 증착하는 단계; 상기 셀 영역에 트렌치형의 소자분리막이 형성되도록 제3, 제2 및 제1매립산화막을 CMP하는 단계; 상기 기판 결과물을 세정하여 스크라이브 라인 상의 제2매립산화막과 제3매립산화막을 제거하는 단계; 및 상기 기판 결과물 상에 도전막을 증착하는 단계를 포함하는 정렬키 형성방법을 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리는 다음과 같다.
본 발명은 선택적으로 제거 가능한 산화막을 이용하여 3단계로 트렌치 매립산화막을 증착하고, 그런다음, CMP 공정 후에 세정 공정을 진행함으로써 정렬키에서의 단차를 확보한다.
즉, 본 발명은 제1매립산화막의 증착 후, 상기 제1매립산화막과 다른 재질의 산화막으로 이루어진 제2매립산화막을 증착하며, 그런다음, 제1매립산화막과 동일 재질의 제3매립산화막을 증착한다. 이때, 상기 제2매립산화막의 증착시, 셀 영역에서는 트렌치의 폭이 좁아 제1매립산화막에 의해 완전한 트렌치 매립이 이루어지게 되고, 이에 따라, 제2매립산화막은 단차와는 무관하게 증착되므로써 후속 CMP 공정에서 완전히 제거된다. 반면, 정렬키에서는 트렌치의 폭이 넓은 것과 관련해서 제1매립산화막이 단차를 따라 증착되므로써 이러한 제1매립산화막 상에 증착된 제2 및 제3매립산화막은 후속 CMP 공정 후 트렌치 표면을 일부 매립하는 형태로 남게 된다.
따라서, CMP 공정 후에 다른 산화막을 선택적으로 제거할 수 있는 세정 공정을 수행하면, 셀 영역에서의 소자분리막 표면의 손상없이 정렬키에서의 제2 및 제3매립산화막만을 제거할 수 있으며, 그래서, 상기 정렬키에 단차가 존재하도록 할 수 있다. 이때, 본 발명의 방법은 단차를 얻기 위해 키 오픈 마스크 형성 공정, 식각 공정 및 상기 키 오픈 마스크 제거 공정을 수행해야 하는 종래 방법과 비교할 때, 비교적 단순한 산화막 증착 공정 및 세정 공정만을 추가하면 되므로, 공정 단순화를 얻을 수 있게 된다.
자세하게, 도 4a 내지 도 4e는 본 발명의 일실시예에 따른 정렬키 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 4a를 참조하면, 실리콘 기판(41)의 셀 영역(A) 및 스크라이브 라인(B)에 패드질화막(도시안됨)을 이용한 식각 공정을 통해 서로 다른 폭의 트렌치들(42a, 42b)를 형성한다. 그런다음, 상기 트렌치들(42a, 42b)을 매립하도록 기판 전면 상에 HDP-산화막으로 이루어지는 제1매립산화막(43)을 증착한다. 이때, 상기 제1매립산화막(43)은 셀 영역(A)에서의 좁은 트렌치(42a)는 완전히 덮도록 증착되는 반면, 스크라이브 라인(B)에서의 상대적으로 큰 트렌치(42b)는 완전히 덮는 것이 아니라 단차를 따라 증착된다.
도 4b를 참조하면, 제1매립산화막(43) 상에 제2 및 제3매립산화막(44, 45)을 차례로 증착한다. 이때, 상기 제2매립산화막(44)은 제1매립산화막(43), 예컨데, HDP-산화막과 다른 물성을 갖는 산화막으로 이루어진다.
도 4c를 참조하면, 제3, 제2 및 제1매립산화막을 CMP한 후, 식각 장벽으로 이용된 패드질화막을 제거하여 셀 영역(A)에 트렌치형의 소자분리막(50a)을 형성함과 동시에 스크라이브 라인(B)에 정렬키(50b)를 형성한다.
여기서, 상기 소자분리막(50a)은 트렌치(42a)가 제1매립산화막(43)에 의해 매립되어 형성된 반면, 상기 정렬키(50b)는 트렌치(42b) 내에 제1매립산화막(43)은 물론 제2 및 제3매립산화막(44, 45)이 매립되어 형성된다.
도 4d를 참조하면, 기판 결과물에 대해 제2매립산화막을 선택적으로 제거할 수 있는 세정액을 이용한 세정 공정을 수행하여 정렬키(50b)의 제2매립산화막을 제거하고, 더불어, 제3매립산화막을 제거하며, 이를 통해, 정렬키(50b)에 단차가 존재하도록 만든다.
도 4e를 참조하면, 기판 결과물 상에 게이트 도전막(51)을 증착하고, 이 결과로서, 최종적인 정렬키(50b)를 형성한다. 이때, 상기 정렬키(50b)는 단차가 존재하므로, 정렬 신호를 얻을 수 있으며, 그래서, 웨이퍼와 포토마스크간의 정확한 정렬이 이루어지도록 할 수 있다. 특히, 상기 정렬키(50b)에서의 단차는 종래의 키 오픈 공정이 아닌 3단계에 걸친 매립산화막의 증착 및 세정 공정을 통해 얻을 수 있으므로, 매우 단순하게 단차가 존재하도록 만들 수 있고, 그래서, 공정 단순화를 이룰 수 있다.
한편, 전술한 실시예에서는 매립산화막을 3단계에 걸쳐 증착하였으나, 본 발명의 다른 실시예로서, 도 5에 도시된 바와 같이, HDP-산화막으로 이루어진 제1매립산화막(43)의 증착 후, HDP-산화막과 물성이 다른 재질의 제2매립산화막(44)을 정렬키에서의 트렌치를 완전히 매립하는 두께로 증착하는 2단계 매립산화막의 증착 방식을 이용할 수도 있다.
이 실시예의 경우에도 후속 세정 공정을 통해 정렬키에서의 제2매립산화막을 선택적으로 제거함으로써 상기 정렬키에서의 단차를 확보할 수 있으며, 특히, 공정 단순화를 이룰 수 있다.
이상에서와 같이, 본 발명은 선택적으로 제거 가능한 다른 산화막을 이용하여 3단계로 매립산화막을 증착하고, 그런다음, CMP 공정 후에 상기 다른 산화막만을 선택적으로 제거할 수 있는 세정 공정을 수행함으로써, 매우 용이하게 정렬키에서의 단차가 존재하도록 할 수 있으며, 이에 따라, 종래의 방법에 비해 공정 단순화를 이룰 수 있으며, 그래서, 생산성 향상 및 제조비용 절감을 얻을 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1a 내지 도 1c는 종래의 정렬키 형성방법을 설명하기 위한 단면도.
도 2는 종래의 문제점을 설명하기 위한 단면도.
도 3a 및 도 3b는 종래의 키 오픈 공정을 적용한 정렬키 형성방법을 설명하기 위한 단면도.
도 4a 내지 도 4e는 본 발명의 일실시예에 따른 정렬키 형성방법을 설명하기 위한 공정별 단면도.
도 5는 본 발명의 다른 실시예에 따른 정렬키 형성방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
41 : 실리콘 기판 42a,42b : 트렌치
43 : 제1매립산화막 44 : 제2매립산화막
45 : 제3매립산화막 50a : 소자분리막
50b : 정렬키 51 : 게이트 도전막
A : 셀 영역 B : 스크라이브 라인

Claims (1)

  1. 실리콘 기판의 셀 영역 및 스크라이브 라인 각각에 제1폭과 상기 제1폭 보다 상대적으로 큰 제2폭의 트렌치를 형성하는 단계;
    상기 기판 결과물 상에 제1폭으로 형성된 셀 영역의 트렌치는 완전 매립하되, 제2폭으로 형성된 스크라이브 라인의 트렌치는 단차를 따라 증착되도록 제1매립산화막을 증착하는 단계;
    상기 제1매립산화막 상에 상기 1차 매립산화막과 상이한 재질의 제2매립산화막을 증착하는 단계;
    상기 제2매립산화막 상에 스크라이브 라인의 제2트렌치를 완전 매립시키는 두께로 제3매립산화막을 증착하는 단계;
    상기 셀 영역에 트렌치형의 소자분리막이 형성되도록 제3, 제2 및 제1매립산화막을 CMP하는 단계;
    상기 기판 결과물을 세정하여 스크라이브 라인 상의 제2매립산화막과 제3매립산화막을 제거하는 단계; 및
    상기 기판 결과물 상에 도전막을 증착하는 단계를 포함하는 것을 특징으로 하는 정렬키 형성방법.
KR1020030070931A 2003-10-13 2003-10-13 정렬키 형성방법 KR20050035361A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030070931A KR20050035361A (ko) 2003-10-13 2003-10-13 정렬키 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030070931A KR20050035361A (ko) 2003-10-13 2003-10-13 정렬키 형성방법

Publications (1)

Publication Number Publication Date
KR20050035361A true KR20050035361A (ko) 2005-04-18

Family

ID=37238805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070931A KR20050035361A (ko) 2003-10-13 2003-10-13 정렬키 형성방법

Country Status (1)

Country Link
KR (1) KR20050035361A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589022B2 (en) 2005-10-24 2009-09-15 Samsung Electronics Co., Ltd. Method of chemical mechanical polishing and method of fabricating semiconductor device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589022B2 (en) 2005-10-24 2009-09-15 Samsung Electronics Co., Ltd. Method of chemical mechanical polishing and method of fabricating semiconductor device using the same

Similar Documents

Publication Publication Date Title
JP3958199B2 (ja) 半導体装置及び半導体装置の製造方法
KR100567059B1 (ko) 반도체 소자의 정렬 패턴 형성방법
KR100620663B1 (ko) 반도체 소자의 제조 방법
KR19990072590A (ko) 반도체장치제조방법
KR100849358B1 (ko) 반도체 소자의 정렬키 제조방법
KR20010003670A (ko) 반도체 소자의 정렬 키 형성방법
KR100752180B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20050035361A (ko) 정렬키 형성방법
CN107658290B (zh) 形成光刻对准标记的方法
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
US7906432B2 (en) Method for manufacturing semiconductor device
KR100505414B1 (ko) 정렬 키 형성 방법
KR100447257B1 (ko) 중첩도측정마크제조방법
KR20050033682A (ko) 웨이퍼 정렬키 형성방법
KR100398576B1 (ko) 정렬 정확도 향상방법
KR100395908B1 (ko) 반도체 소자의 얼라인먼트 키 제조방법
KR20020036384A (ko) 반도체 장치의 평탄화 방법
KR19990006078A (ko) 반도체 소자의 오버레이 측정마크 형성방법
KR100576445B1 (ko) 반도체 소자의 트렌치 소자 분리막 제조 공정에서 필드산화막의 두께 및 평탄화 두께를 추정하는 방법
KR20020005389A (ko) 트렌치 분리를 갖는 반도체 장치의 제조 방법
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법
KR100816196B1 (ko) 반도체 장치 제조를 위한 포토레지스트층 두께 결정 방법
JPH07135162A (ja) 半導体装置の製造方法
KR20020002946A (ko) 마크 형성 방법
JP2000216236A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination