KR19990006078A - 반도체 소자의 오버레이 측정마크 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 오버레이 측정마크 형성방법에 관한 것으로, 반도체 기판과 산화막 사이에 단차가 존재하지 않아 층간의 오버레이 정밀도를 측정하지 못함으로 인해 소자의 공정수율이 감소하는 것을 해결하기 위해, 반도체 기판 상부에 형성되는 질화막패턴 상부에 산화막을 형성하고 CMP공정으로 연마한 다음, 블랭킹 식각하여 단차를 형성하고 중간막을 형성한 후 노광마스크를 이용하여 감광막패턴을 형성함으로서 오버레이 영역에 형성된 단차에 의해 오버레이 정밀도를 측정, 분석하여 소자의 공정 수율을 향상시키는 기술에 관한 것이다.

Description

반도체 소자의 오버레이 측정마크 형성방법

본 발명은 반도체 소자의 오버레이 측정마크 형성방법에 관한 것으로, 특히 반도체 기판의 질화막 상부에 형성된 산화막을 CMP공정으로 연마하고 블랭킹 식각하여 단차가 형성되게 한 후, 전표면에 중간막을 형성하고 노광마스크를 이용하여 감광막패턴을 형성함으로서 오버레이 영역에 형성된 단차에 의해 오버레이 정밀도를 측정, 분석하여 소자의 공정 수율을 향상시키는 기술에 관한 것이다.

일반적으로, 집적도가 낮은 반도체 소자에서는 단차가 작아 각 도전층들의 패턴닝이나 평탄화에 별다른 문제점이 없었으나, 소자가 고집적화되어 각층들간의 단차 및 적층되는 막의 수가 증가되면 소자의 제조 공정에서 나칭(notching)이나 단선 등의 불량들이 발생하게 되며, 이를 방지하기 위하여 적층막들의 상부를 평탄화하는 평탄화 공정이 공정수율 및 소자의 신뢰성에 중요한 영향을 미치게 된다.

현재, 1M DRAM 이상의 소자에서는 다량의 불순물을 함유하여 유동성이 우수하고 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성되어 단차피복성이 우수한 비.피.에스.지(Boro Phosphor Silicate Glass; 이하 BPSG라 칭함)나 테오스(Tetra ethyl ortho silicate; 이하 TEOS라 칭함) 산화막등을 평탄화막으로 널리 사용하고 있다.

그러나, 상기의 평탄화막들은 우수한 유동성에도 불구하고 평탄화의 정도에 한계가 있어 셀영역과 주변회로지역의 단차가 0.8~1.0㎛로 단차가 계속 유지되어 256M DRAM이상의 고집적 소자 제조 공정에 있어서 금속배선 공정에 문제를 일으킨다.

즉, 금속배선의 사진공정에서 배선크기가 작아짐에 따라 원자외선 노광기를 사용하게 됨에 따라 초점 심도가 작아져(약 0.4㎛) 상기의 단차에서는 금속배선을 형성할 수 없을 뿐만 아니라, 식각 공정시에도 금속배선이 끊어지거나 브리지를 유발하게 된다.

또한, 불순물이 다량으로 포함되어 있어 또다른 문제점을 갖고 있다.

따라서, 상기의 문제점을 해결하기 위해 화학적·기계적 연마(Chemical Mechanical Polishing 이하, CMP) 공정이 등장하였으며, BPSG박막을 두껍게 증착하여 CMP장치로 연마하면 단차를 줄여줄 수 있으나, CMP공정은 조밀한 지역과 조밀하지 않은 지역에서 연마 속도 차이가 나는 현상에 의해 전면 평탄화에 어려움이 있다.

이러한 문제는 한 소자 내에서 뿐만 아니라 웨이퍼 내에서도 발생하여 후속 공정인 식각 공정에서 식각 두께의 조절이 힘들어지는 문제가 있다.

도 1a 내지 도 1e 는 종래 기술에 따른 반도체 소자의 오버레이 측정마크를 형성하기 위한 공정단면도이다.

먼저, 반도체 기판(1) 상부에 질화막(3)과 제 1감광막(5)을 순차적으로 형성한 다음, 노광마스크(7)를 이용하여 노광 및 현상 공정을 거쳐 제 1감광막(7)패턴을 형성한다.

이 때, 상기 제 1감광막(7)은 포지티브(positive) 감광막을 사용한다.(도 1a 참조)

다음, 상기 제 1감광막(7)패턴을 마스크로 반도체 기판(1)의 저부가 노출될때까지 식각하여 질화막(3)패턴과 트렌치 형태의 요홈을 형성한 다음, 상기 제 1감광막(7)을 제거하고 일정 두께의 산화막(9)을 형성한다.(도 1b 참조)

그 다음, CMP 공정으로 연마하여 상기 질화막(3) 상부의 산화막(9)을 제거한다.(도 1c 참조)

다음, 상기 구조의 전표면에 다결정 실리콘으로 구성된 중간막(11)과 제 2감광막(13)을 순차적으로 형성한다.

이 때, 상기 제 2감광막(13)은 네가티브(negative) 감광막을 사용한다.(도 1d 참조)

그 다음, 노광마스크(15)를 이용하여 노광 및 현상공정을 거쳐 제 2감광막(13)패턴을 형성한다.

이 때, 상기 감광막(13)패턴의 오버레이 측정마크 영역에는 오버레이 정밀도를 측정하기 위한 마스크패턴을 인식할 수 없음으로 인해 상기 반도체 기판(1)과 산화막(11)사이에 단차가 형성되어 있지 않아 오버레이 정밀도를 측정할 수 없다.(도 1e 참조)

상기와 같이 종래 기술에 따르면, 반도체 기판과 산화막 사이의 오버레이영역에서 오버레이 정밀도를 측정하기 위해서는 마스크간의 단차가 있어야 하는 데, 산화막 상부에 빛의 투과성이 거의 없는 물질, 예를들어 다결정실리콘으로 구성된 중간막이 증착되면 중간막의 반사율의 차이로 마스크 위치를 파악하는 데 어려움이 있어 오버레이 정밀도를 측정, 분석할 수 없음으로 인해 소자의 공정 수율이 감소하는 문제점이 있다.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체 기판의 질화막 상부에 질화막패턴을 형성하고 일정 두께의 산화막을 형성한 다음, CMP공정으로 상기 질화막패턴 상부의 산화막을 연마하고 상기 산화막을 블랭킹 식각하여 오버레이 영역에 단차가 형성되게 한 후, 중간막을 형성하고 노광마스크를 이용하여 감광막패턴을 형성함으로서 오버레이 영역에 형성된 단차에 의해 오버레이 정밀도를 측정, 분석할 수 있어 반도체 소자의 공정 수율을 증가시키는 반도체 소자의 오버레이 측정마크 형성방법을 제공하는 데 그 목적이 있다.

도 1a 내지 도 1e 는 종래 기술에 따른 반도체 소자의 오버레이 측정마크를 형성하기 위한 제조공정도

도 2a 내지 2f 는 본 발명에 따른 반도체 소자의 오버레이 측정마크를 형성하기 위한 제조공정도

* 도면의 주요부분에 대한 부호의 설명

1, 31 : 반도체 기판, 3, 33 : 질화막, 5, 35 : 제 1감광막, 7, 37 : 노광마스크, 9, 39 : 산화막, 11, 41 : 중간막, 13, 43 : 제 2감광막, 15, 45 : 노광마스크

상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 오버레이 측정마크 형성방법은

반도체 기판 상부에 질화막과 제 1감광막을 순차적으로 형성하는 공정과,

상기 제 1감광막에 노광마스크를 이용하여 제 1감광막패턴을 형성하는 공정과,

상기 제 1감광막패턴을 마스크로 반도체 기판의 저부가 노출되는 질화막패턴을 형성하는 공정과,

상기 구조의 전표면에 산화막을 형성하는 공정과,

상기 산화막을 CMP 공정으로 연마하는 공정과,

상기 질화막패턴을 식각장벽으로 상기 산화막을 블랭킹 식각하는 공정과,

상기 구조의 전표면에 중간막을 형성하는 공정과,

상기 중간막 상부에 제 2감광막을 형성하는 공정과,

상기 제 2감광막에 노광마스크를 이용하여 제 2감광막패턴을 형성하는 공정을 포함하여 구성된 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 오버레이 측정마크 형성방법에 대하여 상세히 설명을 하기로 한다.

도 2a 내지 도 2f 는 본 발명에 따른 반도체 소자의 오버레이 측정마크를 형성하기 위한 제조공정도이다.

먼저, 반도체 기판(31) 상부에 질화막(33)과 제 1감광막(35)을 순차적으로 형성한 다음, 노광마스크(37)를 이용하여 노광 및 현상 공정을 거쳐 제 1감광막(35)패턴을 형성한다.

이 때, 상기 제 1감광막(35)은 포지티브(positive) 감광막을 사용한다.(도 2a 참조)

다음, 상기 제 1감광막(35)패턴을 마스크로 반도체 기판(31)의 저부가 노출될때 까지 식각하여 질화막(33)패턴과 트렌치 형태의 요홈을 형성한 다음, 상기 제 1감광막(37)을 제거하고 일정 두께의 산화막(39)을 형성한다.(도 2b 참조)

그 다음, CMP 공정으로 연마하여 상기 질화막(33)패턴 상부의 산화막(39)을 제거한 다음, 상기 산화막(39)을 블랭킹 식각한다.

이 때, 상기 패턴의 크기(0.2㎛ 이하)가 작은 셀영역의 산화막은 거의 식각되지 않으나, 패턴의 크기(2.0㎛ 이상)가 큰 오버레이 측정마크 영역에는 마이크로 로딩효과(micro loading effect)에 의해 약간 식각되어 단차가 형성된다.(도 2c 및 2d 참조)

다음, 상기 구조의 전표면에 다결정 실리콘으로 구성된 중간막(41)과 제 2감광막(43)을 순차적으로 형성한다.

이 때, 상기 제 2감광막(43)은 네가티브(negative) 감광막을 이용하며, 노광원으로는 i - line(365nm), DUV(248nm), DUV(193nm) 광원이 이용되며, 상기 중간막(41)이 형성되더라도 오버레이 측정마크 영역에 형성된 단차에 의해 오버레이 측정이 가능하게 된다.(도 2e 참조)

그 다음, 상기 제 2감광막(43)에 노광마스크(45)를 이용하여 노광 및 현상공정을 거쳐 사각 형태의 제 2감광막(43)패턴을 형성한다.

이 때, 상기 제 2감광막(43)패턴의 오버레이 측정마크 영역에는 상기 반도체 기판(31)과 산화막(39)사이에 형성된 단차에 의해 오버레이 정밀도를 측정, 분석할 수 있게 된다.(도 2f 참조)

상기한 바와같이 본 발명에 따르면, 반도체 기판의 질화막 상부에 제 1감광막패턴을 형성하고 전표면에 산화막을 형성한 다음, CMP공정으로 연마하고 상기산화막을 블랭킹 식각하여 단차가 형성되게 한 후, 전표면에 중간막을 형성하고 노광마스크를 이용하여 제 2감광막패턴을 형성함으로서 오버레이 측정마크 영역에 형성된 단차에 의해 오버레이 정밀도를 측정할 수 있어 반도체 소자의 공정 수율을 증가시키는 효과가 있다.

Claims (3)

1. 반도체 기판 상부에 질화막과 제 1감광막을 순차적으로 형성하는 공정과,

   상기 제 1감광막에 노광마스크를 이용하여 제 1감광막패턴을 형성하는 공정과,

   상기 제 1감광막패턴을 마스크로 반도체 기판의 저부가 노출되는 질화막패턴을 형성하는 공정과,

   상기 구조의 전표면에 산화막을 형성하는 공정과,

   상기 산화막을 CMP 공정으로 연마하는 공정과,

   상기 질화막패턴을 식각장벽으로 상기 산화막을 블랭킹 식각하는 공정과,

   상기 구조의 전표면에 중간막을 형성하는 공정과,

   상기 중간막 상부에 제 2감광막을 형성하는 공정과,

   상기 제 2감광막에 노광마스크를 이용하여 제 2감광막패턴을 형성하는 공정을 특징으로 하는 반도체 소자의 오버레이 측정마크 형성방법.
2. 제 1 항에 있어서, 상기 감광막의 노광원으로 i - line(365nm), DUV(248nm), DUV(193nm) 이용하는 것을 특징으로 하는 반도체 소자의 오버레이 측정마크 형성방법.
3. 제 1 항에 있어서, 상기 중간막은 다결정실리콘막으로 형성된 것을 특징으로 하는 반도체 소자의 오버레이 측정마크 형성방법.