KR970009821B1 - 반도체소자의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체소자의 제조방법

제1도는 웨이퍼상에 칩영역과 스크라이브영역, 얼라인키영역을 도시한 도면.

제2도는 예정된 마스크의 얼라인키영역에 음각 및 양각패턴을 형성한 것을 도시한 단면도.

제3도는 제2도에 도시된 마스크를 사용하여 감광막패턴을 형성한 것을 도시한 도면.

제4도는 제2도에 도시된 마스크를 사용하고 DESIRE 공정에 의해 감광막패턴을 형성한 것을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 크롬패턴

2 : clear field(마스크상에 크롬이 덮이지 않은 부분)

3 : 감광막 4 : 식각층

5 : 하부층 6 : 실리레이션된 층

7 : 산화막 10 : 글래스

20 : 얼라인 키 30,40' : 포지티브 감광막패턴

30',40 : 네가티브 감광막패턴 50 : 칩영역

60 : 스크라이브 라인영역 70 : 얼라인 키 영역

100 : 웨이퍼

본 발명은 반도체소자의 제조방법에 관한 것으로 디자이어(DESIRE:Diffusion Enhanced Silylated Resist, 이하에서는 DESIRE라 함)공정에 의해 감광막패턴을 형성할 때 샘플로 한두장의 웨이퍼에만 감광막패턴을 형성하고, 정확하게 감광막패턴이 형성되었는지를 검사하게 되는데 이 샘플작업을 간단하게 할 수 있는 반도체소자의 제조방법에 관한 것이다.

반도체소자의 집적도가 높아지면서 미세패턴의 선폭이 0.5㎛이하로 감소하게 되었고, 리소그래피 기술로 패턴을 형성할 때, 종전처럼 단층감 광막 사용 시 기 형성되어 있는 패턴의 기하학적인 영향에 의해 패턴의 일부가 들어가는 나칭(notching)과 패턴밀도가 큰곳과 적은곳에서 형성된 감광막패턴의 크기에 차이를 보이는 근접효과(porximity effect)의 문제점이 있다.

그리고, 그로벌(global) 단차상에서, 노광마스크로 광학렌즈를 통해 웨이퍼에 패턴을 형성할 때에 웨이퍼에 초점을 맞추면 웨이퍼의 상하로 광학렌즈로부터 허상이 생기는데, 웨이퍼에 가장 근접한 허상과의 거리에 두배를 한 것인, 촛점심도(focus depth)의 차이에 의해 발생하는 넥킹(necking)과 노광 또는 현상상태의 불량으로 인한 감광막현상의 디파인(define) 상태불량을 말하는 브릿지(bridge) 등의 문제가 발생한다.

이러한 문제점을 해결하기 위하여 현상 전의 눈에 보이지 않는 잠상층을 얇게 하여 공정능력을 향상시키는 다층감광막(multi layer resist)와 DESIRE 공정개발의 필요성이 대두되었다.

한편, 다층감광막와 DESIRE 공정 모두가 상부표면만 일차로 패턴을 형성시킨 다음, 하층(under layer, 주로 감광막)을 건식식각하여 패턴을 형성해야 하므로 건식현상공정이라고 부른다.

그리고, 대표적인 건식현상공정(dry develop process)으로는 다층감광막증 대표적인 프로세스인 삼층감광막와 DESIRE가 있지만, 삼층감광막은 원리는 간단하지만 진행공정이 복잡하고 비용이 많이 드는 단점이 있다.

그래서, 대체 공정기술로 변경된 단층 감광막 공정기술인 DESIRE공정이 대두되었다.

디자이어 공정에서 샘플로 한두장의 웨이퍼에만 감광막을 도포하고, 노광, 실리레이션 그리고 건식현상 공정으로 감광막 패턴을 형성한 다음, 감광막패턴과 하부층과의 오정열(misalign)을 측정하여 오정열이 발견되면 감광막을 제거하고, 다시 감광막을 도포하고 마스크작업을 해야 한다.

그러나, 상기한 종래기술은 감광막패턴의 오정렬이 발생하면 마스크작업을 하는 동안 스태퍼(stepper), 실리레이션 오븐(silylation oven), 에칭장비(stcher) 등의 장비가 대기상태로 있게 되므로 작업시간이 많이 걸리고 장비의 공회전시간(idle time)이 늘어난다.

따라서, 본 발명에서는 상기한 종래기술의 문제점을 해결하기 위하여 샘플로 한두장의 웨이퍼에만 감광막을 도포한 후, 단층감광막의 패턴공정과 같이 노광 및 현상공정으로 감광막패턴을 형성하고 감광막패턴의 오정렬을 검사하여 재작업시 작업시간을 줄일 수 있도록 하는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.

본 발명에 의하면, 감광막패턴의 샘플작업으로 오정렬여부를 확인하기 위하여 웨이퍼의 예정된 층 상부에 감광막을 도포하고, 노광 및 습식현상 공정으로 상기의 층을 패턴하기 위한 감광막패턴을 형성하되, 하부층의 얼라인 키 영역에 포지티브 감광막패턴과 네가티브 감광막패턴을 함께 형성하고 하부층에 있는 얼라인 키와 포지티브 감광막패턴과의 오정렬을 검사하여 오정렬이 발생하지 않은 상태에서 모든 웨이퍼들에 대해 실리레이션용 감광막을 도포하고, DESIRE 공정, 즉 노광공정, 실리레이션공정 및 건식현상공정으로 감광막패턴을 형성하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제1도는 일반적으로 웨이퍼(100)상에 형성되는 칩영역(50)과 스크라이브라인 영역(60)을 개략적으로 도시하고 스크라이브라인 영역(60)에 제조되는 얼라인키 영역(70)을 도시한 것이다.

본 발명은 스크라이브영역에 제조되는 마스크를 정렬할 때 기준이 되는 얼라인 키에 관련되는 것으로 DESIRE 공정에 의해 포지티브 감광막을 사용하는 감광막패턴을 형성하게되면 마스크패턴형성과는 반대인 네가티브 감광막패턴이 형성되며, 단층감광막공정에 의해 포지티브 감광막을 사용하여 감광막패턴을 형성하면 마스크패턴의 형상과 동일한 포지티브 감광막패턴이 형성된다.

따라서, 본 발명은 얼라인 키로 형성되는 감광막패턴이 DESIRE 공정에 의한 것이나 단층감광막공정에 의해 제조되는 것이나 관계없이 오정렬여부를 검사할 수 있는 포지티브 감광막패턴을 형성하기 위하여 동일한 형상의 음각패턴과 양각패턴을 마스크의 얼라인 키 영역에 형성하여 이용하는 것이다.

제2도는 마스크로 사용되는 투명글래스(10)상부의 예정된 얼라인 키 영역에 동일한 형상의 음각크롬패턴(1)과 양각크로패턴(2)을 형성한 것을 도시한다.

제3도는 얼라인 키가 형성된 하부층(5), 예를들어 실리콘기판 또는 절연층등 상부에 예정된 층(4)을 도포하고 이층의 패턴을 형성하기 위해 DESIRE 공정을 이용할 때 모든 웨이퍼상에 감광막패턴을 형성하기 전에 샘플작업을 본 발명에 의해 실시한 것을 도시한 것으로, 예정된 층(4) 상부에 감광막(3)을 도포하고 제1도에 도시된 마스크를 이용하여 노광시키고, 습식현상공정으로 노광된 감광막(3)을 제거하여 칩영역에 감광막패턴(도시안됨)을 형성할 때 얼라인 키 영역에도 얼라인 키용 감광막 패턴(30,30')이 형성된 것을 도시한 단면도이다.

여기서 (a)는 제2도의 Ⅰ-Ⅰ를 따라 형성된 포지티브 감광막패턴(30)을 도시한 단면도이고, (b)는 제2도의 Ⅱ-Ⅱ를 따라 형성한 네가티브 감광막패턴(30')을 도시한 단면도로서 오정렬을 확인할 수 있는 정렬키용 감광막패턴은 (a)에 도시된 포지티브 감광막패턴(30)이다.

왜냐하면 하부에 형성된 얼라인 키(20)의 위치와 상부에 형성된 감광막패턴의 간격(d)을 확인하기 위하여는 하부의 얼라인 키(20) 상부에 감광막이 덮여져 있으면 오정렬을 확인하기가 어렵다.

제3도에 도시한 바와같이 감광막패턴의 샘플작업을 실시하고 난 다음, 오정렬확인공정을 통해 오정렬이 발생된 경우는 기 형성된 감광막패턴을 제거한 다음, 다시 감광막을 도포하고 마스크를 다시 재정렬시키고, 노광 및 습식현상공정으로 감광막패턴을 형성해야 한다.

오정렬이 발생하지 않은 경우에는 모든 웨이퍼에 대해 DESIRE 공정, 즉 노광공정, 실리레이션공정, 건식현상공정을 실시하여 감광막패턴을 형성하면 된다.

제4도는 샘플작업이 끝나고 감광막패턴의 오정렬이 발생되지 않는 경우 모든 웨이퍼들에 대해 노광공정, 실리레이션공정 및 건식현상공정으로 감광막패턴을 형성시킨 것으로 이때 얼라인 키(20) 상부에 감광막(3), 실리레이션층(6), 산화막(7)으로 이루어진 감광막패턴(40,40')이 함께 형성된다.

여기서 (a)는 제2도의 Ⅰ-Ⅰ를 따라 형성된 네가티브 감광막패턴(40)을 도시한 것이고, (b)는 제2도의 Ⅱ-Ⅱ를 따라 형성된 포지티브 감광막패턴(40')을 도시하되 마스크상의 크롬패턴과는 반대형상으로 제조됨을 알 수 있다.

물론 DESIRE 공정에 의해 제조된 포지티브 감광막패턴(40')도 오정렬 여부를 샘플웨이퍼와 같이 동일하게 검사할 수 있다.

종래기술은 DESIRE 공정으로 샘플작업을 실시하면 30분 정도의 공정시간이 걸려야 감광막패턴을 형성하고 오정렬을 형성하였지만, 본 발명은 샘플에 대하여 노광 및 습식현상공정으로 감광막패턴을 형성할 경우 4분 정도만에 마스크의 오정렬을 검사할 수 있으므로 감광막패턴의 샘플작업에 걸리는 시간이 단축되므로 공정시간이 단축되면서도 마스크배열의 오정렬을 충분히 검사할 수 있는 효과가 있다.

Claims (4)

1. 반도체소자의 제조공정중 DESIRE공정에 의해 감광막패턴을 형성하는 방법에 있어서, 감광막패턴의 샘플작업으로 오정렬여부를 확인하기 위하여 웨이퍼의 예정된 층 상부에 감광막을 도포하고, 노광 및 습식현상공정으로 상기층을 패턴하기 위한 감광막패턴을 형성하되, 하부층의 얼라인 키 영역에 포지티브 감광막패턴과 네가티브 감광막패턴을 함께 형성하는 공정과, 하부층에 있는 얼라인 키와 포지티브 감광막패턴과의 오정렬을 검사하는 공정과, 오정렬이 발생하지 않은 상태에서 모든 웨이퍼들에 대해 실리레이션용 감광막을 도포하고, DESIRE 공정, 즉 노광공정, 실리레이션공정 및 건식현상공정으로 감광막패턴을 형성하는 공정을 포함하는 반도체소자의 제조방법.
2. 제1항에 있어서, 상기 포지티브 감광막패턴과 네가티브 감광막패턴을 형성하기 위하여 마스크의 얼라인 키 영역에 음각크롬패턴과 양각크롬패턴을 예정된 얼라인 키 영역에 함께 형성시킨 마스크를 이용하는 것을 특징으로 하는 반도체소자의 제조방법.
3. 제1항에 있어서, 상기 오정렬을 검사하여 오정렬이 발생될 경우, 기 형성된 감광막패턴을 완전히 제거한 다음, 다시 감광막을 도포하여 마스크를 정렬시킨 후에 노광 및 습식현상공정으로 감광막패턴을 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
4. 제1항에 있어서, 상기 DESIRE 공정에 의해 감광막패턴을 형성한 후에도 얼라인 키 영역에 형성되는 포지티브 감광막패턴과 네가티브 감광막패턴이 형성되어 오정렬의 여부를 검사할 수 있는 것을 특징으로 하는 반도체소자의 제조방법.