KR101096208B1 - 반도체 소자의 소자 분리용 패턴 형성 방법 - Google Patents
반도체 소자의 소자 분리용 패턴 형성 방법 Download PDFInfo
- Publication number
- KR101096208B1 KR101096208B1 KR1020040115338A KR20040115338A KR101096208B1 KR 101096208 B1 KR101096208 B1 KR 101096208B1 KR 1020040115338 A KR1020040115338 A KR 1020040115338A KR 20040115338 A KR20040115338 A KR 20040115338A KR 101096208 B1 KR101096208 B1 KR 101096208B1
- Authority
- KR
- South Korea
- Prior art keywords
- photosensitive agent
- pattern
- type
- type photosensitive
- photoresist
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체 소자의 소자 분리용 패턴 형성 방법에 관한 것으로, 포지티브 감광제 및 네가티브 감광제를 사용하여 평면 대칭 구조를 갖는 I 타입 감광제 패턴 및 콘택홀 감광제 패턴을 조합하여 T 타입을 감광제 패턴을 형성하는 것으로, 해상 특성이 개선되어 양호한 감광제 프로파일을 얻을 수 있으며, 소자의 집적도가 증가됨으로써 하부층을 식각하기 위해 두꺼운 감광제 패턴의 두께가 요구되는데 본 발명에서 네기타브 감광제에 의해 상기 감광제 패턴의 두께가 증가되어 후속 식각 공정의 특성이 향상되는 기술을 나타낸다.
Description
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 소자 분리용 패턴을 도시한 사진.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 소자 분리용 패턴을 도시한 단면도들.
도 3은 본 발명에 따른 반도체 소자의 소자 분리용 패턴을 사용하여 형성된 결과를 도시한 사진.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 활성 영역 20 : 소자 분리 영역
100, 150 : 석영기판 105, 155 : 크롬층
110 : 반도체 기판 120 : 제 1 형 감광제
130 : 제 1 형 감광제 패턴 140 : 제 2 형 감광제
150 : 콘택홀 마스크 160 : 제 2 형 감광제 패턴
본 발명은 반도체 소자의 소자 분리용 패턴 형성 방법에 관한 것으로, 포지티브 감광제 및 네가티브 감광제를 사용하여 평면 대칭 구조를 갖는 I 타입 감광제 패턴 및 콘택홀 감광제 패턴을 조합하여 T 타입을 감광제 패턴을 형성하는 것으로, 해상 특성이 개선되어 양호한 감광제 프로파일을 얻을 수 있으며, 소자의 집적도가 증가됨으로써 하부층을 식각하기 위해 두꺼운 감광제 패턴의 두께가 요구되는데 본 발명에서 네기타브 감광제에 의해 상기 감광제 패턴의 두께가 증가되어 후속 식각 공정의 특성이 향상되는 기술을 나타낸다.
현재 반도체 소자의 소자 분리막 형성 공정은 반도체 기판을 식각하여 트렌치를 형성하고 상기 트렌치를 매립하는 갭필 산화막을 형성하고 CMP 공정을 수행하여 활성 영역과 소자 분리 영역으로 분리하는 STI(Shallow Trench Isolation) 공정이 사용되고 있다.
여기서, 상기 활성 영역의 모양에 따라 대표적으로 I 형 활성 영역 및 T 형 활성 영역으로 구별된다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 소자 분리용 패턴을 도시한 사진이다. 는
도 1a를 참조하면, 현재 가장 많이 쓰이고 있는 I 형 활성 영역을 도시한 단면도 및 사진이다.
도 1b를 참조하면, T 형 활성 영역 감광제 패턴은 도 1a의 I 형 활성 영역 감광제 패턴에 비해 프로파일이 불량한 것을 알 수 있다.
상술한 종래 기술에 따른 반도체 소자의 소자 분리용 패턴 형성 방법에서, 반도체 소자의 집적도가 증가함에 따라 리프레쉬 특성이 중요해지고 상기 리프레쉬 특성을 향상시키기 위해 활성 영역의 면적이 넓은 T 형 활성 영역을 구현하였다.
노광 기술 측면에서 I 형 활성 영역 감광제 패턴과 같이 X축 및 Y축 방향으로 대칭인 패턴이 유리하다. 그러나, 상기 T 형 활성 영역 감광제 패턴은 Y축에 대하여 대칭이 아니기 때문에 회절광의 강도 분포가 대칭인 패턴 보다 그 특성이 열화되어 패턴 프로파일이 악화되는 문제점이 있다.
상기 문제점을 해결하기 위하여, 포지티브 감광제 및 네가티브 감광제를 사용하여 평면 대칭 구조를 갖는 I 타입 감광제 패턴 및 콘택홀 감광제 패턴을 조합하여 T 타입을 감광제 패턴을 형성하는 것으로, 해상 특성이 개선되어 양호한 감광제 프로파일을 얻을 수 있으며, 소자의 집적도가 증가됨으로써 하부층을 식각하기 위해 두꺼운 감광제 패턴의 두께가 요구되는데 본 발명에서 네기타브 감광제에 의해 상기 감광제 패턴의 두께가 증가되어 후속 식각 공정의 특성을 향상시키는 반도체 소자의 소자 분리용 패턴 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 소자 분리용 패턴 형성 방법은
I 타입 패턴 마스크를 이용한 노광 및 현상 공정을 이용하여 제 1 형 감광제를 노광 및 현상하여 I 타입의 제 1 형 감광제 패턴을 형성하는 단계와,
전체 표면 상부에 제 2 형 감광제를 도포하는 단계와,
상기 제 2 형 감광제에서 콘택홀로 예정된 영역을 노광하는 단계와,
상기 노광된 제 2 형 감광제를 현상하여 제 1 형 감광제 패턴과 제 2 형 감광제 패턴으로 이루어진 T 타입 감광제 패턴을 형성하는 단계
를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1 형 감광제는 제 2 형 감광제와 서로 반대형(type)의 감광제인 것이 바람직하다.
또한, 상기 제 1 형 감광제 노광 공정 후에 상기 감광제 패턴에 50 내지 200℃의 온도에서 1초 내지 300초 동안 열처리 공정을 더 수행하며, 상기 제 1 및 제 2 형 감광제의 노광 공정은 436, 365, 248, 193, 157 또는 13.6nm의 파장을 가진 노광 장비 및 E-beam을 이용하여 수행하는 것이 바람직하다.
이하에서는 본 발명의 실시예 1을 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 소자 분리용 패턴 형성 방법을 도시한 단면도들이다.
도 2a를 참조하면, 포지티브 감광제(120)가 형성되어 있는 반도체 기판(110) 상부에 I 타입 패턴 마스크(100)를 이용하여 상기 포지티브 감광제를 노광한다. 이때, I 타입 패턴 마스크(100)는 I 형의 활성 영역 부분이 크롬층으로 형성되어 노광되지 않도록 한다. 그리고, 노광 공정은 436, 365, 248, 193, 157 또는 13.6nm의 파장을 가진 노광 장비 및 E-beam을 이용하여 수행하는 것이 바람직하다.
도 2b를 참조하면, 상기 노광된 포지티브 감광제(120)를 현상한다.
이때, 포지티브 감광제(120)는 노광된 부분이 현상되어 I 형의 활성 영역 부분이 남겨진 I 타입 감광제 패턴(130)을 형성된다.
도 2c를 참조하면, I 타입 감광제 패턴(130)을 포함하는 반도체 기판(110) 상부에 네거티브형 감광제(140)를 도포한다.
도 2d를 참조하면, 네거티브형 감광제(140)가 도포된 반도체 기판(110) 상부에 콘택홀로 예정된 영역을 제외한 부분이 크롬층으로 형성된 콘택홀 마스크(150)를 이용하여 노광 공정을 수행한다. 이때, 노광 공정은 436, 365, 248, 193, 157 또는 13.6nm의 파장을 가진 노광 장비 및 E-beam을 이용하여 수행하는 것이 바람직하다.
도 2e를 참조하면, 상기 노광된 네거티브형 감광제(140)를 현상한다. 이때, 네거티브형 감광제(140)는 노광되지 않은 부분이 현상되므로, 콘택홀 예정 영역에 감광제 패턴(160)이 남겨지게 된다.
여기서, 상기 I 타입 감광제 패턴(130)과 콘택홀 감광제 패턴(160)으로 이루어진 T 타입 감광제 패턴이 형성된다. 콘택홀 감광제 패턴(160)은 I 타입 감광제 패턴(130)의 장축 방향의 일측에 일부 중첩되도록 형성되며, 바람직하게는 I 타입 감광제 패턴(130) 일측의 중앙부와 맞닿도록 형성한다.
이하에서는 본 발명의 실시예 2를 설명하기로 한다.
I 형 활성 영역을 제외한 부분이 크롬층으로 형성된 I 타입 패턴 마스크를 이용하여 노광 및 현상 공정을 수행한다. 네거티브 감광제를 노광 및 현상하여 I 타입 감광제 패턴을 형성한다. 여기서, 네거티브 감광제는 노광되지 않은 부분이 제거되는 것이 바람직하다.
다음에 상기 I 타입 감광제 패턴의 전체 표면 상부에 포지티브 감광제를 도포하고, 상기 포지티브 감광제에 콘택홀이 예정된 부분이 크롬층으로 형성된 콘택홀 마스크를 사용하여 노광 및 현상공정을 수행한다. 여기서, 상기 포지티브 감광제는 노광된 부분이 제거되는 것이 바람직하다.
상기 노광된 포지티브 감광제를 현상하여 I 타입 감광제 패턴과 콘택홀 감광제 패턴으로 이루어진 T 타입 감광제 패턴을 형성한다.
도 3은 본 발명에 따른 소자 분리용 패턴 형성 방법으로 형성한 T 형 감광제 패턴의 모습을 도시한 사진이다.
여기서, 종래 기술에 비해 상기 T 형 감광제 패턴의 특성이 향상된 것을 볼 수 있다.
본 발명에 따른 반도체 소자의 소자 분리용 패턴 형성 방법은 포지티브 감광제 및 네가티브 감광제를 사용하여 평면 대칭 구조를 갖는 I 타입 감광제 패턴 및 콘택홀 감광제 패턴을 조합하여 T 타입을 감광제 패턴을 형성하는 것으로, 해상 특성이 개선되어 양호한 감광제 프로파일을 얻을 수 있으며, 소자의 집적도가 증가됨으로써 하부층을 식각하기 위해 두꺼운 감광제 패턴의 두께가 요구되는데 본 발명에서 네기타브 감광제에 의해 상기 감광제 패턴의 두께가 증가되어 후속 식각 공정의 특성이 향상되는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (4)
- 반도체 기판 상부에 제 1 형 감광제를 도포하는 단계;상기 제 1 형 감광제에 대해 I 타입 패턴 마스크를 이용한 노광 및 현상 공정을 수행하여 I 타입의 제 1 형 감광제 패턴을 형성하는 단계;상기 제 1 형 감광제 패턴을 포함하는 상기 반도체 기판 상부에 제 2 형 감광제를 도포하는 단계; 및상기 제 2 형 감광제에 대해 콘택홀 패턴 마스크를 이용한 노광 공정을 진행하는 단계;상기 제 2 형 감광제에 대해 현상 공정을 진행하여 상기 제 1 형 감광제 패턴과 콘택홀 예정 영역에 형성된 제 2 형 감광제 패턴으로 이루어진 T 타입 감광제 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리용 패턴 형성 방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 1 형 감광제는 제 2 형 감광제와 서로 반대형(type)의 감광제인 것을 특징으로 하는 반도체 소자의 소자 분리용 패턴 형성 방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 1 형 감광제 노광 및 현상 공정 후에 상기 제 1 형 감광제 패턴에 50 내지 200℃의 온도에서 1초 내지 300초 동안 열처리 공정을 더 수행하는 것을 특징으로 하는 반도체 소자의 소자 분리용 패턴 형성 방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 2 형 감광제 패턴은 상기 제 1 형 감광제 패턴의 장축 방향 일측과 일부 중첩되도록 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리용 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115338A KR101096208B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 소자 분리용 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115338A KR101096208B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 소자 분리용 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060075957A KR20060075957A (ko) | 2006-07-04 |
| KR101096208B1 true KR101096208B1 (ko) | 2011-12-22 |
Family
ID=37168442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115338A KR101096208B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 소자 분리용 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101096208B1 (ko) |
-
2004
- 2004-12-29 KR KR1020040115338A patent/KR101096208B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060075957A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| TW200409234A (en) | Method for manufacturing semiconductor device | |
| CN116825618A (zh) | 台阶微结构的制备方法 | |
| JP2001291651A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
| KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
| US20120214103A1 (en) | Method for fabricating semiconductor devices with fine patterns | |
| KR100781861B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100569537B1 (ko) | 반도체소자의 포토레지스트 패턴 형성방법 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| JPH0467333B2 (ko) | ||
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| KR100569538B1 (ko) | 크롬리스 위상반전마스크의 형성방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR100380274B1 (ko) | 디유브이 공정을 이용한 실리콘 산화막 식각방법 | |
| KR100685392B1 (ko) | 반도체 소자 형성 방법 | |
| KR101034540B1 (ko) | 위상 반전 마스크 제조 방법 | |
| KR100660280B1 (ko) | 폴리실리콘 게이트 전극 형성 방법 | |
| TWI259523B (en) | Method for forming photoresist pattern and method for trimming photoresist pattern | |
| JPH11184066A (ja) | フォトマスク及びコンタクトホール形成方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| KR970009821B1 (ko) | 반도체소자의 제조방법 | |
| KR20060054681A (ko) | 포토레지스트 패턴 및 박막 패턴 형성방법 | |
| KR0137610B1 (ko) | 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법 | |
| KR100597765B1 (ko) | 반도체 소자의 제조방법 | |
| KR20120126716A (ko) | 반도체 소자의 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |