JPH11184066A - フォトマスク及びコンタクトホール形成方法 - Google Patents

フォトマスク及びコンタクトホール形成方法

Info

Publication number
JPH11184066A
JPH11184066A JP36397697A JP36397697A JPH11184066A JP H11184066 A JPH11184066 A JP H11184066A JP 36397697 A JP36397697 A JP 36397697A JP 36397697 A JP36397697 A JP 36397697A JP H11184066 A JPH11184066 A JP H11184066A
Authority
JP
Japan
Prior art keywords
pattern
mask
photomask
pattern portion
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36397697A
Other languages
English (en)
Inventor
Yasutaka Kobayashi
康孝 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP36397697A priority Critical patent/JPH11184066A/ja
Publication of JPH11184066A publication Critical patent/JPH11184066A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 被加工膜を所望パターンに近似したパターン
に沿ってエッチング処理することができるリソグラフィ
用マスクパターンを提供する。 【解決手段】 半導体基板20上の被加工層26に選択
的なエッチング処理を施すためのエッチングマスク28
aを形成すべく被加工層26を覆って配置され、選択露
光を受けた後に現像処理および乾燥処理を受けるフォト
レジスト28に、前記選択露光で所定のパターンを転写
するために用いられるリソグラフィ用フォトマスク1
0。フォトマスク10には、現像処理後の乾燥処理によ
る転写パターンの歪み分を補償するための修正部12b
が設けられる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICチップのよう
な半導体装置の製造工程に使用されるリソグラフィ技術
で用いるのに好適なリソグラフィ用フォトマスクおよび
このフォトマスクを用いたコンタクトホールの形成方法
に関する。
【0002】
【従来の技術】ICチップのような半導体装置の製造工
程に利用される技術に、リソグラフィがある。このリソ
グラフィでは、半導体ウエハのような半導体基板上に形
成された被加工膜上に、フォトレジストが膜状に形成さ
れる。このフォトレジスト膜上には、例えば所望のデバ
イスパターンあるいは回路パターンを有するフォトマス
クを用いて選択的な露光が施される。この露光により、
フォトマスクのマスクパターンがフォトレジスト膜に焼
き付けられる。
【0003】パターンの焼き付け後、フォトレジスト膜
に現像処理が施されることにより、フォトレジスト膜に
マスクパターンが転写され、この現像を受けて残存した
レジスト膜部分すなわちレジストマスクをエッチングマ
スクとして、フォトレジスト膜下の被加工膜が選択的な
エッチング処理を受ける。
【0004】
【発明が解決しようとする課題】ところで、前記したよ
うなフォトレジスト膜へのマスクパターンの焼き付けで
は、このマスクパターンが正確にフォトレジスト膜に投
影されることから、フォトレジスト膜上のパターンに歪
みが見られることはない。しかしながら、現像によって
残存するレジストマスクが現像後のポストベークと称さ
れる焼きしめ、すなわち乾燥工程を受けると、レジスト
マスク材料の収縮により、レジストマスクには、部分的
な歪みが生じる。
【0005】このレジストマスクの歪みのために、従来
のリソグラフィでは、フォトマスクのパターンを正確に
レジストマスクに写し取ることができず、そのためフォ
トマスクのパターンに一致したパターンが形成されるよ
うに、被加工膜にエッチング加工を施すことは容易では
なかった。
【0006】また、リソグラフィを用いて、半導体ウエ
ハ上の電気絶縁膜に該膜を板厚方向に貫通するコンタク
トホールを形成するとき、このようなレジストマスクの
歪みについては、次に述べるような現象が観察されてい
た。
【0007】例えば正方形の開口面を有するコンタクト
ホールを得るために、正方形のパターンを有するフォト
マスクを用いてフォトレジスト膜にそのパターンを転写
しようとしても、フォトレジスト膜の現像および焼きし
め後に得られるレジストマスクすなわちエッチングマス
クの転写パターンは、この歪みのためにフォトマスクの
パターンよりも面積の小さなほぼ円形のパターンとな
る。また、例えば長方形の開口面を有するコンタクトホ
ールを得るために、長方形のパターンを有するフォトマ
スクを用いても、同様な歪みのために、エッチングマス
クのパターンは楕円形となり、しかもフォトマスクの長
方形の長辺に対応する辺部分で外方に大きな膨らみが生
じる。
【0008】このようなコンタクトホールの形成に使用
されるエッチングマスクの転写パターンの歪みは、コン
タクト部の断面積の減少による電気抵抗の増加を招き、
また、コンタクトホールの平面形状の膨らみによるアラ
イメントの誤差許容量に大きな影響を及ぼす。
【0009】従って、本発明の目的は、所望パターンに
近似したパターンに被加工膜を加工処理することができ
るリソグラフィ用マスクパターンを提供することにあ
る。また、本発明の他の目的は、所望の開口面を有する
コンタクトホールを形成し得るリソグラフィ用マスクパ
ターンを提供することにある。本発明のさらに他の目的
は、アライメント誤差許容量の問題を引き起こすことの
ないコンタクトホール形成方法を提供することにある。
【0010】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成1〉本発明は、半導体基板上の被加工層に選択的
なエッチング処理を施すためのエッチングマスクを形成
すべく前記被加工層を覆って配置され、選択露光を受け
た後に現像処理および乾燥処理を受けるフォトレジスト
に、前記選択露光で所定のパターンを転写するために用
いられるリソグラフィ用フォトマスクであって、該フォ
トマスクに、乾燥処理による転写パターンの歪み分を補
償するための修正部を設けたことを特徴とする。
【0011】〈作用1〉本発明に係るリソグラフィ用フ
ォトマスクでは、該フォトマスクを用いた選択露光後に
現像処理を受けるフォトレジストに現像処理に関連した
乾燥処理によって導入される歪み分が、修正分として、
フォトマスクに予め考慮されている。
【0012】従って、本発明係るリソグラフィ用フォト
マスクによれば、従来に比較して、より所望パターンに
近似したパターンのレジストマスクを得ることができ、
これにより被加工膜を所望パターンに沿って加工処理す
ることができる。また、本発明に係るリソグラフィ用フ
ォトマスクを用いてコンタクトホールを形成することに
より、所望の開口面形状を有するコンタクトホールを形
成することができ、このコンタクトホールに関連した適
正な抵抗値の電気接続部を形成することが可能となる。
【0013】本発明に係るリソグラフィ用フォトマスク
は、例えば平面形状がほぼ長方形のコンタクトホール形
成用マスクである。このマスクに、ほぼ矩形の細幅パタ
ーン部と、該細幅パターン部の両端にそれぞれ連続し該
細幅パターン部からその幅方向にはみ出し、前記細幅部
と共に全体的に細長の矩形マスクパターンを構成する一
対の広幅パターン部とを設けることができる。このフォ
トマスクでは、前記細幅パターン部が前記修正部として
機能する。
【0014】また、前記細幅パターン部からなる修正部
が設けられたフォトマスクを用いたリソグラフィでは、
例えば、前記半導体基板の前記被加工層下に、エッチン
グ処理を受ける絶縁層、該絶縁層に埋設された電子回路
構成部が形成されている。前記フォトマスクは、前記絶
縁層をその厚さ方向に貫通するコンタクトホールの形成
のために、用いることができる。このフォトマスクを用
いた選択露光では、前記一対の広幅パターン部が前記電
子回路構成部に所定の間隔をおくように該電子回路構成
部に沿ってフォトマスクを配置することができる。
【0015】また、本発明に係るリソグラフィ用フォト
マスクは、例えば、平面形状がほぼ正方形のコンタクト
ホール形成用マスクである。このマスクに、ほぼ正方形
の主パターン部と、該主パターン部の四つの隅に該主パ
ターン部に連続する修正部とを設けることができる。当
該修正部は、前記主パターン部の一辺の半値以下の長さ
寸法を有する矩形の補助パターン部で構成することがで
きる。
【0016】前記補助パターン部は、該補助パターン部
が設けられる前記主パターン部の前記隅を規定する隣接
する二辺からそれぞれ外方に突出して配置することがで
きる。前記補助パターン部を規定するその各四辺は、そ
れぞれ前記主パターン部を規定するその各四辺に平行に
形成することができる。
【0017】〈構成2〉また、本発明は、半導体ウエハ
上の電子回路構成部を埋め込む絶縁層に、前記電子回路
構成部の近傍で前記絶縁層下の導電部に貫通するコンタ
クトホールを形成すべく、前記絶縁層を覆うフォトレジ
ストを形成すること、長方形のパターン部を有するリソ
グラフィ用フォトマスクを用いて前記フォトレジストに
選択露光を施すこと、露光を受けた前記フォトレジスト
に現像処理を施こした後乾燥処理を施し、フォトレジス
トからエッチングマスクを形成すること、該エッチング
マスクを用いて前記絶縁層に選択的にエッチング処理を
施すことを含むコンタクトホールの形成方法であって、
前記選択露光において、前記マスクの前記パターン部の
短辺が前記電子回路構成部の近傍で該電子回路構成部の
縁部に沿うように、前記マスクを配置することを特徴と
する。
【0018】〈作用2〉フォトマスクが長方形のパター
ン部を有するとき、このフォトマスクを用いたフォトレ
ジストへの露光後、該フォトレジストが現像処理を受
け、その後の乾燥処理を受けると、フォトレジストで
は、フォトマスクの長方形のパターン部の長辺に対応す
る部分に比較的大きな歪みが見受けられるが、他方、前
記パターン部の短辺に対応する部分には、実質的な歪み
は見受けられない。
【0019】この特性を利用し、フォトレジストに実質
的な歪みを生じさせない前記パターン部の短辺を電子回
路構成部に近接するように、フォトマスクを配置するこ
とにより、このフォトマスクを用いて形成されるコンタ
クトホールと、前記電子回路構成部との間隔を予めほぼ
正確に知ることができる。
【0020】従って、フォトマスクを用いた選択露光で
は、該フォトマスクの短辺を電子回路構成部に近接して
配置することにより、コンタクトホールと前記電子回路
構成部との間隔を所定の許容誤差の範囲内に形成するこ
とができ、この誤差許容量の考慮に、フォトレジストの
歪みによる誤差を加味する必要はなくなる。その結果、
本発明によれば、アライメント誤差許容量に、新たな問
題を引き起こすことなく、コンタクトホールを形成する
ことが可能となる。
【0021】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例1〉図1は、本発明に係るフォトマスクを示
す。本発明に係るフォトマスク10は、例えばICチッ
プのような半導体装置の製造工程の1つであるリソグラ
フィに用いられる。フォトマスク10は、図1に示され
ているように、例えばガラスのような透明材料からなる
ガラス基板11と、該ガラス基板上に形成されるパター
ン12(12aおよび12b)とを備える。
【0022】パターン12は、CAD(Computer aided
design)を用いたデータ処理により設計することがで
きる。CADの実行により得られたパターンデータにし
たがって、ガラス基板11上の、例えばパターン12の
領域を除く領域に、クロム金属膜のような遮光性を有す
る金属膜が蒸着される。これにより、前記金属膜から露
出した透光性部分で構成されたパターン12を有するフ
ォトマスク10が形成される。
【0023】この例に代えて、フォトマスク10のパタ
ーン12を除く領域に透光性を与え、パターン12を遮
光部で構成することができる。
【0024】フォトマスク10は、図1に示す例では、
ICチップのMOSトランジスタのためのコンタクトホ
ールを形成するために用いられる。このフォトマスク1
0のパターン12は、4つの辺13により規定される正
方形の平面形状を有する主パターン部12aと、該主パ
ターン部の4隅で、主パターン部12aにそれぞれ連続
する補助パターン部12bとを有する。
【0025】すなわち、本発明に係るパターン12で
は、主パターン部12aは、所望のコンタクトホールの
平面形状にほぼ等しい形状に形成されており、この主パ
ターン部12aに後述するようなダミー作用をなす4つ
の補助パターン部12bが付加されている。
【0026】図1の例では、補助パターン部12bは、
主パターン部12aの一つの辺13の長さ寸法の半値以
下の長さを有する各辺14により規定されるほぼ正方形
の平面形状を有する。補助パターン部12bは、その各
辺14が主パターン部12aの対応する各辺13と平行
になるように配置されている。また、補助パターン部1
2bは、該補助パターン部が設けられた主パターン部1
2aの前記隅を規定する相互に隣り合う二辺14および
14から、該主パターン部の外方へ突出するように、配
置されている。
【0027】図2には、フォトマスク10を用いたリソ
グラフィ工程を実施するための露光装置の一例として、
ステッパ15が概略的に示されている。ステッパ15で
は、従来よく知られているように、例えば水銀ランプか
らなる光源16からの光がコンデンサレンズ17を通し
て、レティクルとして配置されたフォトマスク10上に
集光される。フォトマスク10を透過した光は、縮小投
影レンズ18を経て、X−Yステージ19上の半導体ウ
エハ20上に集光する。
【0028】また、ステッパ15では、1ショットの露
光ごとに、X−Yステージ19が移動される。この各シ
ョットごとのX−Yステージ19の移動に伴い、該X−
Yステージ上の半導体ウエハ20の所定領域が順次、フ
ォトマスク10を通して選択的な露光を受ける。
【0029】図3は、フォトマスク10を通してX−Y
ステージ19上で選択的な露光を受ける半導体ウエハ2
0の一部を拡大して示す。半導体ウエハ20は、例えば
シリコン結晶板からなる。図3に示す例では、半導体ウ
エハ20には、素子分離領域21により区画された活性
領域22を横切るゲート電極23が形成されている。活
性領域22におけるゲート電極23の両側には、該ゲー
ト電極と共に、MOSトランジスタの構成要素となるソ
ース24およびドレイン25がそれぞれ形成されてい
る。
【0030】活性領域22およびゲート電極23を覆っ
て、例えば酸化シリコンからなる層間絶縁膜26が形成
されている。この層間絶縁膜26を通して、その下に位
置するソース24またはドレイン25に至るコンタクト
ホール27(図5参照)を形成するために、この被加工
層である層間絶縁膜26上には、感光材料からなる層と
して、従来よく知られた例えばポジ型のフォトレジスト
材料からなるフォトレジスト層28が形成されており、
このフォトレジスト層28上に、前記したフォトマスク
10のパターン12が投影されている。
【0031】パターン12は、その主パターン部12a
の、ゲート電極23に近接する1つの辺13が、電子回
路構成部であるゲート電極23のゲート幅方向と一致す
るように、投影されている。図3では、図面の簡素化の
ために、ドレイン25に対応して投影されるパターン1
2が省略されているが、ソース24におけると同様にパ
ターン12が投影される。
【0032】フォトレジスト層28へのパターン12の
投影により、フォトレジスト層28の選択的な露光が終
わると、フォトレジスト層28は現像処理を受ける。こ
の現像処理により、例えばポジ型フォトレジスト材料か
らなるフォトレジスト層28は、露光に晒さらされたパ
ターン12に対応する部分が除去され、残部がレジスト
マスク28aとして残される。その後、残存するレジス
トマスク28aは、乾燥処理であるポストベーク処理を
受ける。
【0033】このポストベーク処理により、レジストマ
スク28aは、従来におけると同様に、収縮する。所望
の平面形状を有する主パターン部12aのみで従来のよ
うにパターン12を構成すると、主パターン部12aの
4隅でのレジストマスク28aの収縮作用により、転写
パターンに歪みが生じる。そのために、図4に仮想線で
示されているように、主パターン部12aに対応した正
方形状の内接円で規定される転写パターンのマスク孔2
9′となってしまう。
【0034】これに対し、本発明に係るフォトマスク1
0のパターン12では、前記したように、所望のコンタ
クトホールの平面形状に対応する主パターン部12aに
加えて、その4隅には、補助パターン部12bが設けら
れている。この補助パターン部12bは、露光時のダミ
ー作用により、前記したポストベーク処理での主パター
ン部12aの4隅での収縮歪みを補償するように、該4
隅部分での現像による除去作用を促進させる。その結
果、図4に実線で示されているように、ほぼ主パターン
部12aに対応した正方形の所望の平面形状を有する転
写パターンのマスク孔29が得られる。
【0035】したがって、フォトマスク10を用いて得
られたレジストマスク28aをエッチングマスクとし
て、フォトレジスト層28下の層間絶縁膜26に選択的
なエッチング処理を施すことにより、図5に示されてい
るように、半導体ウエハ20のソース24に開放する所
望の平面形状を有するコンタクトホール27を形成する
ことが可能となる。
【0036】このコンタクトホール27には、図5に仮
想線で示されるように、例えばアルミニゥムのような金
属材料で構成される電気接続部たるコンタクト部30が
形成される。このコンタクト部30は、所望の平面形状
を有するコンタクトホール27を充填して形成されるこ
とから、所定の横断面積を有する。したがって、従来に
比較して、コンタクト部30の電気抵抗値を十分に低減
させることができる。
【0037】〈具体例2〉図6は、本発明に係るフォト
マスクの他の例を示す。本発明に係るフォトマスク50
は、全体に長方形のパターン52を有する。具体例2の
フォトマスク50では、具体例1におけると同様、ガラ
ス基板11上の、例えばパターン52の領域を除く領域
に、クロム金属膜のような遮光性を有する金属膜が蒸着
される。これにより、前記金属膜から露出した透光性部
分で構成されたパターン52を有するフォトマスク50
が形成される。長方形のパターンを有するフォトマスク
を用いて形成したレジストマスクでは、現像後の乾燥処
理での収縮歪みのために、その長方形の転写パターンの
特に長辺に対応する辺部分で外方への大きな膨らみを生
じる傾向が見られる。
【0038】この特性を考慮して、本発明に係るフォト
マスク50では、所望の幅寸法W1よりも小さな幅寸法
2 を有するほぼ矩形の細幅パターン部52aと、この
細幅パターン部52aの両端でそれぞれ該細幅パターン
部に連続して形成された一対の広幅パターン部52bと
で、全体に長方形のパターン52が形成されている。
【0039】両広幅パターン部52bは、それぞれ所望
の幅寸法W1 を有し、細幅パターン部52aの両側から
均等に張り出す。これにより、細幅パターン部52a
は、その両端の広幅パターン部52b間で、パターン5
2の後述する修正部として機能する細幅部を規定する。
この細幅パターン部52aと広幅パターン部52bとの
段差は、(幅寸法W1−幅寸法W2 )/2の値となる。
【0040】図7は、フォトマスク50の投影パターン
例を示す。図7では、具体例1に示したと同様な半導体
ウエハ20上のポジ型のフォトレジスト層28にフォト
マスク50のパターン52が投影されている。パターン
52は、一対の広幅パターン部52bが電子回路構成部
の1つであるゲート電極23に所定の間隔W3 をおくよ
うに、配置される。
【0041】フォトマスク50は、例えば図2に示した
ような露光装置15に組み込まれ、このフォトマスク5
0を用いて、半導体ウエハ20上のフォトレジスト層2
8に選択露光が施される。この選択露光後、フォトレジ
スト層28の残存部分であるレジストマスク28aに
は、ポストベークのような乾燥処理が施される。
【0042】図8は、乾燥処理を受けた後のレジストマ
スク28aの平面形状を示す。所望寸法W1 を有する一
様な幅寸法の長方形のパターンを用いて得られた従来の
レジストマスクでは、図8に仮想線で示されているとお
り、長方形パターンの長辺に対応する辺部分29a′が
外方に膨らむことから、円形もしくは楕円に近いマスク
孔29′が形成されてしまう。そのため、従来では、マ
スク孔29′と電子回路構成部であるゲート電極23と
の間隔W4 は、当所の設置値W3 よりも小さな値になっ
てしまう。
【0043】これに対し、パターン52の細幅部を規定
する細幅パターン部52aと、広幅パターン部52bと
の組み合わせによれば、細幅パターン部52aの補償作
用により、マスク孔29のゲート電極23に近接する辺
部分における張り出しが防止される。その結果、修正部
として機能する細幅パターン部52aの補償作用によ
り、図8に実線で示されているように、マスク孔29を
その両長辺部が直線状となる長方形状に形成することが
できる。
【0044】また、ゲート電極23とマスク孔29との
間隔W3 が、広幅パターン部52bとゲート電極23と
の間に設定された所望の間隔W3 を越えることを抑制す
ることができる。これにより、ゲート電極23とマスク
孔29との間に適正な間隔W3 を保持するために、レジ
ストマスク28aの歪みによる誤差を考慮する必要はな
く、このマスクの歪みによる新たなアライメント誤差許
容量の問題が生じることはない。
【0045】〈具体例3〉長方形のパターンを有するフ
ォトマスクを用いて形成したレジストマスクでは、現像
後の乾燥処理での収縮歪みのために、その長方形の転写
パターンの特に長辺に対応する辺部分で外方への大きな
膨らみを生じるが、他方、短辺に対応する辺部分では、
このような大きな膨らみは見られない。この特性を利用
すべく、図9に示すように、長方形のパターンを有する
フォトマスクを用いるとき、半導体ウエハ20上のフォ
トレジスト層28への投影パターン60の姿勢は、その
短辺60aがゲート電極23に近接してこれに沿うよう
に配置することが望ましい。
【0046】長方形の投影パターン60を用いて形成さ
れたレジストマスク28aは、その長辺部で前記したよ
うに外方に膨らむが、短辺部では、前記したようにゲー
ト電極23へ向けて大きく膨らむことはない。したがっ
て、レジストマスク28aの前記した歪みによって該レ
ジストマスク28aとゲート電極23との間隔が小さく
なることはなく、この間隔を投影パターン60とゲート
電極23との間に設定された所定寸法W3 に保持させる
ことができる。
【0047】したがって、具体例3に示した例によれ
ば、パターンに格別な改造を施すことなく、フォトレジ
スト層28上への投影姿勢を適正に選択することによ
り、レジストマスクの歪みによる新たなアライメント誤
差許容量の問題を招くことなく、コンタクトホールの適
正なアライメントが可能となる。
【0048】前記したところでは、フォトレジスト層2
8がポジ型の例を示したが、これに代えて、ネガ型のフ
ォトレジスト層を用いることができる。また、前記した
ところでは、コンタクトホール形成用フォトマスクにつ
いて説明したが、本発明は、コンタクトホールに限ら
ず、例えば集積回路のような電気回路の種々の平面形状
を有する回路部分のエッチングマスクを形成するための
フォトマスクに適用することができる。
【0049】
【発明の効果】本発明によれば、前記したように、フォ
トマスクを用いた選択露光後に現像処理を受けるフォト
レジストに、現像処理に関連した乾燥工程で導入される
歪み分が、予め修正分として、フォトマスクのパターン
に考慮されていることから、所望パターンに近似したパ
ターンのエッチングマスクを得ることができ、これによ
り被加工膜に従来に比較して正確なパターンでエッチン
グ処理を施すことができる。
【0050】また、本発明に係るリソグラフィ用フォト
マスクを用いてコンタクトホールを形成することによ
り、所望形状の開口面を有するコンタクトホールを形成
することができ、このコンタクトホールに関連した適正
な抵抗値の電気接続部を形成することが可能となる。
【0051】また、本発明に係るコンタクトホールの形
成方法によれば、前記したように、フォトレジストに実
質的な歪みを生じさせない前記パターン部の短辺を電子
回路構成部に近接するように、フォトマスクを配置する
ことにより、コンタクトホールと前記電子回路構成部と
の間隔を所定の誤差許容量の範囲内に形成することがで
き、この誤差許容量の考慮に、フォトレジストの歪みに
よる誤差を加味する必要はないことから、アライメント
誤差許容量に、新たな問題を引き起こすことなく、コン
タクトホールを形成することが可能となる。
【図面の簡単な説明】
【図1】本発明に係るフォトマスクの具体例1を示す平
面図である。
【図2】本発明に係るフォトマスクを用いた露光工程を
示す斜視図である。
【図3】具体例1のフォトマスクを用いたフォトレジス
ト上への投影パターン例を示す平面図である。
【図4】具体例1のフォトマスクを用いて形成されるフ
ォトレジストの焼きしめ後の形状を示す平面図である。
【図5】図3に示す線V−Vに沿って得られた断面図で
ある。
【図6】本発明に係るフォトマスクの具体例2を示す平
面図である。
【図7】具体例2のフォトマスクを用いたフォトレジス
ト上への投影パターン例を示す平面図である。
【図8】具体例2のフォトマスクを用いて形成されるフ
ォトレジストの焼きしめ後の形状を示す平面図である。
【図9】本発明に係るコンタクトホールの形成方法にお
けるフォトマスクのフォトレジスト上への投影パターン
例を示す平面図である。
【符号の説明】
10、50 フォトマスク 12、52 パターン 12a 主パターン部 12b (修正部)補助パターン部 20 半導体ウエハ 23 (電子回路構成部)ゲート電極 26 (被加工層)層間絶縁膜 27 コンタクトホール 28 フォトレジスト層 28a (エッチングマスク)レジストマスク 30 コンタクト部 52a (修正部)細幅パターン部 52b 広幅パターン部

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上の被加工層に選択的なエッ
    チング処理を施すためのエッチングマスクを形成すべく
    前記被加工層を覆って配置され、選択露光を受けた後に
    現像処理および乾燥処理を受けるフォトレジストに、前
    記選択露光で所定のパターンを転写するために用いられ
    るリソグラフィ用フォトマスクであって、前記現像処理
    後の前記乾燥処理によって前記フォトレジストの転写パ
    ターンに導入される歪み分を補償するための修正部が設
    けられていることを特徴とするリソグラフィ用フォトマ
    スク。
  2. 【請求項2】 前記マスクは、平面形状がほぼ長方形の
    コンタクトホール形成用マスクであり、ほぼ矩形の細幅
    パターン部と、該細幅パターン部の両端にそれぞれ連続
    し該細幅パターン部からその幅方向にはみ出し、前記細
    幅部と共に全体的に細長の矩形マスクパターンを構成す
    る一対の広幅パターン部とを備え、前記細幅パターン部
    が前記修正部として機能する請求項1記載のリソグラフ
    ィ用フォトマスク。
  3. 【請求項3】 前記半導体基板の前記被加工層下には、
    エッチング処理を受ける絶縁層、該絶縁層に埋設された
    電子回路構成部が形成されており、前記絶縁層をその厚
    さ方向に貫通するコンタクトホールの形成のために、前
    記マスクは前記一対の広幅パターン部が前記電子回路構
    成部に所定の間隔をおくように該電子回路構成部に沿っ
    て配置される請求項2記載のリソグラフィ用フォトマス
    ク。
  4. 【請求項4】 前記マスクは、平面形状がほぼ正方形の
    コンタクトホール形成用マスクであり、ほぼ正方形の主
    パターン部と、該主パターン部の四つの隅に該主パター
    ン部に連続する修正部とを備え、該修正部は前記主パタ
    ーン部の一辺の半値以下の長さ寸法を有する矩形の補助
    パターン部からなる請求項1記載のリソグラフィ用フォ
    トマスク。
  5. 【請求項5】 前記補助パターン部は、該補助パターン
    部が設けられる前記主パターン部の前記隅を規定する隣
    接する二辺からそれぞれ外方に突出して配置されている
    請求項4記載のリソグラフィ用フォトマスク。
  6. 【請求項6】 前記補助パターン部を規定するその各四
    辺は、それぞれ前記主パターン部を規定するその各四辺
    に平行に形成されている請求項5記載のリソグラフィ用
    フォトマスク。
  7. 【請求項7】 半導体ウエハ上の電子回路構成部を埋め
    込む絶縁層に、前記電子回路構成部の近傍で前記絶縁層
    下の導電部に貫通するコンタクトホールを形成すべく、
    前記絶縁層を覆うフォトレジストを形成すること、長方
    形のパターン部を有するリソグラフィ用フォトマスクを
    用いて前記フォトレジストに選択露光を施すこと、露光
    を受けた前記フォトレジストに現像処理を施こした後、
    乾燥処理を施し、フォトレジストからエッチングマスク
    を形成すること、該エッチングマスクを用いて前記絶縁
    層に選択的にエッチング処理を施すことを含むコンタク
    トホールの形成方法であって、前記選択露光において、
    前記マスクの前記パターン部の短辺が前記電子回路構成
    部の近傍で該電子回路構成部の縁部に沿うように、前記
    マスクを配置することを特徴とするコンタクトホールの
    形成方法。
JP36397697A 1997-12-17 1997-12-17 フォトマスク及びコンタクトホール形成方法 Pending JPH11184066A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36397697A JPH11184066A (ja) 1997-12-17 1997-12-17 フォトマスク及びコンタクトホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36397697A JPH11184066A (ja) 1997-12-17 1997-12-17 フォトマスク及びコンタクトホール形成方法

Publications (1)

Publication Number Publication Date
JPH11184066A true JPH11184066A (ja) 1999-07-09

Family

ID=18480670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36397697A Pending JPH11184066A (ja) 1997-12-17 1997-12-17 フォトマスク及びコンタクトホール形成方法

Country Status (1)

Country Link
JP (1) JPH11184066A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353124A (ja) * 2001-05-29 2002-12-06 Toppan Printing Co Ltd 荷電ビーム投影露光用マスクの製造方法
JP2005300693A (ja) * 2004-04-07 2005-10-27 Sharp Corp フォトリソグラフィによるパターン形成方法
JP2006235515A (ja) * 2005-02-28 2006-09-07 Sharp Corp フォトマスクおよび表示パネルの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353124A (ja) * 2001-05-29 2002-12-06 Toppan Printing Co Ltd 荷電ビーム投影露光用マスクの製造方法
JP4720021B2 (ja) * 2001-05-29 2011-07-13 凸版印刷株式会社 荷電ビーム投影露光用マスクの製造方法
JP2005300693A (ja) * 2004-04-07 2005-10-27 Sharp Corp フォトリソグラフィによるパターン形成方法
JP2006235515A (ja) * 2005-02-28 2006-09-07 Sharp Corp フォトマスクおよび表示パネルの製造方法

Similar Documents

Publication Publication Date Title
TWI270122B (en) Semiconductor device having dummy pattern and method for manufacturing the same
TWI235415B (en) Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices
JP2010210679A (ja) マスクおよびその製造方法ならびに半導体装置の製造方法
JP2001188337A (ja) フォトマスクの形成方法及び半導体装置の製造方法
JP2004054115A (ja) パターン転写用フォトマスクのパターンレイアウト方法、パターン転写用フォトマスクおよび半導体装置の製造方法
US20020009676A1 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
US6638664B2 (en) Optical mask correction method
CN109935515B (zh) 形成图形的方法
JPH11184066A (ja) フォトマスク及びコンタクトホール形成方法
US20020158214A1 (en) Optical proximity correction with rectangular contact
KR100281905B1 (ko) 이종의 정렬 노광장치를 이용한 노광방법
JPH0448715A (ja) 半導体装置の製造方法
US20050196689A1 (en) Method for transferring a layout of an integrated circuit level to a semiconductor substrate
US20040137375A1 (en) Method for forming a structure element on a wafer by means of a mask and a trimming mask assigned hereto
KR100434707B1 (ko) 반도체 소자 제조용 노광 마스크
JPH1140670A (ja) 半導体装置およびその製造方法
KR0126878B1 (ko) 크롬마스크를 이용한 하프-톤 마스크 제작방법
KR101096208B1 (ko) 반도체 소자의 소자 분리용 패턴 형성 방법
KR0137610B1 (ko) 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법
JP3031728B2 (ja) レチクルおよび露光装置
KR100401517B1 (ko) 반도체 제조용 노광 마스크의 제조방법
JP2002072447A (ja) 半導体装置の製造方法
KR19980077753A (ko) 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법
KR20030018750A (ko) 이중 노광을 이용한 반도체 소자의 제조방법
KR20000047051A (ko) 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070612