JPH1140670A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1140670A JPH1140670A JP19577197A JP19577197A JPH1140670A JP H1140670 A JPH1140670 A JP H1140670A JP 19577197 A JP19577197 A JP 19577197A JP 19577197 A JP19577197 A JP 19577197A JP H1140670 A JPH1140670 A JP H1140670A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- contact hole
- semiconductor device
- mask
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】半導体装置のコンタクトホール形成のために必
要となる導電領域の面積を減少させ、半導体装置の高集
積化あるいは高速化を容易にする。 【解決手段】半導体装置のコンタクトホールを形成する
ためのフォトリソグラフィ工程において、複数のサブパ
ターンとこれらを連結するスリット状あるいは階段状の
パターンとで構成されるマスクパターンがフォトレジス
トに転写され、この転写されたフォトレジストをマスク
にしたドライエッチングで１個のコンタクトホールが形
成される。
要となる導電領域の面積を減少させ、半導体装置の高集
積化あるいは高速化を容易にする。 【解決手段】半導体装置のコンタクトホールを形成する
ためのフォトリソグラフィ工程において、複数のサブパ
ターンとこれらを連結するスリット状あるいは階段状の
パターンとで構成されるマスクパターンがフォトレジス
トに転写され、この転写されたフォトレジストをマスク
にしたドライエッチングで１個のコンタクトホールが形
成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に配線層の接続のためのコンタク
トホールの形成方法およびその構造に関する。
の製造方法に関し、特に配線層の接続のためのコンタク
トホールの形成方法およびその構造に関する。
【０００２】
【従来の技術】半導体素子の構造の微細化及び高密度化
は依然として精力的に推し進められている。微細化につ
いては、現在では０．２５μｍ寸法で形成された半導体
素子が用いられ、この寸法を設計基準にしたメモリデバ
イスあるいはロジックデバイス等の半導体装置が実用化
されてきている。
は依然として精力的に推し進められている。微細化につ
いては、現在では０．２５μｍ寸法で形成された半導体
素子が用いられ、この寸法を設計基準にしたメモリデバ
イスあるいはロジックデバイス等の半導体装置が実用化
されてきている。
【０００３】このように微細化は、半導体装置の高集積
化、高速化等による高性能化あるいは多機能化にとって
最も効果的な手法であり、今後の半導体装置の製造にと
って必須となっている。
化、高速化等による高性能化あるいは多機能化にとって
最も効果的な手法であり、今後の半導体装置の製造にと
って必須となっている。
【０００４】一方、このような微細化に伴い、半導体装
置の配線層の接続のためのコンタクトホールの形成が難
しくなる。これは、このようなコンタクトホールがフォ
トリソグラフィ工程において最小の設計基準で形成され
るためである。
置の配線層の接続のためのコンタクトホールの形成が難
しくなる。これは、このようなコンタクトホールがフォ
トリソグラフィ工程において最小の設計基準で形成され
るためである。
【０００５】このような半導体装置のコンタクトホール
の従来の形成方法について、図４と図５に基づいて説明
する。ここで、従来の形成方法として特開昭５２−５５
３７９号公報あるいは特開昭６４−９０５４４号公報に
示されている技術に関し説明する。図４は、コンタクト
ホールのパターン形状が長方形でありスリット状に形成
される場合の平面図であり、図５は、コンタクトホール
が複数の正方形のパターンに分割されて形成される場合
の平面図である。
の従来の形成方法について、図４と図５に基づいて説明
する。ここで、従来の形成方法として特開昭５２−５５
３７９号公報あるいは特開昭６４−９０５４４号公報に
示されている技術に関し説明する。図４は、コンタクト
ホールのパターン形状が長方形でありスリット状に形成
される場合の平面図であり、図５は、コンタクトホール
が複数の正方形のパターンに分割されて形成される場合
の平面図である。
【０００６】半導体装置のコンタクトホールの主の形成
工程は次のようである。すなわち、はじめにフォトリソ
グラフィ工程で、半導体装置の拡散層等の導電領域上の
フォトレジストに縮小投影露光装置（ステッパー）でコ
ンタクトホールのマスクパターンが転写される。そし
て、このフォトレジストの現像を通して上記コンタクト
ホール用のレジストマスクが形成される。次に、このレ
ジストマスクを用いるドライエッチング工程で、上記導
電領域上の層間絶縁膜にコンタクトホールが形成される
ようになる。
工程は次のようである。すなわち、はじめにフォトリソ
グラフィ工程で、半導体装置の拡散層等の導電領域上の
フォトレジストに縮小投影露光装置（ステッパー）でコ
ンタクトホールのマスクパターンが転写される。そし
て、このフォトレジストの現像を通して上記コンタクト
ホール用のレジストマスクが形成される。次に、このレ
ジストマスクを用いるドライエッチング工程で、上記導
電領域上の層間絶縁膜にコンタクトホールが形成される
ようになる。
【０００７】図４（ａ）は上記マスクパターンの平面図
であり、図４（ｂ）はできあがったコンタクトホールの
平面図である。なお、通常のステッパーではレチクル上
のコンタクトホールに相当するパターンの寸法は、縮小
投影される光学的パターンの５倍あるいは４倍である。
ここで、マスクパターンは上記の光学的パターンに対応
するものであり、上記のレチクル上のコンタクトホール
用パターンの１／５あるいは１／４の寸法で示されてい
る。また、フォトレジストはポジ形レジストである。
であり、図４（ｂ）はできあがったコンタクトホールの
平面図である。なお、通常のステッパーではレチクル上
のコンタクトホールに相当するパターンの寸法は、縮小
投影される光学的パターンの５倍あるいは４倍である。
ここで、マスクパターンは上記の光学的パターンに対応
するものであり、上記のレチクル上のコンタクトホール
用パターンの１／５あるいは１／４の寸法で示されてい
る。また、フォトレジストはポジ形レジストである。
【０００８】図４（ａ）に示すように、コタクトホール
のマスクパターン２１の形状はスリット状に形成されて
いる。そして、斜線で示されている領域が遮光部２２と
なっている。このマスクパターン２１がステッパーでフ
ォトレジストに転写される。そして、現像を通してレジ
ストマスクが形成される。さらに、このレジストマスク
を用いたドライエッチングがなされ、図４（ｂ）に示す
ように、拡散層２３上の層間絶縁膜にコンタクトホール
２４が形成される。
のマスクパターン２１の形状はスリット状に形成されて
いる。そして、斜線で示されている領域が遮光部２２と
なっている。このマスクパターン２１がステッパーでフ
ォトレジストに転写される。そして、現像を通してレジ
ストマスクが形成される。さらに、このレジストマスク
を用いたドライエッチングがなされ、図４（ｂ）に示す
ように、拡散層２３上の層間絶縁膜にコンタクトホール
２４が形成される。
【０００９】ここで、できあがったコンタクトホール２
４の寸法はマスクパターン２１よりも大きくなる。この
主な原因は、ステッパによるパターン転写において、露
光の回折により光学的パターンがマスクパターン２１よ
りも大きくなるからである。このような露光の回折は、
スリット状のマスクパターン２１の短辺寸法が小さくな
るほど顕著になり、それにあわせてコンタクトホール２
４とマスクパターン２１の寸法の差は大きくなる。
４の寸法はマスクパターン２１よりも大きくなる。この
主な原因は、ステッパによるパターン転写において、露
光の回折により光学的パターンがマスクパターン２１よ
りも大きくなるからである。このような露光の回折は、
スリット状のマスクパターン２１の短辺寸法が小さくな
るほど顕著になり、それにあわせてコンタクトホール２
４とマスクパターン２１の寸法の差は大きくなる。
【００１０】コンタクトホールが複数の正方形のパター
ン形状に分割されて形成される場合について、図４の場
合と同様に、図５で説明する。
ン形状に分割されて形成される場合について、図４の場
合と同様に、図５で説明する。
【００１１】図５（ａ）は複数の正方形状のマスクパタ
ーンの平面図であり、図５（ｂ）はできあがったコンタ
クトホールの平面図である。図５（ａ）に示すように、
コタクトホールのマスクパターンは複数のマスクパター
ン２５，２５ａ，２５ｂ，２５ｃに分割されている。こ
こで、個々のマスクパターン２５，２５ａ，２５ｂ，２
５ｃの形状は正方形である。そして、斜線で示されてい
る領域が遮光部２６となっている。このような分割され
たマスクパターンがフォトレジストに転写される。そし
て、現像を通してレジストマスクが形成される。さら
に、このレジストマスクを用いたドライエッチングがな
され、図５（ｂ）に示すように、拡散層２７上の層間絶
縁膜にコンタクトホールが形成される。ここで、コンタ
クトホールは、上記マスクパターンの分割に対応して形
成され、コンタクトホール２８，２８ａ，２８ｂ，２８
ｃで構成されることになる。ここで、できあがった個々
のコンタクトホール２８，２８ａ，２８ｂ，２８ｃの寸
法はマスクパターンよりも少し大きくなる。
ーンの平面図であり、図５（ｂ）はできあがったコンタ
クトホールの平面図である。図５（ａ）に示すように、
コタクトホールのマスクパターンは複数のマスクパター
ン２５，２５ａ，２５ｂ，２５ｃに分割されている。こ
こで、個々のマスクパターン２５，２５ａ，２５ｂ，２
５ｃの形状は正方形である。そして、斜線で示されてい
る領域が遮光部２６となっている。このような分割され
たマスクパターンがフォトレジストに転写される。そし
て、現像を通してレジストマスクが形成される。さら
に、このレジストマスクを用いたドライエッチングがな
され、図５（ｂ）に示すように、拡散層２７上の層間絶
縁膜にコンタクトホールが形成される。ここで、コンタ
クトホールは、上記マスクパターンの分割に対応して形
成され、コンタクトホール２８，２８ａ，２８ｂ，２８
ｃで構成されることになる。ここで、できあがった個々
のコンタクトホール２８，２８ａ，２８ｂ，２８ｃの寸
法はマスクパターンよりも少し大きくなる。
【００１２】
【発明が解決しようとする課題】しかし、このような従
来の技術では、コンタクトホールが形成される拡散層等
の導電領域の面積が増大する。そして、半導体装置の微
細化あるいは高密度化が難しくなる。これは、マスクパ
ターンがスリット状に形成されている場合には、フォト
レジストに転写される光学的パターンが露光時の回折光
のため大きくなり出来上がりのコンタクトホールの寸法
が増大するためである。また、マスクパターンが複数の
正方形状のパターンに分割される場合には、上述した遮
光部の占める割合が増加するために、コンタクトホール
の形成のために必要とされる面積が増大するためであ
る。
来の技術では、コンタクトホールが形成される拡散層等
の導電領域の面積が増大する。そして、半導体装置の微
細化あるいは高密度化が難しくなる。これは、マスクパ
ターンがスリット状に形成されている場合には、フォト
レジストに転写される光学的パターンが露光時の回折光
のため大きくなり出来上がりのコンタクトホールの寸法
が増大するためである。また、マスクパターンが複数の
正方形状のパターンに分割される場合には、上述した遮
光部の占める割合が増加するために、コンタクトホール
の形成のために必要とされる面積が増大するためであ
る。
【００１３】本発明の目的は、上記のような問題を解決
し半導体装置のコンタクトホール形成のために必要とな
る導電領域の面積を減少させ、半導体装置の高集積化あ
るいは高速化を容易にする半導体装置およびその製造方
法を提供することにある。
し半導体装置のコンタクトホール形成のために必要とな
る導電領域の面積を減少させ、半導体装置の高集積化あ
るいは高速化を容易にする半導体装置およびその製造方
法を提供することにある。
【００１４】
【課題を解決するための手段】このために本発明の半導
体装置では、導電領域と配線層とを接続するためのコン
タクトホールの平面形状において、長方形状のコンタク
トホールの長辺部にくびれが形成されている。
体装置では、導電領域と配線層とを接続するためのコン
タクトホールの平面形状において、長方形状のコンタク
トホールの長辺部にくびれが形成されている。
【００１５】また、本発明の半導体装置の製造方法で
は、半導体装置のコンタクトホールを形成するためのフ
ォトリソグラフィ工程において、複数のサブパターンと
これらを連結するスリット状パターンとで構成されるマ
スクパターンがフォトレジストに転写され、上記転写さ
れたフォトレジストをマスクにしたドライエッチングで
１個のコンタクトホールが形成される。ここで、上記ス
リット状パターン幅は上記のサブパターン幅よりも小さ
くなっている。
は、半導体装置のコンタクトホールを形成するためのフ
ォトリソグラフィ工程において、複数のサブパターンと
これらを連結するスリット状パターンとで構成されるマ
スクパターンがフォトレジストに転写され、上記転写さ
れたフォトレジストをマスクにしたドライエッチングで
１個のコンタクトホールが形成される。ここで、上記ス
リット状パターン幅は上記のサブパターン幅よりも小さ
くなっている。
【００１６】あるいは、本発明の半導体装置の製造方法
では、半導体装置のコンタクトホールを形成するための
フォトリソグラフィ工程において、複数のサブパターン
とこれらを連結する階段状パターンとで構成されるマス
クパターンを通して長方形状の光学的パターンがフォト
レジストに転写され、上記の転写されたフォトレジスト
をマスクにしたドライエッチングで長方形状の１個のコ
ンタクトホールが形成される。
では、半導体装置のコンタクトホールを形成するための
フォトリソグラフィ工程において、複数のサブパターン
とこれらを連結する階段状パターンとで構成されるマス
クパターンを通して長方形状の光学的パターンがフォト
レジストに転写され、上記の転写されたフォトレジスト
をマスクにしたドライエッチングで長方形状の１個のコ
ンタクトホールが形成される。
【００１７】また、本発明の半導体装置の製造方法で
は、半導体装置を形成するためのフォトリソグラフィ工
程において、複数のサブパターンとこれらを連結する階
段状パターンとで構成されるマスクパターンを通して長
方形状の光学的パターンがフォトレジストに転写され、
上記の転写されたフォトレジストをマスクにしたドライ
エッチングで半導体装置を構成するための１個のパター
ンが長方形状に形成される。
は、半導体装置を形成するためのフォトリソグラフィ工
程において、複数のサブパターンとこれらを連結する階
段状パターンとで構成されるマスクパターンを通して長
方形状の光学的パターンがフォトレジストに転写され、
上記の転写されたフォトレジストをマスクにしたドライ
エッチングで半導体装置を構成するための１個のパター
ンが長方形状に形成される。
【００１８】このように、１個のマスクパターンが複数
のサブパターンとこれらを相互に連結するパターンとで
構成される。このために、コンタクトホールのような出
来上がりパターンの寸法が上記のマスクパターンの寸法
より大幅に増大することは回避されるようになる。そし
て、半導体装置のコンタクトホール形成のために必要と
なる導電領域の面積の削減が可能になり、半導体装置の
高集積化あるいは高速化が容易になる。
のサブパターンとこれらを相互に連結するパターンとで
構成される。このために、コンタクトホールのような出
来上がりパターンの寸法が上記のマスクパターンの寸法
より大幅に増大することは回避されるようになる。そし
て、半導体装置のコンタクトホール形成のために必要と
なる導電領域の面積の削減が可能になり、半導体装置の
高集積化あるいは高速化が容易になる。
【００１９】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１および図２に基づいて説明する。図１は本発明の
マスクパターンの平面図であり、図２はＭＯＳトランジ
スタの拡散層に形成されたコンタクトホールの平面図で
ある。本発明の説明においても、従来の技術の説明と同
じようにして行われる。すなわち、はじめにフォトリソ
グラフィ工程で、半導体装置の拡散層上のフォトレジス
トにステッパーでコンタクトホールのマスクパターンが
転写される。そして、このフォトレジストの現像を通し
て上記コンタクトホール用のレジストマスクが形成され
る。次に、このレジストマスクを用いるドライエッチン
グ工程で、上記拡散層上の層間絶縁膜にコンタクトホー
ルが形成されるようになる。なお、このステッパーでは
レチクル上のコンタクトホールに相当するパターンの寸
法は、縮小投影される光学的パターンの５倍あるいは４
倍である。ここで、マスクパターンは従来の技術で説明
したように上記の光学的パターンに対応するものであ
る。また、フォトレジストはポジ形レジストである。
を図１および図２に基づいて説明する。図１は本発明の
マスクパターンの平面図であり、図２はＭＯＳトランジ
スタの拡散層に形成されたコンタクトホールの平面図で
ある。本発明の説明においても、従来の技術の説明と同
じようにして行われる。すなわち、はじめにフォトリソ
グラフィ工程で、半導体装置の拡散層上のフォトレジス
トにステッパーでコンタクトホールのマスクパターンが
転写される。そして、このフォトレジストの現像を通し
て上記コンタクトホール用のレジストマスクが形成され
る。次に、このレジストマスクを用いるドライエッチン
グ工程で、上記拡散層上の層間絶縁膜にコンタクトホー
ルが形成されるようになる。なお、このステッパーでは
レチクル上のコンタクトホールに相当するパターンの寸
法は、縮小投影される光学的パターンの５倍あるいは４
倍である。ここで、マスクパターンは従来の技術で説明
したように上記の光学的パターンに対応するものであ
る。また、フォトレジストはポジ形レジストである。
【００２０】上記のような工程において、本発明では図
１に示すように、先述した光学的パターンに対応するマ
スクパターンは以下のように形成されている。すなわ
ち、正方形状のサブパターン１，１ａ，１ｂが形成さ
れ、これらのサブパターン１と１ａ、サブパターン１ａ
と１ｂ間は互いにスリット形状の連結パターン２で接続
される。ここで、図１に示すように、連結パターン２の
短辺の寸法はサブパターンの一辺の寸法より小さくなる
ように形成されている。そして、遮光部３が形成されて
いる。なお、図１ではサブパターンが３個形成されてい
る場合が示されているが、この個数は３に限定されるも
のでなく、さらに多数のサブパタ−ンで形成されてもよ
い。なお、これらのサブパターンは全て連結パターンで
接続されるものである。
１に示すように、先述した光学的パターンに対応するマ
スクパターンは以下のように形成されている。すなわ
ち、正方形状のサブパターン１，１ａ，１ｂが形成さ
れ、これらのサブパターン１と１ａ、サブパターン１ａ
と１ｂ間は互いにスリット形状の連結パターン２で接続
される。ここで、図１に示すように、連結パターン２の
短辺の寸法はサブパターンの一辺の寸法より小さくなる
ように形成されている。そして、遮光部３が形成されて
いる。なお、図１ではサブパターンが３個形成されてい
る場合が示されているが、この個数は３に限定されるも
のでなく、さらに多数のサブパタ−ンで形成されてもよ
い。なお、これらのサブパターンは全て連結パターンで
接続されるものである。
【００２１】そして、このように形成されたマスクパタ
ーンがフォトレジストに転写され、現像を通してレジス
トマスクが形成される。以下、図２に示すようにゲート
電極４を有するＭＯＳトランジスタ５のソース・ドレイ
ンとなる拡散層６上に、次のようにしてコンタクトホー
ル７が形成される。
ーンがフォトレジストに転写され、現像を通してレジス
トマスクが形成される。以下、図２に示すようにゲート
電極４を有するＭＯＳトランジスタ５のソース・ドレイ
ンとなる拡散層６上に、次のようにしてコンタクトホー
ル７が形成される。
【００２２】すなわち、上記レジストマスクを用いたド
ライエッチングがなされ、拡散層６上の層間絶縁膜にコ
ンタクトホールが形成される。ここで、出来上がったコ
ンタクトホールには、連結パターン２に相当するように
コンタクトホールくびれ８が形成されるようになる。
ライエッチングがなされ、拡散層６上の層間絶縁膜にコ
ンタクトホールが形成される。ここで、出来上がったコ
ンタクトホールには、連結パターン２に相当するように
コンタクトホールくびれ８が形成されるようになる。
【００２３】この実施の形態では、出来上がったコンタ
クトホールは、長方形のコンタクトホールにくびれ部の
形成された平面形状になる。このために、従来の技術の
場合と異なり、コンタクトホールの寸法が増大しなくな
り、拡散層６の平面積は従来の場合より大幅に小さくな
る。
クトホールは、長方形のコンタクトホールにくびれ部の
形成された平面形状になる。このために、従来の技術の
場合と異なり、コンタクトホールの寸法が増大しなくな
り、拡散層６の平面積は従来の場合より大幅に小さくな
る。
【００２４】次に、本発明の第２の実施の形態を図３に
基づいて説明する。図３（ａ）は本発明のマスクパター
ンの平面図であり、図３（ｂ）は拡散層に形成されたコ
ンタクトホールの平面図である。この説明においても、
従来の技術の説明と同じようにして行われる。
基づいて説明する。図３（ａ）は本発明のマスクパター
ンの平面図であり、図３（ｂ）は拡散層に形成されたコ
ンタクトホールの平面図である。この説明においても、
従来の技術の説明と同じようにして行われる。
【００２５】なお、フォトリソグラフィ工程で用いられ
るマスクパターンは光学的パターンに対応するものであ
り、上記のレチクル上のコンタクトホール用パターンの
１／５あるいは１／４の寸法で示されている。また、フ
ォトレジストはポジ形レジストである。
るマスクパターンは光学的パターンに対応するものであ
り、上記のレチクル上のコンタクトホール用パターンの
１／５あるいは１／４の寸法で示されている。また、フ
ォトレジストはポジ形レジストである。
【００２６】図３（ａ）に示すように、先述した光学的
パターンに対応するマスクパターンは以下のように形成
されている。すなわち、正方形状のサブパターン９，９
ａ，９ｂが形成され、これらのサブパターン９と９ａ、
サブパターン９ａと９ｂ間は互いに階段形状の連結パタ
ーン１０で接続される。ここで、図３（ａ）に示すよう
に、連結パターン１０は階段状に形成されている。そし
て、遮光部１１が形成されている。なお、図３（ａ）で
はサブパターンが３個形成されている場合が示されてい
るが、この個数は３に限定されるものでない。さらに多
数のサブパタ−ンで形成されてもよい。そして、これら
のサブパターンは全て階段状の連結パターン１０で接続
される。このように形成されたマスクパターンがフォト
レジストに転写される。そして、現像を通してレジスト
マスクが形成される。この場合には、第１の実施の形態
と異なり、フォトレジストに転写される光学的パターン
は長方形となり第１の実施の形態で説明したようなくび
れは全く生じない。これは、ステッパによる露光時に、
レチクル上のマスクパターンの階段形状１０に対応する
ところで回折光が多量に発生するためである。このよう
にして、長方形のパターンを有するレジストマスクが形
成されるようになる。
パターンに対応するマスクパターンは以下のように形成
されている。すなわち、正方形状のサブパターン９，９
ａ，９ｂが形成され、これらのサブパターン９と９ａ、
サブパターン９ａと９ｂ間は互いに階段形状の連結パタ
ーン１０で接続される。ここで、図３（ａ）に示すよう
に、連結パターン１０は階段状に形成されている。そし
て、遮光部１１が形成されている。なお、図３（ａ）で
はサブパターンが３個形成されている場合が示されてい
るが、この個数は３に限定されるものでない。さらに多
数のサブパタ−ンで形成されてもよい。そして、これら
のサブパターンは全て階段状の連結パターン１０で接続
される。このように形成されたマスクパターンがフォト
レジストに転写される。そして、現像を通してレジスト
マスクが形成される。この場合には、第１の実施の形態
と異なり、フォトレジストに転写される光学的パターン
は長方形となり第１の実施の形態で説明したようなくび
れは全く生じない。これは、ステッパによる露光時に、
レチクル上のマスクパターンの階段形状１０に対応する
ところで回折光が多量に発生するためである。このよう
にして、長方形のパターンを有するレジストマスクが形
成されるようになる。
【００２７】そして、上記レジストマスクを用いたドラ
イエッチングがなされ、拡散層１２上の層間絶縁膜にコ
ンタクトホール１３が形成される。ここで、出来上がっ
たコンタクトホール１３の平面形状は、上記の長方形の
光学的パターンと同一となっている。
イエッチングがなされ、拡散層１２上の層間絶縁膜にコ
ンタクトホール１３が形成される。ここで、出来上がっ
たコンタクトホール１３の平面形状は、上記の長方形の
光学的パターンと同一となっている。
【００２８】このように第２の実施の形態では、出来上
がったコンタクトホール１３は、くびれのない長方形の
平面形状になる。この場合も、従来の技術の場合と異な
り、コンタクトホールの寸法が増大しなくなり、拡散層
１２の平面積は従来の場合より大幅に小さくなる。
がったコンタクトホール１３は、くびれのない長方形の
平面形状になる。この場合も、従来の技術の場合と異な
り、コンタクトホールの寸法が増大しなくなり、拡散層
１２の平面積は従来の場合より大幅に小さくなる。
【００２９】以上、本発明の実施の形態では、半導体装
置のコンタクトホールの形成あるいはその平面構造につ
いて説明された。本発明はこのようなパターンに限定さ
れるものでなく、半導体装置の他のパターンにも同様に
適用できるものである。ここで、フォトレジストはポジ
形に限定されずネガ形でもよい。
置のコンタクトホールの形成あるいはその平面構造につ
いて説明された。本発明はこのようなパターンに限定さ
れるものでなく、半導体装置の他のパターンにも同様に
適用できるものである。ここで、フォトレジストはポジ
形に限定されずネガ形でもよい。
【００３０】
【発明の効果】本発明では、フォトリソグラフィ工程で
のフォトレジスト転写に用いられるコンタクトホール用
のマスクパターンが、複数のサブパターンと連結パター
ンとで構成されている。ここで、個々のサブパターンの
平面形状は正方形であり、連結パターンはスリット状あ
るいは階段状に形成されている。
のフォトレジスト転写に用いられるコンタクトホール用
のマスクパターンが、複数のサブパターンと連結パター
ンとで構成されている。ここで、個々のサブパターンの
平面形状は正方形であり、連結パターンはスリット状あ
るいは階段状に形成されている。
【００３１】このために、従来の技術で説明したスリッ
ト形状のマスクパターンの場合に、フォトレジストに転
写される光学的パターンが露光時の回折光のため大きく
なり出来上がりのコンタクトホールの寸法が増大すると
いうことが皆無になる。そして、コンタクトホールの形
成のために必要とされる拡散層等の導電領域の面積が大
幅に縮小されるようになる。
ト形状のマスクパターンの場合に、フォトレジストに転
写される光学的パターンが露光時の回折光のため大きく
なり出来上がりのコンタクトホールの寸法が増大すると
いうことが皆無になる。そして、コンタクトホールの形
成のために必要とされる拡散層等の導電領域の面積が大
幅に縮小されるようになる。
【００３２】このようにして、本発明は、半導体装置の
高集積化あるいは高速化を容易にする。
高集積化あるいは高速化を容易にする。
【図１】本発明の第１の実施の形態を説明するマスクパ
ターンの平面図である。
ターンの平面図である。
【図２】本発明の第１の実施の形態を説明するコンタク
トホールの平面図である。
トホールの平面図である。
【図３】本発明の第２の実施の形態を説明するための平
面図である。
面図である。
【図４】従来の技術を説明するコンタクトホールに関す
る平面図である。
る平面図である。
【図５】従来の技術を説明するコンタクトホールに関す
る平面図である。
る平面図である。
【符号の説明】 １，１ａ，１ｂ，９，９ａ，９ｂ サブパターン ２，１０ 連結パターン ３，１１，２２，２６ 遮光部 ４ ゲート電極 ５ ＭＯＳトランジスタ ６，１２，２３，２７ 拡散層 ７，１３，２４，２８ａ，２８ｂ，２８ｃ コンタク
トホール ８ コンタクトホールくびれ ２１，２５，２５ａ，２５ｂ，２５ｃ マスクパター
ン
トホール ８ コンタクトホールくびれ ２１，２５，２５ａ，２５ｂ，２５ｃ マスクパター
ン
Claims (5)
- 【請求項１】 導電領域と配線層とを接続するためのコ
ンタクトホールの平面形状において、長方形状のコンタ
クトホールの長辺部にくびれが形成されていることを特
徴とする半導体装置。 - 【請求項２】 半導体装置のコンタクトホールを形成す
るためのフォトリソグラフィ工程において、複数のサブ
パターンとこれらを連結するスリット状パターンとで構
成されるマスクパターンがフォトレジストに転写され、
前記転写されたフォトレジストをマスクにしたドライエ
ッチングで１個のコンタクトホールが形成されることを
特徴とする半導体装置の製造方法。 - 【請求項３】 前記スリット状パターン幅が前記サブパ
ターン幅よりも小さくなっていることを特徴とする請求
項２記載の半導体装置の製造方法。 - 【請求項４】 半導体装置のコンタクトホールを形成す
るためのフォトリソグラフィ工程において、複数のサブ
パターンとこれらを連結する階段状パターンとで構成さ
れるマスクパターンを通して長方形状の光学的パターン
がフォトレジストに転写され、前記転写されたフォトレ
ジストをマスクにしたドライエッチングで長方形状の１
個のコンタクトホールが形成されることを特徴とする半
導体装置の製造方法。 - 【請求項５】 半導体装置を形成するためのフォトリソ
グラフィ工程において、複数のサブパターンとこれらを
連結する階段状パターンとで構成されるマスクパターン
を通して長方形状の光学的パターンがフォトレジストに
転写され、前記転写されたフォトレジストをマスクにし
たドライエッチングで半導体装置を構成するための１個
のパターンが長方形状に形成されることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19577197A JPH1140670A (ja) | 1997-07-22 | 1997-07-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19577197A JPH1140670A (ja) | 1997-07-22 | 1997-07-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140670A true JPH1140670A (ja) | 1999-02-12 |
Family
ID=16346699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19577197A Pending JPH1140670A (ja) | 1997-07-22 | 1997-07-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140670A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287216A (ja) * | 2005-03-10 | 2006-10-19 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| KR100687863B1 (ko) * | 2004-12-29 | 2007-02-27 | 주식회사 하이닉스반도체 | 아령형 금속 콘택 형성 방법 |
| JP2007324332A (ja) * | 2006-05-31 | 2007-12-13 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US10374085B2 (en) | 2017-11-15 | 2019-08-06 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
1997
- 1997-07-22 JP JP19577197A patent/JPH1140670A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687863B1 (ko) * | 2004-12-29 | 2007-02-27 | 주식회사 하이닉스반도체 | 아령형 금속 콘택 형성 방법 |
| JP2006287216A (ja) * | 2005-03-10 | 2006-10-19 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2007324332A (ja) * | 2006-05-31 | 2007-12-13 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US10374085B2 (en) | 2017-11-15 | 2019-08-06 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US10886404B2 (en) | 2017-11-15 | 2021-01-05 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11362211B2 (en) | 2017-11-15 | 2022-06-14 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3912949B2 (ja) | フォトマスクの形成方法及び半導体装置の製造方法 | |
| US5837426A (en) | Photolithographic process for mask programming of read-only memory devices | |
| KR100564578B1 (ko) | 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법 | |
| JP2000150828A (ja) | 電子デバイス並びに半導体装置、及び電極形成方法 | |
| CN109935515B (zh) | 形成图形的方法 | |
| JPH1140670A (ja) | 半導体装置およびその製造方法 | |
| US6638664B2 (en) | Optical mask correction method | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| JP2636700B2 (ja) | 半導体装置の製造方法 | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| JP2001042545A (ja) | 半導体装置の製造方法 | |
| JP2003075985A (ja) | 半導体装置製造用マスク、その製造方法及び露光方法 | |
| KR100290588B1 (ko) | 반도체장치의 도전막 패턴 형성방법 | |
| KR0137737B1 (ko) | 반도체소자의 제조방법 | |
| KR20090072669A (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR20030073875A (ko) | 반도체소자의 소자분리패턴 형성방법 | |
| KR19980077753A (ko) | 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법 | |
| KR20030092569A (ko) | 반도체 소자의 제조 방법 | |
| US20020177085A1 (en) | Self-aligned photolithographic process for forming silicon-on-insulator devices | |
| JPH11184066A (ja) | フォトマスク及びコンタクトホール形成方法 | |
| JP2980061B2 (ja) | 半導体装置の製造方法 | |
| KR20010084825A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20130022677A (ko) | 반도체 소자의 미세 패턴들의 배열을 형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010321 |