KR20030092569A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20030092569A KR20030092569A KR1020020030275A KR20020030275A KR20030092569A KR 20030092569 A KR20030092569 A KR 20030092569A KR 1020020030275 A KR1020020030275 A KR 1020020030275A KR 20020030275 A KR20020030275 A KR 20020030275A KR 20030092569 A KR20030092569 A KR 20030092569A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- pattern
- trench
- photoresist
- photoresist pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 라인 타입(Line type)의 차광영역을 갖는 제 1 마스크(Mask) 및 상기 제 1 마스크의 차광영역을 중심으로 경사각을 갖는 라인 타입의 차광영역이 구비된 제 2 마스크를 각각 이용한 사진식각 공정을 진행하여 마름모꼴 형상의 활성영역을 형성하므로, 패턴 형성이 용이한 라인 타입의 마스크 공정을 진행하기 때문에 종래의 I 타입의 마스크 공정을 이용한 I 타입의 활성 영역 형성 공정 시 발생되는 로딩(Loading) 효과 및 상기 활성 영역 양쪽 가장자리의 패턴 취약성을 방지하여 소자의 수율, 신뢰성 및 집적화를 향상시키는 특징이 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 라인 타입(Line type)의 차광영역을 갖는 마스크(Mask)를 이용한 사진식각 공정을 진행하여 마름모꼴 형상의 활성영역을 형성하여 소자의 수율, 신뢰성 및 집적화를 향상시키는 반도체 소자의 제조 방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 사진이다.
도 1a를 참조하면, 소자분리 영역이 정의된 반도체 기판(11) 상에 패드(Pad) 산화막과 질화막이 순차적으로 적층된 구조의 패드 절연막(13)을 형성한다.
그리고, 상기 패드 절연막(13) 상에 감광막(15)을 도포하고, 상기 감광막(15)을 상기 소자분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한다. 이때, 상기 선택적으로 노광 및 현상된 감광막(15) 패턴은 섬 모양을 갖는다.
도 1b를 참조하면, 상기 감광막(15) 패턴을 마스크로 상기 패드 절연막(13)을 식각한다.
도 1c를 참조하면, 상기 감광막(15)을 제거하고, 상기 패드 절연막(13)을 마스크로 소자분리막 형성 공정을 진행하여 상기 소자분리 영역의 반도체 기판(11)에 소자분리막(17)을 형성한다.
그리고, 상기 패드 절연막(13)을 제거하여 상기 소자분리막(17)에 의해 정의된 I 타입의 활성 영역(19)을 형성한다.
그러나, 종래의 반도체 소자의 제조 방법은 0.1㎛이하의 소자 형성 기술 등 집적화된 소자의 제조 공정에 있어서, 활성 영역 사이에 절연 방법으로 I 타입의 마스크 작업 후 식각 공정 시 I 타입의 활성 영역 양쪽 가장자리가 패턴 각도의 차에 따라 취약해져 패턴 형성이 불량하고, 셀 피치(Pitch)가 좁아 식각 면적에 따라 로딩(Loading) 효과가 발생되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 라인 타입의 차광영역을 갖는 제 1 마스크 및 상기 제 1 마스크의 차광영역을 중심으로 경사각을 갖는 라인 타입의 차광영역이 구비된 제 2 마스크를 각각 이용한 두 번의 사진식각 공정을 진행하여 마름모꼴 형상의 활성영역을 형성하므로, 종래의 I 타입의 마스크 공정을 이용한 I 타입의 활성 영역 형성 공정 시 발생되는 로딩 효과 및 상기 활성 영역 양쪽 가장자리의 패턴 취약성을 방지하는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 사진도.
도 2a와 도 2b는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조 방법을 도시한 평면도.
도 3a와 도 3b는 도 2a와 도 2b 각각의 Ⅰ-Ⅰ선상의 단면도.
도 4a와 도 4b는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조 방법을 도시한 평면도.
도 5a와 도 5b는 도 4a와 도 4b 각각의 Ⅱ-Ⅱ선상의 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11, 31 : 반도체 기판13, 33 : 패드 절연막
15 : 감광막17 : 소자분리막
19 : I 타입의 활성 영역35 : 제 1 감광막
37 : 제 1 트렌치39 : 제 2 감광막
41 : 제 2 트렌치43 : 마름모꼴 형상의 활성 영역
이상의 목적을 달성하기 위한 본 발명은 기판 상에 형성된 패드 절연막 상부에 라인 타입의 제 1 감광막 패턴을 형성하는 단계와,
상기 제 1 감광막 패턴을 마스크로 상기 패드 절연막과 기판을 식각하여 제 1 트렌치를 형성하고, 상기 제 1 감광막 패턴을 제거하는 단계와,
상기 제 1 트렌치를 포함한 전면에 경사각을 갖는 라인 타입의 제 2 감광막 패턴을 형성하는 공정과,
상기 제 2 감광막 패턴을 마스크로 상기 패드 절연막과 기판을 식각하여 제 2 트렌치를 형성하고, 상기 제 2 감광막 패턴을 제거하여 마름모꼴 형상의 활성영역을 형성하는 공정과,
상기 제 1, 제 2 트렌치를 매립하는 소자분리막을 형성하는 공정을 포함하는 반도체 소자의 제조 방법을 제공하는 것과,
상기 제 2 감광막 패턴을 상기 제 1 감광막 패턴과 10 ∼ 20도의 경사각을 갖는 형상으로 형성하는 것을 특징으로 한다.
그리고, 본 발명은 기판 상에 형성된 패드 절연막 상부에 감광막을 도포하는 단계와,
라인 타입의 차광영역을 갖는 제 1 마스크를 이용하여 상기 감광막을 제 1 노광하는 단계와,
상기 제 1 마스크의 차광영역과 10 ∼ 20도의 경사각을 갖는 라인 타입의 차광영역이 구비된 제 2 마스크를 이용하여 상기 감광막을 제 2 노광하고 현상하여 마름모꼴 형상의 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 마스크로 상기 패드 절연막과 기판을 식각하여 트렌치를 형성하고, 상기 감광막 패턴을 제거하여 마름모꼴 형상의 활성영역을 형성하는 공정과,
상기 트렌치를 매립하는 소자분리막을 형성하는 공정을 포함하는 반도체 소자의 제조 방법을 제공하는 것을 특징으로 한다.
본 발명의 원리는 패턴 형성 시 I 타입 패턴보다는 라인 타입 패턴을 형성하는 것이 용이하다. 즉, 상기 I 타입 패턴은 0.1㎛의 패턴 형성 공정도 어려우나 상기 라인 타입 패턴은 0.05㎛의 패턴 형성 공정도 가능하다.
상기 패턴 형성이 용이한 라인 타입의 차광영역을 갖는 마스크를 이용한 사진식각 공정을 진행하여 마름모꼴 형상의 활성영역을 형성하므로, 종래의 I 타입의 마스크 공정을 이용한 활성 영역 형성 공정 시 발생되는 로딩 효과 및 상기 활성 영역 양쪽 가장자리의 패턴 취약성을 방지하기 위한 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a와 도 2b는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조 방법을 도시한 평면도이고, 도 3a와 도 3b는 도 2a와 도 2b 각각의 Ⅰ-Ⅰ선상의 단면도이다.
도 2a 및 도 3a를 참조하면, 소자분리 영역이 정의된 반도체 기판(31)상에 패드 산화막과 질화막이 순차적으로 적층된 구조의 패드 절연막(33)을 형성한다.
그리고, 상기 패드 절연막(33) 상에 제 1 감광막을 도포하고, 상기 제 1 감광막을 상기 소자분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상하여 제 1 감광막 패턴(35)을 형성한다. 이때, 상기 제 1 감광막 패턴(35)은 라인 타입으로 형성된다.
이어, 상기 제 1 감광막 패턴(35)을 마스크로 상기 패드 절연막(33)과 반도체 기판(31)을 식각하여 제 1 트렌치(37)를 형성한다.
도 2b 및 도 3b를 참조하면, 상기 제 1 감광막 패턴(35)을 제거하고, 상기 제 1 트렌치(37)를 포함한 전면에 제 2 감광막을 도포한다.
그리고, 상기 제 2 감광막을 상기 소자분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상하여 제 2 감광막 패턴(39)을 형성한다. 이때, 상기 제 2 감광막 패턴(39)은 상기 제 1 감광막 패턴(35)과 10 ∼ 20도의 경사각을 갖는 라인 타입으로 형성된다.
이어, 상기 제 2 감광막 패턴(39)을 마스크로 상기 패드 절연막(33)과 반도체 기판(31)을 식각하여 제 2 트렌치(41)를 형성한다. 이때, 상기 제 1, 제 2 감광막 패턴(35,39)을 각각 마스크로 하는 제 1, 제 2 트렌치(37,41) 형성 공정에 의해 마름모꼴 형상의 활성영역을 형성한다.
그리고, 후속 공정으로 상기 패드 절연막(33)을 마스크로 소자분리막 형성 공정을 진행하여 상기 제 1, 제 2 트렌치(37,41)를 매립하는 소자분리막을 형성한다.
도 4a와 도 4b는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조 방법을 도시한 평면도이고, 도 5a와 도 5b는 도 4a와 도 4b 각각의 Ⅱ-Ⅱ선상의 단면도이다.
도 4a 및 도 5a를 참조하면, 소자분리 영역이 정의된 반도체 기판(31)상에 패드 산화막과 질화막이 순차적으로 적층된 구조의 패드 절연막(33)을 형성한다.
그리고, 상기 패드 절연막(33) 상에 감광막을 도포하고, 상기 감광막을 상기 소자분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상하여 제 1 감광막 패턴(35)을 형성한다. 이때, 상기 제 1 감광막 패턴(35)은 라인 타입으로 형성된다.
이어, 상기 제 1 감광막 패턴(35)을 마스크로 상기 패드 절연막(33)과 반도체 기판(31)을 식각하여 제 1 트렌치(37)를 형성한다.
도 4b 및 도 5b를 참조하면, 상기 제 1 감광막 패턴(35)과 10 ∼ 20도의 경사각을 갖는 라인 타입의 차광영역이 구비된 마스크를 이용하여 상기 제 1 감광막 패턴(35)을 선택적으로 노광 및 현상함으로 제 2 감광막 패턴(39)을 형성한다. 이때, 상기 제 2 감광막 패턴(39)은 마름모꼴 형상을 갖는다.
이어, 상기 제 2 감광막 패턴(39)을 마스크로 상기 패드 절연막(33)과 반도체 기판(31)을 식각하여 제 2 트렌치(도시하지 않음)를 형성한다. 이때, 상기 제 1 트렌치(37)와 제 2 트렌치 형성 공정에 의해 마름모꼴 형상의 활성영역을 형성한다.
그리고, 후속 공정으로 상기 패드 절연막(33)을 마스크로 소자분리막 형성 공정을 진행하여 상기 제 1 트렌치(37)와 제 2 트렌치를 매립하는 소자분리막을 형성한다.
상술한 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조 방법에 있어서, 상기 감광막을 두 번 노광한 후, 한번의 현상 공정을 진행하여 마름모꼴 형상의 활성영역을 형성할 수 있다.
즉, 상기 패드 절연막(33) 상에 감광막을 도포한다.
그리고, 라인 타입의 차광영역을 갖는 제 1 마스크를 이용하여 상기 감광막을 제 1 노광한다.
이어, 상기 제 1 마스크의 차광영역과 10 ∼ 20도의 경사각을 갖는 라인 타입의 차광영역이 구비된 제 2 마스크를 이용하여 상기 감광막을 제 2 노광한 후,현상 공정을 진행하여 마름모꼴 형상의 감광막 패턴을 형성한다.
그리고, 상기 감광막 패턴을 마스크로 상기 패드 절연막(33)과 반도체 기판(31)을 식각하여 트렌치(도시하지 않음)를 형성한다. 이때, 상기 트렌치 형성 공정에 의해 마름모꼴 형상의 활성영역을 형성한다.
그 다음, 후속 공정은 상술한 제 2 실시 예에 따른 반도체 소자의 제조 방법과 동일하다.
본 발명의 반도체 소자의 제조 방법은 라인 타입의 차광영역을 갖는 제 1 마스크 및 상기 제 1 마스크의 차광영역을 중심으로 경사각을 갖는 라인 타입의 차광영역이 구비된 제 2 마스크를 각각 이용한 사진식각 공정을 진행하여 마름모꼴 형상의 활성영역을 형성하므로, 패턴 형성이 용이한 라인 타입의 마스크 공정을 진행하기 때문에 종래의 I 타입의 마스크 공정을 이용한 I 타입의 활성 영역 형성 공정 시 발생되는 로딩 효과 및 상기 활성 영역 양쪽 가장자리의 패턴 취약성을 방지하여 소자의 수율, 신뢰성 및 집적화를 향상시키는 효과가 있다.
Claims (3)
- 기판 상에 형성된 패드 절연막 상부에 라인 타입의 제 1 감광막 패턴을 형성하는 단계와,상기 제 1 감광막 패턴을 마스크로 상기 패드 절연막과 기판을 식각하여 제 1 트렌치를 형성하고, 상기 제 1 감광막 패턴을 제거하는 단계와,상기 제 1 트렌치를 포함한 전면에 경사각을 갖는 라인 타입의 제 2 감광막 패턴을 형성하는 공정과,상기 제 2 감광막 패턴을 마스크로 상기 패드 절연막과 기판을 식각하여 제 2 트렌치를 형성하고, 상기 제 2 감광막 패턴을 제거하여 마름모꼴 형상의 활성영역을 형성하는 공정과,상기 제 1, 제 2 트렌치를 매립하는 소자분리막을 형성하는 공정을 포함하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 감광막 패턴을 상기 제 1 감광막 패턴과 10 ∼ 20도의 경사각을 갖는 형상으로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
- 기판 상에 형성된 패드 절연막 상부에 감광막을 도포하는 단계와,라인 타입의 차광영역을 갖는 제 1 마스크를 이용하여 상기 감광막을 제 1노광하는 단계와,상기 제 1 마스크의 차광영역과 10 ∼ 20도의 경사각을 갖는 라인 타입의 차광영역이 구비된 제 2 마스크를 이용하여 상기 감광막을 제 2 노광하고 현상하여 마름모꼴 형상의 감광막 패턴을 형성하는 공정과,상기 감광막 패턴을 마스크로 상기 패드 절연막과 기판을 식각하여 트렌치를 형성하고, 상기 감광막 패턴을 제거하여 마름모꼴 형상의 활성영역을 형성하는 공정과,상기 트렌치를 매립하는 소자분리막을 형성하는 공정을 포함하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020030275A KR20030092569A (ko) | 2002-05-30 | 2002-05-30 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020030275A KR20030092569A (ko) | 2002-05-30 | 2002-05-30 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030092569A true KR20030092569A (ko) | 2003-12-06 |
Family
ID=32385145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020030275A KR20030092569A (ko) | 2002-05-30 | 2002-05-30 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030092569A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101159691B1 (ko) * | 2009-12-02 | 2012-06-26 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| US20140070359A1 (en) * | 2012-09-13 | 2014-03-13 | Shian-Jyh Lin | Semiconductor memory array structure |
| US9257297B2 (en) | 2012-12-06 | 2016-02-09 | Samsung Electronics Co., Ltd. | Method of forming a fine pattern of a semiconductor device |
-
2002
- 2002-05-30 KR KR1020020030275A patent/KR20030092569A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101159691B1 (ko) * | 2009-12-02 | 2012-06-26 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| US20140070359A1 (en) * | 2012-09-13 | 2014-03-13 | Shian-Jyh Lin | Semiconductor memory array structure |
| CN103681453A (zh) * | 2012-09-13 | 2014-03-26 | 南亚科技股份有限公司 | 半导体内存阵列结构 |
| TWI495089B (zh) * | 2012-09-13 | 2015-08-01 | Nanya Technology Corp | 半導體記憶體陣列結構 |
| US9779957B2 (en) | 2012-09-13 | 2017-10-03 | Nanya Technology Corp. | Method of manufacturing independent depth-controlled shallow trench isolation |
| US9257297B2 (en) | 2012-12-06 | 2016-02-09 | Samsung Electronics Co., Ltd. | Method of forming a fine pattern of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100944331B1 (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR100629359B1 (ko) | 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법들 및 그에 의해 제조된 반도체소자들 | |
| KR20100030125A (ko) | 포토키 및 이를 이용한 반도체 소자의 제조방법 | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| KR20030092569A (ko) | 반도체 소자의 제조 방법 | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| KR100801738B1 (ko) | 포토마스크 및 그 형성방법 | |
| KR100673125B1 (ko) | 포토 마스크 | |
| KR100290588B1 (ko) | 반도체장치의 도전막 패턴 형성방법 | |
| KR100596609B1 (ko) | 레지스트 매립 방법 및 반도체 장치의 제조 방법 | |
| KR100505414B1 (ko) | 정렬 키 형성 방법 | |
| KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
| KR100540332B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR101087785B1 (ko) | 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 | |
| KR0137610B1 (ko) | 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법 | |
| KR20040002002A (ko) | 이미지 소자의 제조 방법 | |
| KR0172279B1 (ko) | 콘택 마스크 및 그를 이용한 콘택홀 형성 방법 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| KR100420414B1 (ko) | 금속 배선 형성 방법 | |
| KR19980077753A (ko) | 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법 | |
| JP2004319637A (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| KR100252750B1 (ko) | 섬 모양의 폴리실리콘 패턴 형성 방법 | |
| KR100239436B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20010084825A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20050113457A (ko) | 낸드 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |