JP2007149768A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007149768A JP2007149768A JP2005338991A JP2005338991A JP2007149768A JP 2007149768 A JP2007149768 A JP 2007149768A JP 2005338991 A JP2005338991 A JP 2005338991A JP 2005338991 A JP2005338991 A JP 2005338991A JP 2007149768 A JP2007149768 A JP 2007149768A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- pattern
- semiconductor device
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
Abstract
【課題】ゲートリーク電流の発生や短絡等のような特性の劣化が抑制された半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、位相シフタを備える露光用マスクを用いてレジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程と、第２レジスト膜１１８をマスクとし第２の膜（シリコン酸化膜１０８）をエッチングストッパとして第３の膜（多結晶シリコン膜）を選択的にドライエッチングし、第３の膜を第１のパターンに加工する工程と、前記第２の膜をエッチングストッパとして第３の膜（多結晶シリコン膜１１０ａ）をさらにドライエッチングし、前記第３の膜の一部を除去して前記第３の膜を第２のパターンに加工する工程と、前記第２のパターンに加工された第３の膜（多結晶シリコン膜１１０ｂ）をマスクとして用いる工程と、を含む。
【選択図】 図２
【解決手段】本発明の半導体装置の製造方法は、位相シフタを備える露光用マスクを用いてレジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程と、第２レジスト膜１１８をマスクとし第２の膜（シリコン酸化膜１０８）をエッチングストッパとして第３の膜（多結晶シリコン膜）を選択的にドライエッチングし、第３の膜を第１のパターンに加工する工程と、前記第２の膜をエッチングストッパとして第３の膜（多結晶シリコン膜１１０ａ）をさらにドライエッチングし、前記第３の膜の一部を除去して前記第３の膜を第２のパターンに加工する工程と、前記第２のパターンに加工された第３の膜（多結晶シリコン膜１１０ｂ）をマスクとして用いる工程と、を含む。
【選択図】 図２
Description
本発明は、位相シフトマスクを用いて形成された所定のパターンを有する半導体装置の製造方法に関する。
近年、半導体チップの高集積化に伴い、ゲート配線パターンの微細化が求められている。これを実現する手段として、レベンソン位相シフトマスクを用いたパターニングは有効な手段の一つである。しかしながら、レベンソン位相シフトマスクを用いた場合、連続したラインアンドスペース（Ｌｉｎｅ／Ｓｐａｃｅ）パターンしか形成できないため、所望のパターンを形成するためには、レベンソン露光により生じてしまう不要なパターンを除去する必要がある。
従来の半導体装置の製造方法としては、例えば特許文献１に記載されたものがある。同文献に記載された半導体装置の製造方法の工程断面図を図１０〜図１１に示す。
図１０に示すように、まず、シリコン基板２０２上にゲート酸化膜２０４を形成し、その上に多結晶シリコン膜２０６を形成する。さらにその上に、ハードマスク形成用のシリコン酸化膜２０８を形成した後、ポジ型フォトレジスト膜（不図示）を形成する。
このポジ型フォトレジスト膜に対して、レベンソン位相シフトマスク２２０により第１の露光および現像を行う。この際、レベンソン位相シフトマスク２２０の位相シフタ部２２４のエッジ部、およびライン用遮光部２２２に対応する領域には光が照射されず、所定の形状にパターニングされたレジスト膜２１０が形成される(図１０（ａ）)。
次に、このレジスト膜２１０をマスクとして、シリコン酸化膜２０８をエッチングし、多結晶シリコン膜２０６上にマスクパターンが転写されたシリコン酸化膜２０８ａを形成する(図１０（ｂ）)。そして、多結晶シリコン膜２０６およびシリコン酸化膜２０８ａを覆うように、ポジ型フォトレジスト膜（不図示）を形成した後、露光用マスク２２６を介して第２の露光および現像を行う。これにより、形成したいゲートパターンに対応する部分のシリコン酸化膜２０８ａのみ保護用レジスト膜２１２により被覆される(図１０（ｃ）)。
次に、この保護用レジスト膜２１２に被覆されていないシリコン酸化膜２０８ａをエッチングにより除去する。続いて、保護用レジスト膜２１２を除去して、形成したいゲートパターンに対応する所望のシリコン酸化膜２０８ｂを得る(図１１（ｄ）)。そしてこのシリコン酸化膜２０８ｂをマスクとして、多結晶シリコン膜２０６のエッチングを行う。これにより、このシリコン酸化膜２０８ｂに相応したゲートパターンである多結晶シリコン膜２０６ａが形成される（図１１（ｅ））。
特開２００１−１０２０７０号公報
しかしながら、上記特許文献１に記載の方法は、図１０（ｃ）〜図１１（ｄ）の工程において、多結晶シリコン膜２０６の表面に予定していないパターンが転写され、所望の半導体装置が得られないという点で改善の余地を有していた。
この点を、図１２を参照しながら説明する。
この点を、図１２を参照しながら説明する。
図１２（ａ）に示すように、第２の露光・現像により、形成したいゲートパターンに対応するシリコン酸化膜２０８ａのみ保護用レジスト膜２１２に被覆されている状態になる。次に、不要なシリコン酸化膜２０８ａを除去するためのエッチングを行う。この際、露出している多結晶シリコン膜２０６の表面は、エッチングされる。これにより、多結晶シリコン膜２０６において、露出部分Ａに予定していないパターンが転写され、露出部分Ａと保護用レジスト膜２１２による被覆部分Ｂとの間で、膜厚に差が生じる(図１２（ｂ）)。
次に、所望のハードマスクパターンが形成されたシリコン酸化膜２０８ｂをマスクとして、多結晶シリコン膜２０６をエッチングする。この際、第２露光・現像において、保護用レジスト膜２１２で被覆されていなかった露出部分Ａは、保護用レジスト膜２１２で被覆されていた被覆部分Ｂと比較して、膜厚が薄くなっているため、先にゲート酸化膜２０４が露出する（図１２（ｃ））。
図１２（ｃ）に示すように、保護用レジスト膜２１２で被覆されていた被覆部分Ｂには多結晶シリコン膜２０６ａが残っているため、さらにゲート酸化膜２０４を露出させるまでエッチングを行う。このようなエッチング工程により、保護用レジスト膜２１２で被覆されていなかった多結晶シリコン膜２０６ａの露出部分Ａは、過剰なエッチングが行われ、ゲート酸化膜２０４がエッチングされ、さらにシリコン基板２０２までエッチングが進行してしまうことがあった（図１２（ｄ））。
さらに、近年、トランジスタの高速化、高性能化の要求により、ゲート酸化膜のさらなる薄膜化が進んでおり、ゲート酸化膜のエッチングに対するマージンが少なくなってきている。そのため、シリコン基板等までエッチングされ、得られる半導体装置においてゲートリーク電流や短絡が発生することが顕在化してきた。
このように、多結晶ポリシリコンなどの第１膜の表面において、不要なパターンが形成されたシリコン酸化膜などからなるハードマスクをエッチングすると、そのエッチングの際に第１の膜もエッチングされ、予定していないパターンが第１の膜に形成されることがあった。そのため、その後の工程において、シリコン基板等に予定していないパターンが転写され、ゲートリーク電流の発生や短絡等をもたらすことがあった。
本発明によれば、シリコン基板上に、第１の膜と、第２の膜と、第３の膜とを順に形成する工程と、
前記第３の膜上に、レジスト膜を形成する工程と、
位相シフタを備える露光用マスクを用いて前記レジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程と、
前記レジスト膜をマスクとし前記第２の膜をエッチングストッパとして前記第３の膜を選択的にドライエッチングし、前記第３の膜を第１のパターンに加工する工程と、
前記第２の膜をエッチングストッパとして前記第３の膜をさらにドライエッチングし、前記第３の膜の一部を除去して前記第３の膜を第２のパターンに加工する工程と、
前記第２のパターンに加工された前記第３の膜をマスクとして用いて、前記第２の膜をパターニングする工程と、
前記パターニングされた前記第２の膜をマスクとして用い、前記第１の膜をパターニングする工程と、を含む半導体装置の製造方法が提供される。
前記第３の膜上に、レジスト膜を形成する工程と、
位相シフタを備える露光用マスクを用いて前記レジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程と、
前記レジスト膜をマスクとし前記第２の膜をエッチングストッパとして前記第３の膜を選択的にドライエッチングし、前記第３の膜を第１のパターンに加工する工程と、
前記第２の膜をエッチングストッパとして前記第３の膜をさらにドライエッチングし、前記第３の膜の一部を除去して前記第３の膜を第２のパターンに加工する工程と、
前記第２のパターンに加工された前記第３の膜をマスクとして用いて、前記第２の膜をパターニングする工程と、
前記パターニングされた前記第２の膜をマスクとして用い、前記第１の膜をパターニングする工程と、を含む半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、位相シフタを備える露光用マスクを用いた場合において形成される不要なマスクパターンを、エッチングストッパである第２の膜上で、ドライエッチングにより除去している。そのため、第１の膜の表面に予定していないパターンが形成されることがない。これにより、シリコン基板等に、予定していないパターンが転写されるのを抑制することができ、ゲートリーク電流の発生や短絡等のような特性の劣化を抑制することができる。
本発明によれば、ゲートリーク電流の発生や短絡等のような特性の劣化が抑制された半導体装置の製造方法が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
以下に、本発明の実施の形態を、第１〜第３の実施の形態により説明する。
以下に、本発明の実施の形態を、第１〜第３の実施の形態により説明する。
（第１実施形態）
本実施形態の半導体装置の製造方法は以下の工程を含む。
（ｉ）シリコン基板１０２上に、第１の膜（多結晶シリコン膜１０６）と、第２の膜（シリコン酸化膜１０８）と、第３の膜（多結晶シリコン膜１１０）とを順に形成する工程（図１（ａ））。
（ii）多結晶シリコン膜１１０上に、レジスト膜を形成する工程（図１（ａ））。
（iii）位相シフタを備える露光用マスクを用いて前記レジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程（図１（ａ））。
（iv）レジスト膜１１４をマスクとし、シリコン酸化膜１０８をエッチングストッパとして、多結晶シリコン膜１１０を選択的にドライエッチングし、多結晶シリコン膜１１０を第１のパターンに加工する工程（図１（ｂ））。
（ｖ）シリコン酸化膜１０８をエッチングストッパとして多結晶シリコン膜１１０ａをさらにドライエッチングし、多結晶シリコン膜１１０ａの一部を除去して多結晶シリコン膜１１０ａを第２のパターンに加工する工程（図２（ｃ）〜（ｄ））。
（vi）第２のパターンに加工された多結晶シリコン膜１１０ｂをマスクとして用いて、シリコン酸化膜１０８をパターニングする工程（図３（ｅ））。
（vii）パターニングされたシリコン酸化膜１０８ａをマスクとして用い、第１の膜１０６をパターニングする工程（図３（ｆ））。
本実施形態の半導体装置の製造方法は以下の工程を含む。
（ｉ）シリコン基板１０２上に、第１の膜（多結晶シリコン膜１０６）と、第２の膜（シリコン酸化膜１０８）と、第３の膜（多結晶シリコン膜１１０）とを順に形成する工程（図１（ａ））。
（ii）多結晶シリコン膜１１０上に、レジスト膜を形成する工程（図１（ａ））。
（iii）位相シフタを備える露光用マスクを用いて前記レジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程（図１（ａ））。
（iv）レジスト膜１１４をマスクとし、シリコン酸化膜１０８をエッチングストッパとして、多結晶シリコン膜１１０を選択的にドライエッチングし、多結晶シリコン膜１１０を第１のパターンに加工する工程（図１（ｂ））。
（ｖ）シリコン酸化膜１０８をエッチングストッパとして多結晶シリコン膜１１０ａをさらにドライエッチングし、多結晶シリコン膜１１０ａの一部を除去して多結晶シリコン膜１１０ａを第２のパターンに加工する工程（図２（ｃ）〜（ｄ））。
（vi）第２のパターンに加工された多結晶シリコン膜１１０ｂをマスクとして用いて、シリコン酸化膜１０８をパターニングする工程（図３（ｅ））。
（vii）パターニングされたシリコン酸化膜１０８ａをマスクとして用い、第１の膜１０６をパターニングする工程（図３（ｆ））。
以下、第１の実施形態を各工程に沿って説明する。
図１〜３は、本実施形態の半導体装置の製造方法を工程順に示す平面図（（ａ−１）〜(ｆ−１)）、およびその断面図(（ａ−２）〜（ｆ−２）)である。
図１〜３は、本実施形態の半導体装置の製造方法を工程順に示す平面図（（ａ−１）〜(ｆ−１)）、およびその断面図(（ａ−２）〜（ｆ−２）)である。
図１（ａ）に示すように、シリコン基板１０２上に、ゲート酸化膜１０４と、多結晶シリコン膜１０６とを順に積層する。さらにその上に、ハードマスク形成用のシリコン酸化膜１０８と、多結晶シリコン膜１１０と、反射防止膜１１２と、レジスト膜（不図示）を形成する。そして、レベンソン位相シフトマスク（不図示）を用いて、レジスト膜を露光・現像し、パターニングされた第１レジスト膜１１４を形成する(図１（ａ）)。
次に、第１レジスト膜１１４をマスクとし、シリコン酸化膜１０８をエッチングストッパとして、反射防止膜１１２および多結晶シリコン膜１１０を選択的にドライエッチングする。そして、第１レジスト膜１１４と反射防止膜１１２とを、通常の方法により剥離除去し、多結晶シリコン膜１１０を第１のパターンに加工する(図１（ｂ）)。
一般に、ドライエッチング装置としてポリシリエッチング装置を用いる場合においては、多結晶シリコン膜１１０／シリコン酸化膜１０８のエッチング選択比を大きく取ることができる。これにより、シリコン酸化膜１０８の膜表面に削れが生じることなく、多結晶シリコン膜１１０を選択的にエッチングすることができる。エッチングガスとしては、例えばＣｌ２／Ｏ２，ＨＢｒ／Ｏ２系のガスなどを用いることができる。
そして、シリコン酸化膜１０８上においてエッチングされた多結晶シリコン膜１１０ａを埋め込むように、シリコン反射防止膜１１６およびフォトレジスト（不図示）を形成する。次いで、所定のマスクを用い、フォトレジスト（不図示）の露光・現像を行い、開口部１１９を有する第２レジスト膜１１８を形成する（図２（ｃ））。開口部１１９は、多結晶シリコン膜１１０に転写された不要なパターンの直上領域において開口している。
次いで、第２レジスト膜１１８をマスクとして、反射防止膜１１６と、多結晶シリコン膜１１０ａの一部をエッチングにより除去し、多結晶シリコン膜１１０を第２のパターンに加工する(図２（ｄ）)。これにより、形成したいゲートパターン以外のパターンが除去される。上記したように、シリコン酸化膜１０８を用いることにより、多結晶シリコン膜１１０／シリコン酸化膜１０８のエッチング選択比を大きく取ることができる。そのため、シリコン酸化膜１０８の膜表面に削れを生じさせることなくエッチングを行うことができる。
そして、残ったレジスト膜１１８および反射防止膜１１６を、通常の方法により剥離除去する。
次に、多結晶シリコン膜１１０ｂをマスクにしてシリコン酸化膜１０８のエッチングを行う(図３（ｅ）)。シリコン酸化膜１０８／多結晶シリコン膜１０６のエッチング選択比を取り、多結晶シリコン膜１０６の膜減りが少ない状態で、シリコン酸化膜１０８のエッチングを行う。そして、シリコン酸化膜１０８ａをマスクとして、多結晶シリコン膜１０６のエッチングを行い、ゲート電極１０６ａを作成する(図３（ｆ）)。多結晶シリコン膜１０６の表面には、予期しないパターンが形成されておらず、ゲート酸化膜１０４の表面までエッチングされる。
この後、通常の方法により、ウェル、ゲート電極、拡散層等を作成して、半導体装置を製造する。
このような本実施形態における効果を説明する。
本実施形態においては、シリコン基板等に、予定していないパターンが転写されるのを抑制することができ、ゲートリーク電流の発生や短絡等のような特性の劣化が抑制された半導体装置を製造することができる。
本実施形態においては、シリコン基板等に、予定していないパターンが転写されるのを抑制することができ、ゲートリーク電流の発生や短絡等のような特性の劣化が抑制された半導体装置を製造することができる。
一方、特許文献１に記載のように、多結晶シリコン膜上に形成されたシリコン酸化膜を単層マスクとする場合においては、シリコン酸化膜／多結晶シリコン膜のエッチング選択比を高く取ることが困難である。そのため、シリコン酸化膜に形成されたマスクパターンのうち不要なパターンを除去する際、多結晶シリコン膜の表面が露出している部分はエッチングされ、不要なパターンが形成されることがあった。そして、多結晶シリコン膜をエッチングする際に、この不要なパターンによりゲート酸化膜およびシリコン基板がエッチングされ、得られる半導体装置においてゲートリーク電流や短絡等が発生することがあった。
これに対し、本実施形態においては、第２の膜（シリコン酸化膜１０８）は第３の膜（多結晶シリコン膜１１０）に対してエッチングストッパとして機能し、さらに第１の膜（多結晶シリコン膜１０６）に対してハードマスクとして機能する。これにより、第１の膜の表面に予定していないパターンが形成されることがなく、さらに、所定のパターンが転写された第２の膜をマスクとして第１の膜を効率よくエッチングすることができる。そのため、シリコン基板等に、予定していないパターンが転写されるのを抑制することができる。これにより、ゲートリーク電流の発生や短絡等のような特性の劣化が抑制された半導体装置を製造することができ、製品の歩留まりが向上する。
（第２実施形態）
本実施形態の半導体装置の製造方法は以下の工程を含む。
（ｉ）シリコン基板１０２上に、第１の膜（多結晶シリコン膜１０６）と、第２の膜（アモルファスカーボン膜１２０）と、第３の膜（ＳｉＯＣ膜１２２）とを順に形成する工程（図４（ａ））。
（ii）ＳｉＯＣ膜１２２の上に、レジスト膜を形成する工程（図４（ａ））。
（iii）位相シフタを備える露光用マスクを用いて前記レジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程（図４（ａ））。
（iv）レジスト膜１１４をマスクとし、アモルファスカーボン膜１２０をエッチングストッパとして、ＳｉＯＣ膜１２２を選択的にドライエッチングし、多結晶シリコン膜１１０を第１のパターンに加工する工程（図４（ｂ））。
（ｖ）アモルファスカーボン膜１２０をエッチングストッパとしてＳｉＯＣ膜１２２をさらにドライエッチングし、ＳｉＯＣ膜１２２の一部を除去してＳｉＯＣ膜１２２を第２のパターンに加工する工程（図５（ｃ）〜（ｄ））。
（vi）第２のパターンに加工されたＳｉＯＣ膜１２２ｂをマスクとして用いて、アモルファスカーボン膜１２０をパターニングする工程（図６（ｅ））。
（vii）パターニングされたアモルファスカーボン膜１２０ａをマスクとして用い、多結晶シリコン膜１０６をパターニングする工程（図６（ｅ））。
本実施形態の半導体装置の製造方法は以下の工程を含む。
（ｉ）シリコン基板１０２上に、第１の膜（多結晶シリコン膜１０６）と、第２の膜（アモルファスカーボン膜１２０）と、第３の膜（ＳｉＯＣ膜１２２）とを順に形成する工程（図４（ａ））。
（ii）ＳｉＯＣ膜１２２の上に、レジスト膜を形成する工程（図４（ａ））。
（iii）位相シフタを備える露光用マスクを用いて前記レジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程（図４（ａ））。
（iv）レジスト膜１１４をマスクとし、アモルファスカーボン膜１２０をエッチングストッパとして、ＳｉＯＣ膜１２２を選択的にドライエッチングし、多結晶シリコン膜１１０を第１のパターンに加工する工程（図４（ｂ））。
（ｖ）アモルファスカーボン膜１２０をエッチングストッパとしてＳｉＯＣ膜１２２をさらにドライエッチングし、ＳｉＯＣ膜１２２の一部を除去してＳｉＯＣ膜１２２を第２のパターンに加工する工程（図５（ｃ）〜（ｄ））。
（vi）第２のパターンに加工されたＳｉＯＣ膜１２２ｂをマスクとして用いて、アモルファスカーボン膜１２０をパターニングする工程（図６（ｅ））。
（vii）パターニングされたアモルファスカーボン膜１２０ａをマスクとして用い、多結晶シリコン膜１０６をパターニングする工程（図６（ｅ））。
以下、本実施形態を各工程に沿って説明する。
図４〜６は、本実施形態の半導体装置の製造方法を工程順に示す平面図(（ａ−１）〜（ｅ−１）)、およびその断面図((ａ−２)〜(ｅ−２))である。
図４〜６は、本実施形態の半導体装置の製造方法を工程順に示す平面図(（ａ−１）〜（ｅ−１）)、およびその断面図((ａ−２)〜(ｅ−２))である。
図４（ａ）に示すように、シリコン基板１０２上に、ゲート酸化膜１０４と、多結晶シリコン膜１０６とを順に積層する。さらにその上に、ハードマスク形成用のアモルファスカーボン膜１２０と、ＳｉＯＣ膜１２２と、レジスト膜（不図示）とを形成する。
そして、レベンソン位相シフトマスク（不図示）を用いて、レジスト膜を露光・現像し、パターニングされた第１レジスト膜１１４を形成する(図４（ａ）)。次に、第１レジスト膜１１４をマスクとし、アモルファスカーボン膜１２０をエッチングストッパとして、ＳｉＯＣ膜１２２を選択的にドライエッチングし、ＳｉＯＣ膜１２２を第１のパターンに加工する(図４（ｂ）)。
ドライエッチング条件を最適化することにより、ＳｉＯＣ膜１２２／アモルファスカーボン膜１２０のエッチング選択比を大きく取ることができる。これにより、アモルファスカーボン膜１２０の膜表面に削れを生じさせることなく、ＳｉＯＣ膜１２２のエッチングを行うことができる。エッチングガスとしては、例えばフルオロカーボン系のガスなどを用いることができる。
そして、エッチングされたＳｉＯＣ膜１２２ａを埋め込むように、アモルファスカーボン膜１２０上に反射防止膜１１６およびフォトレジスト（不図示）を形成する。次いで、所定のマスクを用い、フォトレジスト（不図示）の露光・現像を行い、開口部１１９を有する第２レジスト膜１１８を形成する（図５（ｃ））。開口部１１９は、多結晶シリコン膜１１０に転写された不要なパターンの直上領域において開口している。
次いで、第２レジスト膜１１８をマスクとして、反射防止膜１１６と、ＳｉＯＣ膜１２２ａの一部をエッチングにより除去し、ＳｉＯＣ膜１２２を第２のパターンに加工する(図５（ｄ）)。これにより、形成したいゲートパターン以外のパターンが除去される。上記したように、ドライエッチング条件を最適化することにより、ＳｉＯＣ膜１２２／アモルファスカーボン膜１２０のエッチング選択比を大きく取ることができる。そのため、アモルファスカーボン膜１２０の膜表面に削れを生じさせることなくエッチングを行うことができる。
そして、残ったレジスト膜１１８および反射防止膜１１６を、通常の方法により剥離除去する。
次に、ＳｉＯＣ膜１２２ｂをマスクにしてアモルファスカーボン膜１２０のエッチングを行う。このとき、アモルファスカーボン膜１２０／多結晶シリコン膜１０６のエッチング選択比を取り、多結晶シリコン膜１０６の膜減りが少ない状態で、アモルファスカーボン膜１２０のエッチングを行う。そして、エッチングされたアモルファスカーボン膜１２０ａをマスクとして、多結晶シリコン膜１０６のエッチングし、ゲート電極１０６ａを作成する(図６（ｅ）)。多結晶シリコン膜１０６の表面には、予期しないパターンが形成されておらず、ゲート酸化膜１０４の表面までエッチングされる。
この後、通常の方法により、ウェル、ゲート電極、拡散層等を作成して、半導体装置を製造する。
このような本実施形態における効果を説明する。
本実施形態の半導体装置の製造方法においても、第１実施形態の効果が得られる。さらに、第２の実施形態においては、ＳｉＯＣ膜／アモルファスカーボン積層膜を反射防止膜として使用しており、露光の際における光の反射が抑制されリソグラフィ性能が向上する。そのため、所望のパターンを効率よく形成することができる。
本実施形態の半導体装置の製造方法においても、第１実施形態の効果が得られる。さらに、第２の実施形態においては、ＳｉＯＣ膜／アモルファスカーボン積層膜を反射防止膜として使用しており、露光の際における光の反射が抑制されリソグラフィ性能が向上する。そのため、所望のパターンを効率よく形成することができる。
（第３の実施形態）
本実施形態の半導体装置の製造方法は以下の工程を含む。
（ｉ）シリコン基板１０２上に、第１の膜（多結晶シリコン膜１０６）と、第２の膜（アモルファスカーボン膜１２０とＳｉＯＣ膜１２２との積層膜）と、第３の膜（シリコン含有膜１２４）とを順に形成する工程（図７（ａ））。
（ii）シリコン含有膜１２４上に、レジスト膜を形成する工程（図７（ａ））。
（iii）位相シフタを備える露光用マスクを用いて前記レジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程（図７（ａ））。
（iv）レジスト膜１１４をマスクとし、ＳｉＯＣ膜１２２をエッチングストッパとして、シリコン含有膜１２４を選択的にドライエッチングし、シリコン含有膜１２４を第１のパターンに加工する工程（図７（ｂ））。
（ｖ）ＳｉＯＣ膜１２２をエッチングストッパとしてシリコン含有膜１２４ａをさらにドライエッチングし、シリコン含有膜１２４ａの一部を除去してシリコン含有膜１２４ａを第２のパターンに加工する工程（図８（ｃ）〜（ｄ））。
（vi）第２のパターンに加工されたシリコン含有膜１２４ｂをマスクとして用いて、前記積層膜をパターニングする工程（図９（ｅ））。
（vii）パターニングされた前記積層膜をマスクとして用い、第１の膜１０６をパターニングする工程（図９（ｅ））。
本実施形態の半導体装置の製造方法は以下の工程を含む。
（ｉ）シリコン基板１０２上に、第１の膜（多結晶シリコン膜１０６）と、第２の膜（アモルファスカーボン膜１２０とＳｉＯＣ膜１２２との積層膜）と、第３の膜（シリコン含有膜１２４）とを順に形成する工程（図７（ａ））。
（ii）シリコン含有膜１２４上に、レジスト膜を形成する工程（図７（ａ））。
（iii）位相シフタを備える露光用マスクを用いて前記レジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程（図７（ａ））。
（iv）レジスト膜１１４をマスクとし、ＳｉＯＣ膜１２２をエッチングストッパとして、シリコン含有膜１２４を選択的にドライエッチングし、シリコン含有膜１２４を第１のパターンに加工する工程（図７（ｂ））。
（ｖ）ＳｉＯＣ膜１２２をエッチングストッパとしてシリコン含有膜１２４ａをさらにドライエッチングし、シリコン含有膜１２４ａの一部を除去してシリコン含有膜１２４ａを第２のパターンに加工する工程（図８（ｃ）〜（ｄ））。
（vi）第２のパターンに加工されたシリコン含有膜１２４ｂをマスクとして用いて、前記積層膜をパターニングする工程（図９（ｅ））。
（vii）パターニングされた前記積層膜をマスクとして用い、第１の膜１０６をパターニングする工程（図９（ｅ））。
以下、本実施形態を各工程に沿って説明する。
図７〜９は、本実施形態の半導体装置の製造方法を工程順に示す平面図(（ａ−１）〜（ｅ−１）)、およびその断面図((ａ−２)〜(ｅ−２))である。
図７〜９は、本実施形態の半導体装置の製造方法を工程順に示す平面図(（ａ−１）〜（ｅ−１）)、およびその断面図((ａ−２)〜(ｅ−２))である。
図７（ａ）に示すように、シリコン基板１０２上に、ゲート酸化膜１０４と、多結晶シリコン膜１０６とを順に積層する。さらにその上に、ハードマスク形成用のアモルファスカーボン膜１２０およびＳｉＯＣ膜１２２の積層膜と、シリコン含有膜１２４と、反射防止膜１１２と、レジスト膜（不図示）を形成する。シリコン含有膜１２４としては、アモルファスシリコン膜、ポリシリコン膜等を用いることができる。
そして、レベンソン位相シフトマスク（不図示）を用いて、レジスト膜を露光・現像し、パターニングされた第１レジスト膜１１４を形成する(図７（ａ）)。次に、第１レジスト膜１１４をマスクとし、ＳｉＯＣ膜１２２をエッチングストッパとして、反射防止膜１１２および多結晶シリコン膜１１０を選択的にドライエッチングし、シリコン含有膜１２４を第１のパターンに加工する(図７（ｂ）)。
一般に、ドライエッチング装置としてポリシリエッチング装置を用いる場合においては、シリコン含有膜１２４／ＳｉＯＣ膜１２２のエッチング選択比を大きく取ることができる。これにより、ＳｉＯＣ膜１２２の膜表面に削れを生じさせることなく、シリコン含有膜１２４のエッチングを行うことができる。エッチングガスとしては、例えばＣｌ２／Ｏ２，ＨＢｒ／Ｏ２系などを用いることができる。
そして、エッチングされたシリコン含有膜１２４ａを埋め込むように、シリコン酸化膜１０８上に反射防止膜１１６およびフォトレジスト（不図示）を形成する。次いで、所定のマスクを用い、フォトレジスト（不図示）の露光・現像を行い、開口部１１９を有する第２レジスト膜１１８を形成する（図８（ｃ））。開口部１１９は、シリコン含有膜１２４に転写された不要なパターンの直上領域において開口している。
次いで、第２レジスト膜１１８をマスクとして、反射防止膜１１６と、シリコン含有膜１２４ａの一部をエッチングにより除去し、シリコン含有膜１２４ａを第２のパターンに加工する(図８（ｄ）)。これにより、形成したいゲートパターン以外のパターンが除去される。上記したように、シリコン含有膜１２４を用いることにより、シリコン含有膜１２４／ＳｉＯＣ膜１２２のエッチング選択比を非常に大きく取ることができる。そのため、ＳｉＯＣ膜１２２の膜表面に削れを生じさせることなくエッチングを行うことができる。
そして、残ったレジスト膜１１８および反射防止膜１１６を、通常の方法により剥離除去する。
次に、シリコン含有膜１２４ｂをマスクにして、ＳｉＯＣ膜１２２およびアモルファスカーボン膜１２０のエッチングを行う。そして、エッチングされた積層膜をマスクとして、多結晶シリコン膜１０６のエッチングを行い、ゲート電極１０６ａを作成する(図９（ｅ）)。多結晶シリコン膜１０６の表面には、予期しないパターンが形成されておらず、ゲート酸化膜１０４の表面までエッチングされる。
この後、通常の方法により、ウェル、ゲート電極、拡散層等を作成して、半導体装置を製造する。
このような本実施形態における効果を説明する。
本実施形態の半導体装置の製造方法においても、第１実施形態の効果が得られる。
さらに、本実施形態においては、第２の膜として積層膜（アモルファスカーボン膜およびＳｉＯＣ膜）を用いている。そのため、第２の膜に必要となるエッチングストッパとしての機能と、ハードマスクとしての機能とを、上層膜と下層膜とに分けることができる。これにより、ゲートリーク電流の発生や短絡等のような特性の劣化をさらに抑制することができ、製品の歩留まりが向上する。
本実施形態の半導体装置の製造方法においても、第１実施形態の効果が得られる。
さらに、本実施形態においては、第２の膜として積層膜（アモルファスカーボン膜およびＳｉＯＣ膜）を用いている。そのため、第２の膜に必要となるエッチングストッパとしての機能と、ハードマスクとしての機能とを、上層膜と下層膜とに分けることができる。これにより、ゲートリーク電流の発生や短絡等のような特性の劣化をさらに抑制することができ、製品の歩留まりが向上する。
またさらに、第３の実施形態においては、第２の膜として積層膜を用いている。そのため、これらの膜の間でもエッチング選択比を取ることができ、設計の自由度が向上する。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上述の実施の形態においては、ゲートパターンを形成する態様にについて説明したが、特に限定されず、エッチングによって膜表面の損傷を抑制したい場合においても適用することができる。このような場合、第１の膜としては、多結晶シリコン膜以外に、単結晶シリコン膜等を用いることができる。
また、第１および第２の実施形態においては、エッチングストッパを単層構造とし、第３の実施形態においては、エッチングストッパとして２層構造としたが、特に限定されず、３層以上の積層構造とすることもできる。
１０２ シリコン基板
１０４ ゲート酸化膜
１０６ 多結晶シリコン膜
１０６ａ ゲート電極
１０８，１０８ａ シリコン酸化膜
１１０，１１０ａ，１１０ｂ 多結晶シリコン膜
１１２ 反射防止膜
１１４ レジスト膜
１１６ 反射防止膜
１１８ レジスト膜
１１９ 開口部
１２０，１２０ａ アモルファスカーボン膜
１２２，１２２ａ，１２２ｂ ＳｉＯＣ膜
１２４，１２４ａ，１２４ｂ シリコン含有膜
２０２ シリコン基板
２０４ ゲート酸化膜
２０６，２０６ａ 多結晶シリコン膜
２０８，２０８ａ，２０８ｂ シリコン酸化膜
２１０ レジスト膜
２１２ 保護用レジスト膜
２２０ レベンソン位相シフトマスク
２２２ ライン用遮光部
２２４ 位相シフタ部
２２６ 露光用マスク
Ａ 露出部分
Ｂ 被覆部分
１０４ ゲート酸化膜
１０６ 多結晶シリコン膜
１０６ａ ゲート電極
１０８，１０８ａ シリコン酸化膜
１１０，１１０ａ，１１０ｂ 多結晶シリコン膜
１１２ 反射防止膜
１１４ レジスト膜
１１６ 反射防止膜
１１８ レジスト膜
１１９ 開口部
１２０，１２０ａ アモルファスカーボン膜
１２２，１２２ａ，１２２ｂ ＳｉＯＣ膜
１２４，１２４ａ，１２４ｂ シリコン含有膜
２０２ シリコン基板
２０４ ゲート酸化膜
２０６，２０６ａ 多結晶シリコン膜
２０８，２０８ａ，２０８ｂ シリコン酸化膜
２１０ レジスト膜
２１２ 保護用レジスト膜
２２０ レベンソン位相シフトマスク
２２２ ライン用遮光部
２２４ 位相シフタ部
２２６ 露光用マスク
Ａ 露出部分
Ｂ 被覆部分
Claims (4)
- シリコン基板上に、第１の膜と、第２の膜と、第３の膜とを順に形成する工程と、
前記第３の膜上に、レジスト膜を形成する工程と、
位相シフタを備える露光用マスクを用いて前記レジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程と、
前記レジスト膜をマスクとし前記第２の膜をエッチングストッパとして前記第３の膜を選択的にドライエッチングし、前記第３の膜を第１のパターンに加工する工程と、
前記第２の膜をエッチングストッパとして前記第３の膜をさらにドライエッチングし、前記第３の膜の一部を除去して前記第３の膜を第２のパターンに加工する工程と、
前記第２のパターンに加工された前記第３の膜をマスクとして用いて、前記第２の膜をパターニングする工程と、
前記パターニングされた前記第２の膜をマスクとして用い、前記第１の膜をパターニングする工程と、
を含む半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記第１の膜は多結晶シリコン膜であり、
前記第１の膜をパターニングする前記工程は、該第１の膜をゲート電極形状に加工する工程である、半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法において、
前記第２の膜がアモルファスカーボン膜であり、前記第３の膜がＳｉＯＣ膜である、半導体装置の製造方法。 - 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
前記第２の膜が積層膜である、半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005338991A JP2007149768A (ja) | 2005-11-24 | 2005-11-24 | 半導体装置の製造方法 |
| US11/602,180 US7510980B2 (en) | 2005-11-24 | 2006-11-21 | Method for manufacturing semiconductor device |
| CNB2006101628348A CN100527353C (zh) | 2005-11-24 | 2006-11-24 | 半导体器件的制造方法 |
| CN2008101818229A CN101436529B (zh) | 2005-11-24 | 2006-11-24 | 半导体器件的制造方法 |
| US12/368,800 US7851371B2 (en) | 2005-11-24 | 2009-02-10 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005338991A JP2007149768A (ja) | 2005-11-24 | 2005-11-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007149768A true JP2007149768A (ja) | 2007-06-14 |
Family
ID=38054127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005338991A Pending JP2007149768A (ja) | 2005-11-24 | 2005-11-24 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7510980B2 (ja) |
| JP (1) | JP2007149768A (ja) |
| CN (2) | CN101436529B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081420A (ja) * | 2007-09-07 | 2009-04-16 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2010153872A (ja) * | 2008-12-24 | 2010-07-08 | Samsung Electronics Co Ltd | 半導体素子及び半導体素子のパターン形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102447058A (zh) * | 2010-10-14 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器底部电极的制作方法 |
| US8741776B2 (en) * | 2012-02-07 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning process for fin-like field effect transistor (finFET) device |
| CN104332408A (zh) * | 2014-10-17 | 2015-02-04 | 上海集成电路研发中心有限公司 | 一种鳍式场效应晶体管鳍部的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263309A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | アモルファスカーボンを用いた半導体装置製造方法 |
| JP2000112114A (ja) * | 1998-10-08 | 2000-04-21 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2000227652A (ja) * | 1999-02-05 | 2000-08-15 | Nec Corp | 半導体装置の製造方法 |
| JP2002359352A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JP2003179064A (ja) * | 2001-12-10 | 2003-06-27 | Sony Corp | 配線パターンの形成方法 |
| WO2004012246A2 (en) * | 2002-07-31 | 2004-02-05 | Advanced Micro Devices, Inc. | Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication |
| JP2004363390A (ja) * | 2003-06-05 | 2004-12-24 | Toshiba Corp | フォトマスクの補正方法、及び半導体装置の製造方法 |
| JP2008500727A (ja) * | 2004-05-25 | 2008-01-10 | フリースケール セミコンダクター インコーポレイテッド | 分離相補型マスクパターン転写方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69131878T2 (de) * | 1990-09-21 | 2000-07-20 | Dainippon Printing Co Ltd | Verfahren zur Herstellung einer Phasenverschiebungs-Photomaske |
| US5330862A (en) * | 1991-06-07 | 1994-07-19 | Sharp Kabushiki Kaisha | Method for forming resist mask pattern by light exposure having a phase shifter pattern comprising convex forms in the resist |
| US5380609A (en) * | 1992-07-30 | 1995-01-10 | Dai Nippon Printing Co., Ltd. | Method for fabricating photomasks having a phase shift layer comprising the use of a positive to negative resist, substrate imaging and heating |
| US5419988A (en) * | 1992-08-07 | 1995-05-30 | Dai Nippon Printing Co., Ltd. | Photomask blank and phase shift photomask |
| US6204187B1 (en) * | 1999-01-06 | 2001-03-20 | Infineon Technologies North America, Corp. | Contact and deep trench patterning |
| US6060377A (en) * | 1999-05-07 | 2000-05-09 | Advanced Micro Devices, Inc. | Method for fabricating a polysilicon structure with reduced length that is beyond photolithography limitations |
| US7314690B2 (en) * | 2003-04-09 | 2008-01-01 | Hoya Corporation | Photomask producing method and photomask blank |
| US6849531B1 (en) * | 2003-11-21 | 2005-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phosphoric acid free process for polysilicon gate definition |
-
2005
- 2005-11-24 JP JP2005338991A patent/JP2007149768A/ja active Pending
-
2006
- 2006-11-21 US US11/602,180 patent/US7510980B2/en not_active Expired - Fee Related
- 2006-11-24 CN CN2008101818229A patent/CN101436529B/zh not_active Expired - Fee Related
- 2006-11-24 CN CNB2006101628348A patent/CN100527353C/zh not_active Expired - Fee Related
-
2009
- 2009-02-10 US US12/368,800 patent/US7851371B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263309A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | アモルファスカーボンを用いた半導体装置製造方法 |
| JP2000112114A (ja) * | 1998-10-08 | 2000-04-21 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2000227652A (ja) * | 1999-02-05 | 2000-08-15 | Nec Corp | 半導体装置の製造方法 |
| JP2002359352A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JP2003179064A (ja) * | 2001-12-10 | 2003-06-27 | Sony Corp | 配線パターンの形成方法 |
| WO2004012246A2 (en) * | 2002-07-31 | 2004-02-05 | Advanced Micro Devices, Inc. | Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication |
| JP2005535119A (ja) * | 2002-07-31 | 2005-11-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイス製造過程におけるパターンの変形とフォトマスクの汚染の抑制方法 |
| JP2004363390A (ja) * | 2003-06-05 | 2004-12-24 | Toshiba Corp | フォトマスクの補正方法、及び半導体装置の製造方法 |
| JP2008500727A (ja) * | 2004-05-25 | 2008-01-10 | フリースケール セミコンダクター インコーポレイテッド | 分離相補型マスクパターン転写方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081420A (ja) * | 2007-09-07 | 2009-04-16 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2010153872A (ja) * | 2008-12-24 | 2010-07-08 | Samsung Electronics Co Ltd | 半導体素子及び半導体素子のパターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090156014A1 (en) | 2009-06-18 |
| CN101436529A (zh) | 2009-05-20 |
| CN100527353C (zh) | 2009-08-12 |
| CN101436529B (zh) | 2011-04-13 |
| CN1971842A (zh) | 2007-05-30 |
| US20070117395A1 (en) | 2007-05-24 |
| US7510980B2 (en) | 2009-03-31 |
| US7851371B2 (en) | 2010-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101169164B1 (ko) | 반도체 소자의 형성 방법 | |
| US8524604B2 (en) | Method for forming fine pattern of semiconductor device | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| US8048764B2 (en) | Dual etch method of defining active area in semiconductor device | |
| JP3612525B2 (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| JP4237216B2 (ja) | 半導体装置の製造方法 | |
| JP2007027681A (ja) | 半導体素子の製造方法 | |
| US8404409B2 (en) | Method and structure for fabricating dark-periphery mask for the manufacture of semiconductor wafers | |
| JP3585039B2 (ja) | ホール形成方法 | |
| JP2728078B2 (ja) | 半導体装置の製造方法 | |
| US6686129B2 (en) | Partial photoresist etching | |
| JP2007180475A (ja) | 非晶質カーボンを利用する半導体素子の製造方法 | |
| US7387869B2 (en) | Method of forming pattern for semiconductor device | |
| KR100281275B1 (ko) | 반도체 소자의 다결정 실리콘 배선 제조방법 | |
| JP4108662B2 (ja) | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク | |
| KR100607755B1 (ko) | 반도체 소자의 플로팅 게이트 형성 방법 | |
| KR100989481B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100489350B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR20060076498A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20070058747A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JP3607022B2 (ja) | 半導体装置の製造方法 | |
| US7781344B2 (en) | Method for manufacturing a semiconductor device by selective etching | |
| JP2005033224A5 (ja) | ||
| KR20080060549A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |