JPH07263309A - アモルファスカーボンを用いた半導体装置製造方法 - Google Patents
アモルファスカーボンを用いた半導体装置製造方法Info
- Publication number
- JPH07263309A JPH07263309A JP6049548A JP4954894A JPH07263309A JP H07263309 A JPH07263309 A JP H07263309A JP 6049548 A JP6049548 A JP 6049548A JP 4954894 A JP4954894 A JP 4954894A JP H07263309 A JPH07263309 A JP H07263309A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- etching
- manufacturing
- amorphous carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 反射率の高い基板上に寸法のばらつきが少な
く高精度に微細パターンを形成することができる露光技
術を提供する。 【構成】 光を反射する表面上に複素屈折率の虚数部の
絶対値が０．２以下である透明膜を形成する工程と、前
記透明膜の表面上に複素屈折率の虚数部の絶対値が０．
３以上の反射防止膜を形成する工程と、前記反射防止膜
の表面上にフォトレジスト膜を塗布し、所定の領域を露
光して該フォトレジスト膜をパターニングする工程とを
含む半導体装置の製造方法であって、前記フォトレジス
ト膜に入射する入射光と、前記反射防止膜、前記透明膜
及び前記光を反射する表面から反射した反射光とが重な
り合って前記フォトレジスト膜内に発生する光強度分布
の平均値をＩave 、光強度分布の振幅をＩδとしたと
き、定在波の大きさＩsw＝Ｉδ／Ｉave が０．２以下に
なるように前記反射防止膜及び前記透明膜の膜厚を設定
する。
く高精度に微細パターンを形成することができる露光技
術を提供する。 【構成】 光を反射する表面上に複素屈折率の虚数部の
絶対値が０．２以下である透明膜を形成する工程と、前
記透明膜の表面上に複素屈折率の虚数部の絶対値が０．
３以上の反射防止膜を形成する工程と、前記反射防止膜
の表面上にフォトレジスト膜を塗布し、所定の領域を露
光して該フォトレジスト膜をパターニングする工程とを
含む半導体装置の製造方法であって、前記フォトレジス
ト膜に入射する入射光と、前記反射防止膜、前記透明膜
及び前記光を反射する表面から反射した反射光とが重な
り合って前記フォトレジスト膜内に発生する光強度分布
の平均値をＩave 、光強度分布の振幅をＩδとしたと
き、定在波の大きさＩsw＝Ｉδ／Ｉave が０．２以下に
なるように前記反射防止膜及び前記透明膜の膜厚を設定
する。
Description
【０００１】
【産業上の利用分野】本発明は、アモルファスカーボン
（ａ−Ｃ：Ｈ）を用いた半導体装置の製造方法に関し、
特に、フォトレジスト膜の露光時の反射防止膜としてａ
−Ｃ：Ｈを使用する半導体装置の製造方法に関する。
（ａ−Ｃ：Ｈ）を用いた半導体装置の製造方法に関し、
特に、フォトレジスト膜の露光時の反射防止膜としてａ
−Ｃ：Ｈを使用する半導体装置の製造方法に関する。
【０００２】ここで、ａ−Ｃ：Ｈとは、炭素と水素を含
む炭化水素系化合物をいい、炭素の結晶構造に近いもの
から有機物に近いものまでを含む。
む炭化水素系化合物をいい、炭素の結晶構造に近いもの
から有機物に近いものまでを含む。
【０００３】
【従来の技術】フォトレジスト露光時の反射防止膜とし
て、Ａｌ表面上にカーボンを１０００Å程度蒸着する方
法が特開昭６０−２３５４２６に開示されている。カー
ボンを蒸着することにより、パターンのくびれを抑える
ことができる旨教示されている。
て、Ａｌ表面上にカーボンを１０００Å程度蒸着する方
法が特開昭６０−２３５４２６に開示されている。カー
ボンを蒸着することにより、パターンのくびれを抑える
ことができる旨教示されている。
【０００４】しかしながら、どのようなカーボン膜を形
成すればフォトリソグラフィにおける反射防止効果が保
証されるかは判明していない。反射防止膜としてカーボ
ン膜を使用すると、カーボン膜をエッチングする技術が
重要になるが、半導体プロセス上十分な加工精度を有す
るエッチング技術は未だ開発されていない。
成すればフォトリソグラフィにおける反射防止効果が保
証されるかは判明していない。反射防止膜としてカーボ
ン膜を使用すると、カーボン膜をエッチングする技術が
重要になるが、半導体プロセス上十分な加工精度を有す
るエッチング技術は未だ開発されていない。
【０００５】例えば、酸素ガスにより室温で反応性イオ
ンエッチングを行う方法、ＳｉＯ2膜のエッチング装置
を使用し、エッチングガスとしてＣＦ4 ／ＣＨＦ3 ／Ａ
ｒを用いて室温でエッチングを行う方法、Ａｌのエッチ
ング装置を使用し、エッチングガスとしてＣｌ2 ／ＢＣ
ｌ3 を用いて室温でエッチングを行う方法、またはＷの
エッチング装置を使用し、エッチングガスとしてＳＦ6
／Ｎ2 を用いて室温でエッチングする方法等が考えられ
るが、上記方法では十分なエッチング速度、及びレジス
ト膜に対する十分な選択比が得られない。
ンエッチングを行う方法、ＳｉＯ2膜のエッチング装置
を使用し、エッチングガスとしてＣＦ4 ／ＣＨＦ3 ／Ａ
ｒを用いて室温でエッチングを行う方法、Ａｌのエッチ
ング装置を使用し、エッチングガスとしてＣｌ2 ／ＢＣ
ｌ3 を用いて室温でエッチングを行う方法、またはＷの
エッチング装置を使用し、エッチングガスとしてＳＦ6
／Ｎ2 を用いて室温でエッチングする方法等が考えられ
るが、上記方法では十分なエッチング速度、及びレジス
ト膜に対する十分な選択比が得られない。
【０００６】また、カーボン膜を剥離する場合において
も、Ｏ2 またはＯ2 ／ＣＦ4 等のエッチングガスを用い
てマイクロ波によりプラズマを発生させ酸素ラジカルに
より剥離を行うダウンフロー型、またはＯ2 等のエッチ
ングガスを用いて高周波プラズマを発生させ酸素ラジカ
ルにより剥離を行うバレル型等の方法が考えられるが、
十分な剥離を行うことは困難である。
も、Ｏ2 またはＯ2 ／ＣＦ4 等のエッチングガスを用い
てマイクロ波によりプラズマを発生させ酸素ラジカルに
より剥離を行うダウンフロー型、またはＯ2 等のエッチ
ングガスを用いて高周波プラズマを発生させ酸素ラジカ
ルにより剥離を行うバレル型等の方法が考えられるが、
十分な剥離を行うことは困難である。
【０００７】カーボン膜上にレジスト膜を塗布し、露光
現像する場合、所望のレジストパターンが得られないこ
とがある。このような場合、レジスト膜を再度作成（リ
メイク）することになる。反射防止用カーボン膜とその
上のレジスト膜を共に剥離、リメイクすればよいが工程
は複雑化する。下のカーボン膜の反射防止効果を損なわ
ず、レジスト膜のみを剥離する技術は確立していない。
現像する場合、所望のレジストパターンが得られないこ
とがある。このような場合、レジスト膜を再度作成（リ
メイク）することになる。反射防止用カーボン膜とその
上のレジスト膜を共に剥離、リメイクすればよいが工程
は複雑化する。下のカーボン膜の反射防止効果を損なわ
ず、レジスト膜のみを剥離する技術は確立していない。
【０００８】
【発明が解決しようとする課題】反射率の高い基板上に
微細パターン特に１μｍ以下のパターンを形成する場
合、基板上にカーボンを蒸着するだけでは十分な効果が
得られない。これは、主に、反射防止膜を透過した露光
光が反射率の高い基板表面で反射した反射光の影響のた
めと考えられる。なお、反射防止膜表面からの反射を完
全に防止することはできないため、反射防止膜表面から
の反射光の影響もあると考えられる。
微細パターン特に１μｍ以下のパターンを形成する場
合、基板上にカーボンを蒸着するだけでは十分な効果が
得られない。これは、主に、反射防止膜を透過した露光
光が反射率の高い基板表面で反射した反射光の影響のた
めと考えられる。なお、反射防止膜表面からの反射を完
全に防止することはできないため、反射防止膜表面から
の反射光の影響もあると考えられる。
【０００９】このため、段差を有する基板上に形成され
たレジストパターンの線幅が下地の形状によって変化す
る場合がある。また、カーボン膜の結合エネルギは、非
常に高いため、従来の方法ではエッチング速度が遅く、
かつレジストとのエッチング選択比が低い。このため、
反射防止膜としてカーボン膜を用いるとレジスト膜を厚
くする必要が生じ、却って露光精度が悪化することもあ
る。
たレジストパターンの線幅が下地の形状によって変化す
る場合がある。また、カーボン膜の結合エネルギは、非
常に高いため、従来の方法ではエッチング速度が遅く、
かつレジストとのエッチング選択比が低い。このため、
反射防止膜としてカーボン膜を用いるとレジスト膜を厚
くする必要が生じ、却って露光精度が悪化することもあ
る。
【００１０】また、カーボン膜を完全に剥離することも
困難である。例えば、カーボン膜を完全に剥離できずＷ
配線と層間絶縁膜との間にカーボン膜が残った場合に
は、Ｗ配線とカーボン膜間、及びカーボン膜と層間絶縁
膜間の密着性が悪くなる。また、コンタクトホール形成
時にカーボン膜が残ると、良好な電気的接続が得られな
くなる。
困難である。例えば、カーボン膜を完全に剥離できずＷ
配線と層間絶縁膜との間にカーボン膜が残った場合に
は、Ｗ配線とカーボン膜間、及びカーボン膜と層間絶縁
膜間の密着性が悪くなる。また、コンタクトホール形成
時にカーボン膜が残ると、良好な電気的接続が得られな
くなる。
【００１１】本発明の目的は、反射率の高い基板上に寸
法のばらつきが少なく高精度に微細パターンを形成する
ことができる露光技術を提供することである。本発明の
他の目的は、カーボン膜をレジスト膜に対して選択性良
くエッチングする技術、及びほぼ完全に剥離する技術を
提供することである。
法のばらつきが少なく高精度に微細パターンを形成する
ことができる露光技術を提供することである。本発明の
他の目的は、カーボン膜をレジスト膜に対して選択性良
くエッチングする技術、及びほぼ完全に剥離する技術を
提供することである。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、光を反射する表面上に複素屈折率の虚数部の
絶対値が０．２以下である透明膜を形成する工程と、前
記透明膜の表面上に複素屈折率の虚数部の絶対値が０．
３以上の反射防止膜を形成する工程と、前記反射防止膜
の表面上にフォトレジスト膜を塗布し、所定の領域を露
光して該フォトレジスト膜をパターニングする工程とを
含む半導体装置の製造方法であって、前記フォトレジス
ト膜に入射する入射光と、前記反射防止膜、前記透明膜
及び前記光を反射する表面から反射した反射光とが重な
り合って前記フォトレジスト膜内に発生する光強度分布
の平均値をＩave 、光強度分布の振幅をＩδとしたと
き、定在波の大きさＩsw＝Ｉδ／Ｉave が０．２以下に
なるように前記反射防止膜及び前記透明膜の膜厚を設定
する。
造方法は、光を反射する表面上に複素屈折率の虚数部の
絶対値が０．２以下である透明膜を形成する工程と、前
記透明膜の表面上に複素屈折率の虚数部の絶対値が０．
３以上の反射防止膜を形成する工程と、前記反射防止膜
の表面上にフォトレジスト膜を塗布し、所定の領域を露
光して該フォトレジスト膜をパターニングする工程とを
含む半導体装置の製造方法であって、前記フォトレジス
ト膜に入射する入射光と、前記反射防止膜、前記透明膜
及び前記光を反射する表面から反射した反射光とが重な
り合って前記フォトレジスト膜内に発生する光強度分布
の平均値をＩave 、光強度分布の振幅をＩδとしたと
き、定在波の大きさＩsw＝Ｉδ／Ｉave が０．２以下に
なるように前記反射防止膜及び前記透明膜の膜厚を設定
する。
【００１３】本発明の他の半導体装置の製造方法は、表
面の少なくとも一部にアモルファスカーボン膜が露出し
た基板を準備する準備工程と、還元性フッ化物ガス、ハ
ロゲンガス及び酸素を含むガスからなる群のうち少なく
とも一つのガスを使用し、前記基板を７０℃〜４５０℃
に加熱する工程と、前記アモルファスカーボン膜をドラ
イエッチングで除去するアモルファスカーボン膜除去工
程とを含む。
面の少なくとも一部にアモルファスカーボン膜が露出し
た基板を準備する準備工程と、還元性フッ化物ガス、ハ
ロゲンガス及び酸素を含むガスからなる群のうち少なく
とも一つのガスを使用し、前記基板を７０℃〜４５０℃
に加熱する工程と、前記アモルファスカーボン膜をドラ
イエッチングで除去するアモルファスカーボン膜除去工
程とを含む。
【００１４】
【作用】光を反射する表面上に、透明膜と反射防止膜を
この順番で積層し、それぞれの膜厚を適当に選択するこ
とにより、光を反射する表面、透明膜表面及び反射防止
膜表面からの反射光を小さくすることができる。これに
より、反射防止膜表面に形成されたレジスト膜内の入射
光と反射光の重ね合わせにより生ずる定在波の成分を極
小にすることができる。
この順番で積層し、それぞれの膜厚を適当に選択するこ
とにより、光を反射する表面、透明膜表面及び反射防止
膜表面からの反射光を小さくすることができる。これに
より、反射防止膜表面に形成されたレジスト膜内の入射
光と反射光の重ね合わせにより生ずる定在波の成分を極
小にすることができる。
【００１５】レジスト膜内の定在波の成分を極小にする
ことにより、ハレーションを防止し、微細パターンを高
精度に形成することができる。還元性フッ化物ガス、ハ
ロゲンガスまたは酸素を含むガスを用い、基板を７０℃
〜４５０℃に加熱することにより、ａ−Ｃ：Ｈ膜を効率
よくエッチングすることができる。
ことにより、ハレーションを防止し、微細パターンを高
精度に形成することができる。還元性フッ化物ガス、ハ
ロゲンガスまたは酸素を含むガスを用い、基板を７０℃
〜４５０℃に加熱することにより、ａ−Ｃ：Ｈ膜を効率
よくエッチングすることができる。
【００１６】
【実施例】図１を参照して、本発明の実施例の原理につ
いて説明する。図１は、レジスト膜内の光の強度を示
す。反射率の高い高反射基板１の上に、透明膜２、ａ−
Ｃ：Ｈ膜３、レジスト膜４がこの順番に形成されてい
る。レジスト膜４の表面から光が入射するとａ−Ｃ：Ｈ
膜３、透明膜２、高反射基板１の表面で光が反射し、レ
ジスト膜４内で入射光と反射光が重なり合う。通常、入
射光と反射光の振幅は異なるため、レジスト膜４内の光
の強度が完全に０になる点は無く、図１１に示すように
半波長の周期で最大と最小が繰り返される。
いて説明する。図１は、レジスト膜内の光の強度を示
す。反射率の高い高反射基板１の上に、透明膜２、ａ−
Ｃ：Ｈ膜３、レジスト膜４がこの順番に形成されてい
る。レジスト膜４の表面から光が入射するとａ−Ｃ：Ｈ
膜３、透明膜２、高反射基板１の表面で光が反射し、レ
ジスト膜４内で入射光と反射光が重なり合う。通常、入
射光と反射光の振幅は異なるため、レジスト膜４内の光
の強度が完全に０になる点は無く、図１１に示すように
半波長の周期で最大と最小が繰り返される。
【００１７】光の強度が場所の関数として周期的に変化
することは、レジスト膜内に定在波が形成されているこ
とを示している。この光の強度の平均をＩave 、強度変
化の振幅をＩδとしたとき、レジスト膜４内の定在波の
大きさＩswを平均光強度で規格化して、 Ｉsw＝Ｉδ／Ｉave と定義する。例えば、入射光と反射光との振幅が等しけ
ればレジスト膜４内には完全な定在波が発生するため、
Ｉδ＝Ｉave となり、定在波の大きさＩswは１となる。
また、入射光のみで反射波がなければＩδ＝０となるた
め、定在波の大きさＩswは０となる。すなわち、下地か
らの反射が小さければ定在波の大きさＩswは小さくな
る。
することは、レジスト膜内に定在波が形成されているこ
とを示している。この光の強度の平均をＩave 、強度変
化の振幅をＩδとしたとき、レジスト膜４内の定在波の
大きさＩswを平均光強度で規格化して、 Ｉsw＝Ｉδ／Ｉave と定義する。例えば、入射光と反射光との振幅が等しけ
ればレジスト膜４内には完全な定在波が発生するため、
Ｉδ＝Ｉave となり、定在波の大きさＩswは１となる。
また、入射光のみで反射波がなければＩδ＝０となるた
め、定在波の大きさＩswは０となる。すなわち、下地か
らの反射が小さければ定在波の大きさＩswは小さくな
る。
【００１８】定在波の大きさＩswが小さくなれば反射光
強度従ってハレーションの大きさも小さくなり、より微
細なパターンを高精度に露光することができる。図２
は、透明膜の、膜厚と反射防止膜の膜厚に対する定在波
の大きさＩswの変化を示す。横軸は透明膜の膜厚を単位
Åで表し、縦軸はａ−Ｃ：Ｈ膜の膜厚を単位Åで表す。
各曲線に対応して示した数字は定在波の大きさＩswを示
す。なお、図は、露光波長が３６５ｎｍであって、高反
射基板１として複素屈折率が２．９４−２．６６ｉの下
地ＷＳｉ層、透明膜２として屈折率が１．４８の高温酸
化膜（ＨＴＯ膜）、ａ−Ｃ：Ｈ膜３の複素屈折率を１．
５８−０．７５２ｉ、レジスト膜４の複素屈折率を１．
６５−０．０２ｉとしたときのシミュレーション結果を
示す。ここで、ｉは虚数単位を表す。
強度従ってハレーションの大きさも小さくなり、より微
細なパターンを高精度に露光することができる。図２
は、透明膜の、膜厚と反射防止膜の膜厚に対する定在波
の大きさＩswの変化を示す。横軸は透明膜の膜厚を単位
Åで表し、縦軸はａ−Ｃ：Ｈ膜の膜厚を単位Åで表す。
各曲線に対応して示した数字は定在波の大きさＩswを示
す。なお、図は、露光波長が３６５ｎｍであって、高反
射基板１として複素屈折率が２．９４−２．６６ｉの下
地ＷＳｉ層、透明膜２として屈折率が１．４８の高温酸
化膜（ＨＴＯ膜）、ａ−Ｃ：Ｈ膜３の複素屈折率を１．
５８−０．７５２ｉ、レジスト膜４の複素屈折率を１．
６５−０．０２ｉとしたときのシミュレーション結果を
示す。ここで、ｉは虚数単位を表す。
【００１９】図２から、透明膜が約４００Å、ａ−Ｃ：
Ｈ膜が約３００Åのとき定在波の大きさが極小となるこ
とがわかる。図３は、ａ−Ｃ：Ｈ膜の膜厚を３００Åに
固定し、透明膜の膜厚を変化させたとき、及び透明膜の
膜厚を４００Åに固定し、ａ−Ｃ：Ｈ膜の膜厚を変化さ
せたときの定在波の大きさを示す。横軸はａ−Ｃ：Ｈ膜
または透明膜の膜厚を単位Åで表し、縦軸は定在波の大
きさＩswを表す。図中の○は、ａ−Ｃ：Ｈ膜の厚さを３
００Åに固定した場合の透明膜の膜厚に対応する定在波
の大きさ、●は透明膜の膜厚を４００Åに固定した場合
のａ−Ｃ：Ｈ膜の膜厚に対する定在波の大きさを示す。
ａ−Ｃ：Ｈ膜の厚さが３００Å、透明膜の厚さが４００
Åのとき定在波の大きさＩswが０．０５となり、最小と
なることがわかる。
Ｈ膜が約３００Åのとき定在波の大きさが極小となるこ
とがわかる。図３は、ａ−Ｃ：Ｈ膜の膜厚を３００Åに
固定し、透明膜の膜厚を変化させたとき、及び透明膜の
膜厚を４００Åに固定し、ａ−Ｃ：Ｈ膜の膜厚を変化さ
せたときの定在波の大きさを示す。横軸はａ−Ｃ：Ｈ膜
または透明膜の膜厚を単位Åで表し、縦軸は定在波の大
きさＩswを表す。図中の○は、ａ−Ｃ：Ｈ膜の厚さを３
００Åに固定した場合の透明膜の膜厚に対応する定在波
の大きさ、●は透明膜の膜厚を４００Åに固定した場合
のａ−Ｃ：Ｈ膜の膜厚に対する定在波の大きさを示す。
ａ−Ｃ：Ｈ膜の厚さが３００Å、透明膜の厚さが４００
Åのとき定在波の大きさＩswが０．０５となり、最小と
なることがわかる。
【００２０】線幅０．３μｍのパターンを形成する場合
には、寸法のばらつきを線幅の１０％すなわち０．０３
μｍ以内に抑えることが好ましい。このためには、定在
波の大きさを０．２以下にすることが望まれる。定在波
の大きさを０．２以下にするためには、ａ−Ｃ：Ｈ膜の
厚さが３００Åのとき透明膜の厚さを２５０〜５５０Å
とすればよい。また、透明膜の厚さが４００Åのときａ
−Ｃ：Ｈ膜の厚さを２１０〜４５０Åとすればよい。さ
らに好ましくは、ａ−Ｃ：Ｈ膜の膜厚及び透明膜の膜厚
がそれぞれ３００Å、４００Åの±２０％以内、すなわ
ち、定在波の大きさの極小値を与える膜厚から±２０％
以内の膜厚とすればよい。
には、寸法のばらつきを線幅の１０％すなわち０．０３
μｍ以内に抑えることが好ましい。このためには、定在
波の大きさを０．２以下にすることが望まれる。定在波
の大きさを０．２以下にするためには、ａ−Ｃ：Ｈ膜の
厚さが３００Åのとき透明膜の厚さを２５０〜５５０Å
とすればよい。また、透明膜の厚さが４００Åのときａ
−Ｃ：Ｈ膜の厚さを２１０〜４５０Åとすればよい。さ
らに好ましくは、ａ−Ｃ：Ｈ膜の膜厚及び透明膜の膜厚
がそれぞれ３００Å、４００Åの±２０％以内、すなわ
ち、定在波の大きさの極小値を与える膜厚から±２０％
以内の膜厚とすればよい。
【００２１】上記シミュレーションでは、透明膜の複素
屈折率の虚数部（消衰係数）が０である場合を考えた
が、消衰係数が０．２以下の膜であれば実質的に透明膜
と考えることができる。また、反射防止膜として消衰係
数が０．７５２のａ−Ｃ：Ｈ膜を考えたが、消衰係数が
０．３以上の膜であれば反射防止膜として使用すること
ができる。
屈折率の虚数部（消衰係数）が０である場合を考えた
が、消衰係数が０．２以下の膜であれば実質的に透明膜
と考えることができる。また、反射防止膜として消衰係
数が０．７５２のａ−Ｃ：Ｈ膜を考えたが、消衰係数が
０．３以上の膜であれば反射防止膜として使用すること
ができる。
【００２２】次に、上記考察に基づいた実施例について
説明する。高反射基板として複素屈折率２．９４−２．
６６ｉのＷＳｉ表面の基板、反射防止膜として複素屈折
率１．５８−０．７５ｉ、厚さ３００Åのａ−Ｃ：Ｈ
膜、レジスト膜として複素屈折率１．６５−０．０２
ｉ、厚さ０．７６μｍのノボラック系レジスト膜を使用
したサンプルについてレジスト膜のパターニングを行っ
た。比較のため、透明膜の厚さが１０００Åのサンプル
についてもパターニングを行った。
説明する。高反射基板として複素屈折率２．９４−２．
６６ｉのＷＳｉ表面の基板、反射防止膜として複素屈折
率１．５８−０．７５ｉ、厚さ３００Åのａ−Ｃ：Ｈ
膜、レジスト膜として複素屈折率１．６５−０．０２
ｉ、厚さ０．７６μｍのノボラック系レジスト膜を使用
したサンプルについてレジスト膜のパターニングを行っ
た。比較のため、透明膜の厚さが１０００Åのサンプル
についてもパターニングを行った。
【００２３】図４（Ａ）、（Ｂ）は、それぞれ透明膜の
厚さを１０００Åとした場合、及びａ−Ｃ：Ｈ膜の厚さ
を３００Å、透明膜の厚さを４００Åとし最適化した場
合のレジスト膜パターニング後の基板表面のＳＥＭ写真
のスケッチを示す。
厚さを１０００Åとした場合、及びａ−Ｃ：Ｈ膜の厚さ
を３００Å、透明膜の厚さを４００Åとし最適化した場
合のレジスト膜パターニング後の基板表面のＳＥＭ写真
のスケッチを示す。
【００２４】図４（Ａ）、（Ｂ）に示すように透明膜１
０の上に、斜面１２ａまたは１２ｂ、上面１１ａまたは
１１ｂが現れた直線状のレジストパターンが図の縦方向
に形成されている。なお、図の横方向には、基板表面に
段差が形成されている。
０の上に、斜面１２ａまたは１２ｂ、上面１１ａまたは
１１ｂが現れた直線状のレジストパターンが図の縦方向
に形成されている。なお、図の横方向には、基板表面に
段差が形成されている。
【００２５】図４（Ａ）では、上面１１ａの形状に示さ
れるように基板表面の段差部分で線幅が太くなったり細
くなったりしている。また、ａ−Ｃ：Ｈ膜及び透明膜の
厚さを最適化した図４（Ｂ）では、基板表面の段差に関
係なく線幅はほぼ一定である。
れるように基板表面の段差部分で線幅が太くなったり細
くなったりしている。また、ａ−Ｃ：Ｈ膜及び透明膜の
厚さを最適化した図４（Ｂ）では、基板表面の段差に関
係なく線幅はほぼ一定である。
【００２６】図２、図３では露光波長が３６５ｎｍのｉ
線の場合について示したが、露光波長が異なれば最適な
膜厚も異なる。例えば、露光波長が２４８ｎｍの場合に
は、同様のシミュレーションより、アモルファスカーボ
ン膜の厚さが２００〜５００Å、ＳｉＯ2 膜の厚さが５
０〜３００Åもしくは７００〜１１００Åである場合
に、定在波の大きさを小さくできることが導出される。
線の場合について示したが、露光波長が異なれば最適な
膜厚も異なる。例えば、露光波長が２４８ｎｍの場合に
は、同様のシミュレーションより、アモルファスカーボ
ン膜の厚さが２００〜５００Å、ＳｉＯ2 膜の厚さが５
０〜３００Åもしくは７００〜１１００Åである場合
に、定在波の大きさを小さくできることが導出される。
【００２７】このように、ａ−Ｃ：Ｈ膜と透明膜の膜厚
を最適に選ぶことにより、下地基板の段差に無関係に微
細パターンの線幅をほぼ一定に形成することができる。
なお、上記実施例では、反射防止膜としてａ−Ｃ：Ｈ
膜、透明膜としてＳｉＯ 2 膜を使用した場合について説
明したが、その他の材料を使用してもよい。例えば、反
射防止膜としてＨを含まないまたはわずかしか含まない
カーボン膜を使用してもよい。また、透明膜として屈折
率が１．４８〜２．０のＰＳＧ、ＢＳＧ、ＢＰＳＧ等の
ＳｉＯ2 を主成分とする無機ガラス、屈折率が約２のＳ
ｉＮ膜等を使用してもよい。この場合には、各材料の複
素屈折率に応じて最適の膜厚とすればよい。
を最適に選ぶことにより、下地基板の段差に無関係に微
細パターンの線幅をほぼ一定に形成することができる。
なお、上記実施例では、反射防止膜としてａ−Ｃ：Ｈ
膜、透明膜としてＳｉＯ 2 膜を使用した場合について説
明したが、その他の材料を使用してもよい。例えば、反
射防止膜としてＨを含まないまたはわずかしか含まない
カーボン膜を使用してもよい。また、透明膜として屈折
率が１．４８〜２．０のＰＳＧ、ＢＳＧ、ＢＰＳＧ等の
ＳｉＯ2 を主成分とする無機ガラス、屈折率が約２のＳ
ｉＮ膜等を使用してもよい。この場合には、各材料の複
素屈折率に応じて最適の膜厚とすればよい。
【００２８】次に、カーボン膜あるいはａ−Ｃ：Ｈ膜を
エッチングする技術について説明する。図５は、スパッ
タリングにより作成したカーボン膜とレジスト膜とをマ
イクロ波プラズマのダウンフローにより剥離する場合の
温度に対するアッシング速度の関係を示す。横軸は温度
の逆数を単位１０００／Ｋで表し、縦軸はアッシング速
度を単位Å／ｍｉｎで表す。図の実線ａはスパッタカー
ボン膜のアッシング速度、実線ｂはレジスト膜のアッシ
ング速度を示す。
エッチングする技術について説明する。図５は、スパッ
タリングにより作成したカーボン膜とレジスト膜とをマ
イクロ波プラズマのダウンフローにより剥離する場合の
温度に対するアッシング速度の関係を示す。横軸は温度
の逆数を単位１０００／Ｋで表し、縦軸はアッシング速
度を単位Å／ｍｉｎで表す。図の実線ａはスパッタカー
ボン膜のアッシング速度、実線ｂはレジスト膜のアッシ
ング速度を示す。
【００２９】ここで、レジスト膜は、ｉ線用レジスト
（ＺＩＲ−９１００）を使用した。また、アッシング
は、アッシングガスとしてＯ2 を１０００ｓｃｃｍ流
し、圧力１．０Ｔｏｒｒ、マイクロ波電力１．０ｋＷの
条件で行った。
（ＺＩＲ−９１００）を使用した。また、アッシング
は、アッシングガスとしてＯ2 を１０００ｓｃｃｍ流
し、圧力１．０Ｔｏｒｒ、マイクロ波電力１．０ｋＷの
条件で行った。
【００３０】グラフから、カーボン膜を有為な速度で剥
離するためには、７０℃程度以上とする必要があること
がわかる。また、半導体プロセスとして１００Å／ｍｉ
ｎさらにスループット向上を考えると５００Å／ｍｉｎ
程度のアッシング速度が好ましいことを考慮すると、基
板温度は約１５０℃以上、さらに好ましくは２００℃以
上であることが望ましい。また、４５０℃以上では、反
射防止膜としてのカーボンが膜として存在しなくなるた
め、基板温度は４５０℃以下とする必要がある。
離するためには、７０℃程度以上とする必要があること
がわかる。また、半導体プロセスとして１００Å／ｍｉ
ｎさらにスループット向上を考えると５００Å／ｍｉｎ
程度のアッシング速度が好ましいことを考慮すると、基
板温度は約１５０℃以上、さらに好ましくは２００℃以
上であることが望ましい。また、４５０℃以上では、反
射防止膜としてのカーボンが膜として存在しなくなるた
め、基板温度は４５０℃以下とする必要がある。
【００３１】なお、Ａｌ配線を用いた場合には、アッシ
ングは、例えばＯ2 ガスを１０００ｓｃｃｍ、ＣＦ4 ガ
スを６０ｓｃｃｍ流し、圧力１．０Ｔｏｒｒ、マイクロ
波電力１．０ｋＷで行う必要がある。この場合、まず３
０℃程度の低温でレジスト膜を剥離し、その後基板を加
熱してカーボン膜を剥離することが好ましい。最初から
基板を加熱するとサイドウォールフェンスが残るためで
ある。なお、３０℃程度ではカーボン膜は剥離できな
い。
ングは、例えばＯ2 ガスを１０００ｓｃｃｍ、ＣＦ4 ガ
スを６０ｓｃｃｍ流し、圧力１．０Ｔｏｒｒ、マイクロ
波電力１．０ｋＷで行う必要がある。この場合、まず３
０℃程度の低温でレジスト膜を剥離し、その後基板を加
熱してカーボン膜を剥離することが好ましい。最初から
基板を加熱するとサイドウォールフェンスが残るためで
ある。なお、３０℃程度ではカーボン膜は剥離できな
い。
【００３２】図５では、Ｏ2 ガスを用いマイクロ波プラ
ズマのダウンフローによりカーボン膜を剥離する場合に
ついて示したが、ＲＩＥ、電子サイクロトロン共鳴エッ
チング（ＥＣＲ）等でカーボン膜を除去する場合にも基
板を加熱することによりエッチング速度を増加すること
ができる。
ズマのダウンフローによりカーボン膜を剥離する場合に
ついて示したが、ＲＩＥ、電子サイクロトロン共鳴エッ
チング（ＥＣＲ）等でカーボン膜を除去する場合にも基
板を加熱することによりエッチング速度を増加すること
ができる。
【００３３】例えば、エッチングガスとしてＯ2 ガスを
１５０ｓｃｃｍ流し、圧力０．２Ｔｏｒｒ、高周波電力
１５０Ｗの条件でＲＩＥによりエッチングしてもよい。
または、エッチングガスとしてＣＦ4 ／ＣＨＦ3 をそれ
ぞれ５０ｓｃｃｍずつ流し、圧力０．０５Ｔｏｒｒ、高
周波電力３５０Ｗの条件でＲＩＥによりエッチングして
もよい。この条件では、カーボン膜の下にＳｉＯ2 膜が
ある場合に、ＳｉＯ2膜も同時にエッチングすることが
できる。
１５０ｓｃｃｍ流し、圧力０．２Ｔｏｒｒ、高周波電力
１５０Ｗの条件でＲＩＥによりエッチングしてもよい。
または、エッチングガスとしてＣＦ4 ／ＣＨＦ3 をそれ
ぞれ５０ｓｃｃｍずつ流し、圧力０．０５Ｔｏｒｒ、高
周波電力３５０Ｗの条件でＲＩＥによりエッチングして
もよい。この条件では、カーボン膜の下にＳｉＯ2 膜が
ある場合に、ＳｉＯ2膜も同時にエッチングすることが
できる。
【００３４】または、エッチングガスとしてＳＦ6 ／Ｎ
2 をそれぞれ４０ｓｃｃｍ／４０ｓｃｃｍ流し、圧力
０．０５Ｔｏｒｒ、高周波電力３５０Ｗの条件でＲＩＥ
によりエッチングしてもよい。この条件では、カーボン
膜の下にブランケットタングステン膜（Ｂ−Ｗ膜）があ
る場合に、Ｂ−Ｗ膜も同時にエッチングすることができ
る。これらの条件においても、基板温度を７０℃〜４５
０℃とすることが好ましい。
2 をそれぞれ４０ｓｃｃｍ／４０ｓｃｃｍ流し、圧力
０．０５Ｔｏｒｒ、高周波電力３５０Ｗの条件でＲＩＥ
によりエッチングしてもよい。この条件では、カーボン
膜の下にブランケットタングステン膜（Ｂ−Ｗ膜）があ
る場合に、Ｂ−Ｗ膜も同時にエッチングすることができ
る。これらの条件においても、基板温度を７０℃〜４５
０℃とすることが好ましい。
【００３５】なお、エッチングガスとして、上記以外の
ＮＦ3 等のフッ素化合物ガス、Ｂｒ 2 、Ｉ2 等のハロゲ
ンガス、ＣＯ、ＣＯ2 等の酸素を含むガス、あるいはこ
れらの混合ガスを用いてもよい。
ＮＦ3 等のフッ素化合物ガス、Ｂｒ 2 、Ｉ2 等のハロゲ
ンガス、ＣＯ、ＣＯ2 等の酸素を含むガス、あるいはこ
れらの混合ガスを用いてもよい。
【００３６】また、エッチングガスとしてＣｌ2 ／ＢＣ
ｌ3 をそれぞれ４０ｓｃｃｍ／６０ｓｃｃｍ流し、圧力
４．０ｍＴｏｒｒ、マイクロ波電力８００Ｗ、高周波電
力１５０Ｗの条件でＥＣＲによりカーボン膜をエッチン
グしてもよい。なお、この場合は、基板温度を１００℃
〜４５０℃とすることが好ましい。この条件でエッチン
グすることにより、カーボン膜の下にＡｌ膜がある場合
に、Ａｌ膜も同時にエッチングすることができる。
ｌ3 をそれぞれ４０ｓｃｃｍ／６０ｓｃｃｍ流し、圧力
４．０ｍＴｏｒｒ、マイクロ波電力８００Ｗ、高周波電
力１５０Ｗの条件でＥＣＲによりカーボン膜をエッチン
グしてもよい。なお、この場合は、基板温度を１００℃
〜４５０℃とすることが好ましい。この条件でエッチン
グすることにより、カーボン膜の下にＡｌ膜がある場合
に、Ａｌ膜も同時にエッチングすることができる。
【００３７】次に、反射防止膜として使用したａ−Ｃ：
Ｈ膜をエッチングマスクとしても使用することにより、
ＲＩＥ時のレジスト膜側面からのイオンの反射による基
板表面の局所的ダメージを防止する方法について説明す
る。
Ｈ膜をエッチングマスクとしても使用することにより、
ＲＩＥ時のレジスト膜側面からのイオンの反射による基
板表面の局所的ダメージを防止する方法について説明す
る。
【００３８】まず、従来の問題点について、図６、図７
を参照して説明する。図６（Ａ）に示すように、シリコ
ン基板２０の表面にフィールド酸化膜２１が形成され活
性領域が画定されている。シリコン基板２０表面の活性
領域には、ゲート絶縁膜２２が形成されている。ゲート
絶縁膜２２及びフィールド酸化膜２１の上には、アモル
ファスＳｉ、ポリシリコン、シリサイド等の導電性膜２
３、２４が形成されている。導電性膜２４の上には、Ｓ
ｉＯ2 膜等の絶縁膜２５が形成されている。
を参照して説明する。図６（Ａ）に示すように、シリコ
ン基板２０の表面にフィールド酸化膜２１が形成され活
性領域が画定されている。シリコン基板２０表面の活性
領域には、ゲート絶縁膜２２が形成されている。ゲート
絶縁膜２２及びフィールド酸化膜２１の上には、アモル
ファスＳｉ、ポリシリコン、シリサイド等の導電性膜２
３、２４が形成されている。導電性膜２４の上には、Ｓ
ｉＯ2 膜等の絶縁膜２５が形成されている。
【００３９】絶縁膜２５の上に、フォトレジスト膜２６
が塗布され、その上にＳＯＧ等の絶縁膜２７が塗布され
ている。絶縁膜２７の上には、ゲート電極を形成すべき
領域にレジストパターン２８が形成されている。
が塗布され、その上にＳＯＧ等の絶縁膜２７が塗布され
ている。絶縁膜２７の上には、ゲート電極を形成すべき
領域にレジストパターン２８が形成されている。
【００４０】図６（Ｂ）に示すように、レジストパター
ン２８をマスクとして、絶縁膜２７を選択的にドライエ
ッチングする。エッチング後、レジストパターン２８を
除去する。
ン２８をマスクとして、絶縁膜２７を選択的にドライエ
ッチングする。エッチング後、レジストパターン２８を
除去する。
【００４１】図６（Ｃ）に示すように、絶縁膜２７をマ
スクとしてレジスト膜２６を選択的にドライエッチング
する。図７（Ａ）に示すように、レジスト膜２６をマス
クとして絶縁膜２５を選択的にドライエッチングする。
このとき、レジスト膜２６上の絶縁膜２７も同時に除去
される。
スクとしてレジスト膜２６を選択的にドライエッチング
する。図７（Ａ）に示すように、レジスト膜２６をマス
クとして絶縁膜２５を選択的にドライエッチングする。
このとき、レジスト膜２６上の絶縁膜２７も同時に除去
される。
【００４２】図７（Ｂ）に示すように、レジスト膜２６
をマスクとして導電膜２３、２４をドライエッチング
し、ゲート電極を形成する。このとき、図６（Ｃ）の工
程でレジスト膜２６をエッチングする際の寸法のばらつ
きが大きいと、ゲート長の精度が不安定になる。
をマスクとして導電膜２３、２４をドライエッチング
し、ゲート電極を形成する。このとき、図６（Ｃ）の工
程でレジスト膜２６をエッチングする際の寸法のばらつ
きが大きいと、ゲート長の精度が不安定になる。
【００４３】一方、図７（Ｂ）の矢印で示すように、レ
ジスト膜２６の側面でイオンが反射され、ゲート電極近
傍の基板表面に衝突する。この反射されたイオンによ
り、ゲート電極近傍の基板表面が局所的にエッチングさ
れる。ゲート電極近傍の過度のエッチングを抑制するた
めにゲート絶縁膜露出後直ちにエッチングを停止する
と、フィールド酸化膜２１の端面に導電性膜の領域２３
ａが残る。この導電性膜の領域２３ａが残ると、半導体
素子間、またはソース／ドレイン間のリーク電流の原因
になる。
ジスト膜２６の側面でイオンが反射され、ゲート電極近
傍の基板表面に衝突する。この反射されたイオンによ
り、ゲート電極近傍の基板表面が局所的にエッチングさ
れる。ゲート電極近傍の過度のエッチングを抑制するた
めにゲート絶縁膜露出後直ちにエッチングを停止する
と、フィールド酸化膜２１の端面に導電性膜の領域２３
ａが残る。この導電性膜の領域２３ａが残ると、半導体
素子間、またはソース／ドレイン間のリーク電流の原因
になる。
【００４４】図７（Ｃ）に示すように、導電性膜の領域
２３ａを完全に除去しようとすると、ゲート電極近傍が
過度にエッチングされ、溝２９が形成される。図７
（Ｄ）に示すように、ゲート電極部分をマスクとしてイ
オン注入を行い、ソース領域３０及びドレイン領域３１
を形成する。なお、ゲート電極部分にサイドウォールを
形成して再度イオン注入を行い、ＬＤＤ構造としてもよ
い。次に、層間絶縁膜３２を形成し、ソース領域３０及
びドレイン領域３１の部分にコンタクトホールを形成
し、ソース電極３３、ドレイン電極３４を形成する。
２３ａを完全に除去しようとすると、ゲート電極近傍が
過度にエッチングされ、溝２９が形成される。図７
（Ｄ）に示すように、ゲート電極部分をマスクとしてイ
オン注入を行い、ソース領域３０及びドレイン領域３１
を形成する。なお、ゲート電極部分にサイドウォールを
形成して再度イオン注入を行い、ＬＤＤ構造としてもよ
い。次に、層間絶縁膜３２を形成し、ソース領域３０及
びドレイン領域３１の部分にコンタクトホールを形成
し、ソース電極３３、ドレイン電極３４を形成する。
【００４５】図７（Ｄ）のＭＯＳＦＥＴでは、ソース領
域３０とドレイン領域３１のゲート電極近傍に溝２９が
形成されているため、ドレイン電流が流れない。このよ
うに、レジスト膜２６の側面からのイオンの反射が原因
となり、素子不良が発生する。
域３０とドレイン領域３１のゲート電極近傍に溝２９が
形成されているため、ドレイン電流が流れない。このよ
うに、レジスト膜２６の側面からのイオンの反射が原因
となり、素子不良が発生する。
【００４６】次に、図８、図９を参照して本発明の実施
例について説明する。図８（Ａ）に示すように、シリコ
ン基板４０の表面にフィールド酸化膜４１が形成され活
性領域が画定されている。シリコン基板４０表面の活性
領域には、ゲート絶縁膜４２が形成されている。ゲート
絶縁膜４２及びフィールド酸化膜４１の上には、アモル
ファスＳｉからなる導電性膜４３、ＷＳｉからなる導電
性膜４４が積層して形成されている。導電性膜４４の上
には、ＳｉＯ2 膜等の絶縁膜４５が形成されている。
例について説明する。図８（Ａ）に示すように、シリコ
ン基板４０の表面にフィールド酸化膜４１が形成され活
性領域が画定されている。シリコン基板４０表面の活性
領域には、ゲート絶縁膜４２が形成されている。ゲート
絶縁膜４２及びフィールド酸化膜４１の上には、アモル
ファスＳｉからなる導電性膜４３、ＷＳｉからなる導電
性膜４４が積層して形成されている。導電性膜４４の上
には、ＳｉＯ2 膜等の絶縁膜４５が形成されている。
【００４７】絶縁膜４５の上に、ａ−Ｃ：Ｈ膜４６が形
成されている。ａ−Ｃ：Ｈ膜４６の上には、ゲート電極
を形成すべき領域にレジストパターン４７が形成されて
いる。
成されている。ａ−Ｃ：Ｈ膜４６の上には、ゲート電極
を形成すべき領域にレジストパターン４７が形成されて
いる。
【００４８】図８（Ｂ）に示すように、レジストパター
ン４８をマスクとして、ａ−Ｃ：Ｈ膜４６、絶縁膜４５
を選択的にドライエッチングする。エッチング条件はＣ
Ｆ4／ＣＨＦ3 ／Ａｒガスの流量がそれぞれ６０／１０
／４００ｓｃｃｍ、圧力５００ｍＴｏｒｒ、入力電力５
００Ｗである。
ン４８をマスクとして、ａ−Ｃ：Ｈ膜４６、絶縁膜４５
を選択的にドライエッチングする。エッチング条件はＣ
Ｆ4／ＣＨＦ3 ／Ａｒガスの流量がそれぞれ６０／１０
／４００ｓｃｃｍ、圧力５００ｍＴｏｒｒ、入力電力５
００Ｗである。
【００４９】図８（Ｃ）に示すように、さらにレジスト
パターン４７をマスクとして、塩素系ガスを用いて導電
性膜４４を選択的にドライエッチングする。このとき、
時間制御等により導電性膜４３の表面でエッチングを停
止する。
パターン４７をマスクとして、塩素系ガスを用いて導電
性膜４４を選択的にドライエッチングする。このとき、
時間制御等により導電性膜４３の表面でエッチングを停
止する。
【００５０】図９（Ａ）に示すように、ａ−Ｃ：Ｈ膜４
６上のレジストパターン４７を除去する。図９（Ｂ）に
示すように、ａ−Ｃ：Ｈ膜４６をマスクとして導電性膜
４３をドライエッチングし、ゲート電極を形成する。こ
のとき、エッチングの入力高周波電力を下げエッチング
速度を下げると共に、ゲート絶縁膜４２と導電性膜４３
の選択性を上げてエッチングを行う。エッチング後、ａ
−Ｃ：Ｈ膜４６を除去する。
６上のレジストパターン４７を除去する。図９（Ｂ）に
示すように、ａ−Ｃ：Ｈ膜４６をマスクとして導電性膜
４３をドライエッチングし、ゲート電極を形成する。こ
のとき、エッチングの入力高周波電力を下げエッチング
速度を下げると共に、ゲート絶縁膜４２と導電性膜４３
の選択性を上げてエッチングを行う。エッチング後、ａ
−Ｃ：Ｈ膜４６を除去する。
【００５１】図９（Ｃ）に示すように、ゲート電極部分
をマスクとしてイオン注入を行い、ソース領域４９及び
ドレイン領域５０を形成する。なお、ゲート電極部分に
サイドウォールを形成して再度イオン注入を行い、ＬＤ
Ｄ構造としてもよい。次に、層間絶縁膜４８を形成し、
ソース領域４９及びドレイン領域５０部分にコンタクト
ホールを設け、ソース電極５１、ドレイン電極５２を形
成する。
をマスクとしてイオン注入を行い、ソース領域４９及び
ドレイン領域５０を形成する。なお、ゲート電極部分に
サイドウォールを形成して再度イオン注入を行い、ＬＤ
Ｄ構造としてもよい。次に、層間絶縁膜４８を形成し、
ソース領域４９及びドレイン領域５０部分にコンタクト
ホールを設け、ソース電極５１、ドレイン電極５２を形
成する。
【００５２】本実施例によると、図９（Ｂ）の工程で、
レジスト膜をマスクとして使用しないため、レジスト膜
の側面からのイオンの反射がない。このため、基板表面
のゲート電極近傍が過度にエッチングされることを防止
できる。また、ゲート電極近傍の局所的なダメージがな
いため、フィールド酸化膜４１端面の導電性膜４３も完
全に除去することができる。
レジスト膜をマスクとして使用しないため、レジスト膜
の側面からのイオンの反射がない。このため、基板表面
のゲート電極近傍が過度にエッチングされることを防止
できる。また、ゲート電極近傍の局所的なダメージがな
いため、フィールド酸化膜４１端面の導電性膜４３も完
全に除去することができる。
【００５３】集積回路の微細化が進んだ今日の半導体プ
ロセスにおいては、フォトリソグラフィ時の重ね合わせ
の精度が非常に厳しくなっている。重ね合わせの精度が
基準値以下の場合には、レジストパターンを剥離して再
度パターニングする。レジストに化学増幅型ネガレジス
トを使用する場合は、通常、レジストの剥離に酸素プラ
ズマアッシングを用いる。
ロセスにおいては、フォトリソグラフィ時の重ね合わせ
の精度が非常に厳しくなっている。重ね合わせの精度が
基準値以下の場合には、レジストパターンを剥離して再
度パターニングする。レジストに化学増幅型ネガレジス
トを使用する場合は、通常、レジストの剥離に酸素プラ
ズマアッシングを用いる。
【００５４】しかし、ａ−Ｃ：Ｈ膜上の化学増幅型ネガ
レジストをこの方法で剥離すると、少なくとも一部のａ
−Ｃ：Ｈ膜も同時に剥離されてしまう。ａ−Ｃ：Ｈ膜に
痕跡が残ると、ａ−Ｃ：Ｈ膜を堆積する工程からやり直
さなければならず手戻りが大きい。このため、ａ−Ｃ：
Ｈ膜を剥離せず、化学増幅型ネガレジストのみを剥離す
る方法が望まれている。
レジストをこの方法で剥離すると、少なくとも一部のａ
−Ｃ：Ｈ膜も同時に剥離されてしまう。ａ−Ｃ：Ｈ膜に
痕跡が残ると、ａ−Ｃ：Ｈ膜を堆積する工程からやり直
さなければならず手戻りが大きい。このため、ａ−Ｃ：
Ｈ膜を剥離せず、化学増幅型ネガレジストのみを剥離す
る方法が望まれている。
【００５５】以下に、ａ−Ｃ：Ｈ膜上の化学増幅型ネガ
レジストを剥離する実施例について説明する。 ａ−Ｃ：Ｈ膜上に化学増幅型ネガレジストを形成し、コ
ンク硫酸と１．３重量％の過酸化水素水溶液の混合液を
使用して化学増幅型ネガレジストを除去した。このエッ
チャントによるａ−Ｃ：Ｈ膜のエッチング速度は、１．
５Å／ｍｉｎ程度で実質的に無視できる値であった。一
方、化学増幅型ネガレジストは１〜３分程度で全て剥離
することができた。
レジストを剥離する実施例について説明する。 ａ−Ｃ：Ｈ膜上に化学増幅型ネガレジストを形成し、コ
ンク硫酸と１．３重量％の過酸化水素水溶液の混合液を
使用して化学増幅型ネガレジストを除去した。このエッ
チャントによるａ−Ｃ：Ｈ膜のエッチング速度は、１．
５Å／ｍｉｎ程度で実質的に無視できる値であった。一
方、化学増幅型ネガレジストは１〜３分程度で全て剥離
することができた。
【００５６】ａ−Ｃ：Ｈ膜が露出した部分は、１〜３分
間エッチャントに晒されるが、この時間にエッチングさ
れる膜厚は約１．５〜４．５Å程度である。通常ａ−
Ｃ：Ｈ膜を反射防止膜として使用する場合、その膜厚は
約２００Å以上である。従って、４．５Åエッチングさ
れたとしても全体の膜厚の２％程度であり、反射防止膜
としての機能に支障はない。
間エッチャントに晒されるが、この時間にエッチングさ
れる膜厚は約１．５〜４．５Å程度である。通常ａ−
Ｃ：Ｈ膜を反射防止膜として使用する場合、その膜厚は
約２００Å以上である。従って、４．５Åエッチングさ
れたとしても全体の膜厚の２％程度であり、反射防止膜
としての機能に支障はない。
【００５７】なお、エッチャントとしては、コンク硫酸
のみを使用してもよい。また、１．３重量％の過酸化水
素水溶液の割合が２０％以下であれば同様の効果を得る
ことができる。また、エッチャントとして水酸化アンモ
ニウム、ヒドラジン系化合物、テトラメチルアンモニウ
ムハイドロオキサイド等のアルカリ溶液を使用してもよ
い。
のみを使用してもよい。また、１．３重量％の過酸化水
素水溶液の割合が２０％以下であれば同様の効果を得る
ことができる。また、エッチャントとして水酸化アンモ
ニウム、ヒドラジン系化合物、テトラメチルアンモニウ
ムハイドロオキサイド等のアルカリ溶液を使用してもよ
い。
【００５８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００５９】
【発明の効果】以上説明したように、本発明によれば、
適切な厚さの反射防止膜と透明膜の積層構造を使用する
ことにより、反射率の高い表面上に高精度にレジストパ
ターンを形成することができる。また、反射防止膜とし
てａ−Ｃ：Ｈ膜を使用した場合でも、ａ−Ｃ：Ｈ膜を高
精度に選択的に除去でき、かつ完全に剥離することがで
きる。このため、コンタクトホールを介して歩留りよく
配線を引き出すことが可能になる。
適切な厚さの反射防止膜と透明膜の積層構造を使用する
ことにより、反射率の高い表面上に高精度にレジストパ
ターンを形成することができる。また、反射防止膜とし
てａ−Ｃ：Ｈ膜を使用した場合でも、ａ−Ｃ：Ｈ膜を高
精度に選択的に除去でき、かつ完全に剥離することがで
きる。このため、コンタクトホールを介して歩留りよく
配線を引き出すことが可能になる。
【図１】レジスト膜内の光の強度を説明するための基板
の断面図である。
の断面図である。
【図２】レジスト膜内の定在波の大きさを示すグラフで
ある。
ある。
【図３】レジスト膜内の定在波の大きさを示すグラフで
ある。
ある。
【図４】基板表面に形成されたレジストパターンを示す
ための基板表面のＳＥＭ写真をスケッチした基板平面図
である。
ための基板表面のＳＥＭ写真をスケッチした基板平面図
である。
【図５】ａ−Ｃ：Ｈ膜のアッシング速度を示すグラフで
ある。
ある。
【図６】従来例によるＭＯＳＦＥＴの製造方法を説明す
るための基板の断面図である。
るための基板の断面図である。
【図７】従来例によるＭＯＳＦＥＴの製造方法を説明す
るための基板の断面図である。
るための基板の断面図である。
【図８】本発明の実施例によるＭＯＳＦＥＴの製造方法
を説明するための基板の断面図である。
を説明するための基板の断面図である。
【図９】本発明の実施例によるＭＯＳＦＥＴの製造方法
を説明するための基板の断面図である。
を説明するための基板の断面図である。
１ 高反射基板 ２ 透明膜 ３ ａ−Ｃ：Ｈ膜 ４ レジスト膜 １０ 透明膜 １１ａ、１１ｂ レジストパターンの上面 １２ａ、１２ｂ レジストパターンの斜面 ２０、４０ シリコン基板 ２１、４１ フィールド酸化膜 ２２、４２ ゲート絶縁膜 ２３、２４、４３、４４ 導電性膜 ２５、２７、４５ 絶縁膜 ２６ レジスト膜 ２８、４７ レジストパターン ２９ 溝 ３０、４９ ソース領域 ３１、５０ ドレイン領域 ３２、４８ 層間絶縁膜 ３３、５１ ソース電極 ３４、５２ ドレイン電極 ４６ ａ−Ｃ：Ｈ膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 浩一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小林 正治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大島 正志 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (22)
- 【請求項１】 光を反射する表面上に複素屈折率の虚数
部の絶対値が０．２以下である透明膜を形成する工程
と、 前記透明膜の表面上に複素屈折率の虚数部の絶対値が
０．３以上の反射防止膜を形成する工程と、 前記反射防止膜の表面上にフォトレジスト膜を塗布し、
所定の領域を露光して該フォトレジスト膜をパターニン
グする工程とを含む半導体装置の製造方法であって、 前記フォトレジスト膜に入射する入射光と、前記反射防
止膜、前記透明膜及び前記光を反射する表面から反射し
た反射光とが重なり合って前記フォトレジスト膜内に発
生する光強度分布の平均値をＩave 、光強度分布の振幅
をＩδとしたとき、定在波の大きさＩsw＝Ｉδ／Ｉave
が０．２以下になるように前記反射防止膜及び前記透明
膜の膜厚を設定する半導体装置の製造方法。 - 【請求項２】 前記反射防止膜の膜厚を、その膜厚を変
化させたときに前記定在波の大きさＩswが極小値となる
ような膜厚を中心として±２０％の範囲内に設定する請
求項１記載の半導体装置の製造方法。 - 【請求項３】 前記透明膜の膜厚を、その膜厚を変化さ
せたときに前記定在波の大きさＩswが極小値となるよう
な膜厚を中心として±２０％の範囲内に設定する請求項
１または２記載の半導体装置の製造方法。 - 【請求項４】 前記フォトレジスト膜に入射する入射光
は、波長が約３６５ｎｍのｉ線であり、前記反射防止膜
は、厚さ２１０Å〜４５０Åのアモルファスカーボン膜
であり、前記透明膜は、厚さ２５０Å〜５５０ÅのＳｉ
Ｏ2 膜であり、前記光を反射する表面はＷＳｉ表面であ
る請求項１記載の半導体装置の製造方法。 - 【請求項５】 前記フォトレジスト膜に入射する入射光
は、波長が２２８〜２６８ｎｍであり、前記反射防止膜
は、厚さ２００Å〜５００Åのアモルファスカーボン膜
であり、前記透明膜は、厚さ５０Å〜３００Åもしくは
７００Å〜１１００ÅのＳｉＯ2 膜であり、前記光を反
射する表面はＷＳｉ表面である請求項１記載の半導体装
置の製造方法。 - 【請求項６】 前記反射防止膜は、カーボン、または炭
素と水素を主成分とする炭化水素化合物であり、 前記透明膜は、酸化シリコン膜、窒化シリコン膜あるい
は無機ガラスである請求項１〜４のいずれかに記載の半
導体装置の製造方法。 - 【請求項７】 表面の少なくとも一部にアモルファスカ
ーボン膜が露出した基板を準備する準備工程と、 還元性フッ化物ガス、ハロゲンガス及び酸素を含むガス
からなる群のうち少なくとも一つのガスを使用し、前記
基板を７０℃〜４５０℃に加熱する工程と、 前記アモルファスカーボン膜をドライエッチングで除去
するアモルファスカーボン膜除去工程とを含む半導体装
置の製造方法。 - 【請求項８】 前記還元性フッ化物ガスは、ＳＦ6 また
はＮＦ3 である請求項７記載の半導体装置の製造方法。 - 【請求項９】 前記ハロゲンガスは、Ｃｌ2 、Ｂｒ2 ま
たはＩ2 である請求項７記載の半導体装置の製造方法。 - 【請求項１０】 前記酸素を含むガスは、Ｏ2 、ＣＯま
たはＣＯ2 である請求項７記載の半導体装置の製造方
法。 - 【請求項１１】 前記アモルファスカーボン膜除去工程
は、電子サイクロトロン共鳴エッチングによりエッチン
グする請求項７記載の半導体装置の製造方法。 - 【請求項１２】 前記アモルファスカーボン膜除去工程
は、反応性イオンエッチングによりエッチングする請求
項７記載の半導体装置の製造方法。 - 【請求項１３】 前記アモルファスカーボン膜除去工程
は、マイクロ波プラズマのダウンフローによりアッシン
グする請求項７記載の半導体装置の製造方法。 - 【請求項１４】 前記アモルファスカーボン膜除去工程
は、高周波プラズマによりアッシングする請求項７記載
の半導体装置の製造方法。 - 【請求項１５】 前記準備工程は、前記基板上にスパッ
タまたは化学気相成長（ＣＶＤ）によりアモルファスカ
ーボン膜を堆積する工程を含む請求項７〜１４のいずれ
かに記載の半導体装置の製造方法。 - 【請求項１６】 パターニングすべき膜が形成された基
板の上にアモルファスカーボン膜を形成する工程と、 前記アモルファスカーボン膜の表面上に所定の領域にパ
ターニングされたレジストパターンを形成する工程と、 前記レジストパターンをマスクとして、少なくとも前記
アモルファスカーボン膜を選択的にエッチングする第１
エッチング工程と、 前記レジストパターンを除去する工程と、 前記アモルファスカーボン膜をマスクとして、前記パタ
ーニングすべき膜の少なくとも下層部分を選択的にエッ
チングする第２エッチング工程とを含む半導体装置の製
造方法。 - 【請求項１７】 前記第１エッチング工程は、前記エッ
チングすべき膜の少なくとも下層部分を残して一部上層
部分をエッチングする工程を含み、 前記第２エッチング工程は、前記第１エッチング工程と
異なるエッチング条件で、前記下層部分をエッチングす
る工程を含む請求項１６記載の半導体装置の製造方法。 - 【請求項１８】 前記エッチングすべき膜は、下層と、
該下層とエッチング特性の異なる上層を含んで構成され
ており、 前記第１エッチング工程は、前記上層をエッチングし、
前記下層をほとんどエッチングしないエッチング条件で
行い、 前記第２エッチング工程は、前記下層をエッチングする
エッチング条件で行う請求項１７記載の半導体装置の製
造方法。 - 【請求項１９】 アモルファスカーボン膜表面に形成さ
れた化学増幅型ネガレジストパターンを、アモルファス
カーボンを実質的にエッチングしない酸溶液を用いて該
化学増幅型ネガレジストパターンを剥離する工程を含む
半導体装置の製造方法。 - 【請求項２０】 前記酸溶液は、少なくとも硫酸を含む
請求項１９記載の半導体装置の製造方法。 - 【請求項２１】 前記酸溶液は、さらに過酸化水素を含
む請求項２０記載の半導体装置の製造方法。 - 【請求項２２】 アモルファスカーボン膜表面に形成さ
れた化学増幅型ネガレジストパターンを、アモルファス
カーボンを実質的にエッチングしないアルカリ溶液を用
いて該化学増幅型ネガレジストパターンを剥離する工程
を含む半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04954894A JP3441011B2 (ja) | 1994-03-18 | 1994-03-18 | アモルファスカーボンを用いた半導体装置製造方法 |
| KR1019950005266A KR100214173B1 (ko) | 1994-03-18 | 1995-03-14 | 반도체 장치의 제조방법 |
| US08/404,550 US5750316A (en) | 1994-03-18 | 1995-03-15 | Manufacture of semiconductor device using a-c anti-reflection coating |
| US09/466,830 US6420095B1 (en) | 1994-03-18 | 1999-12-20 | Manufacture of semiconductor device using A-C anti-reflection coating |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04954894A JP3441011B2 (ja) | 1994-03-18 | 1994-03-18 | アモルファスカーボンを用いた半導体装置製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002380946A Division JP2004031892A (ja) | 2002-12-27 | 2002-12-27 | アモルファスカーボンを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263309A true JPH07263309A (ja) | 1995-10-13 |
| JP3441011B2 JP3441011B2 (ja) | 2003-08-25 |
Family
ID=12834256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04954894A Expired - Lifetime JP3441011B2 (ja) | 1994-03-18 | 1994-03-18 | アモルファスカーボンを用いた半導体装置製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5750316A (ja) |
| JP (1) | JP3441011B2 (ja) |
| KR (1) | KR100214173B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253589B1 (ko) * | 1997-04-21 | 2000-06-01 | 김영환 | 반도체소자의 미세패턴 형성방법 |
| JP2007149768A (ja) * | 2005-11-24 | 2007-06-14 | Nec Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3887035B2 (ja) | 1995-12-28 | 2007-02-28 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH10261574A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6428894B1 (en) * | 1997-06-04 | 2002-08-06 | International Business Machines Corporation | Tunable and removable plasma deposited antireflective coatings |
| US5981398A (en) * | 1998-04-10 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask method for forming chlorine containing plasma etched layer |
| TW473459B (en) * | 1998-12-10 | 2002-01-21 | Ibm | Method for forming transparent conductive film using chemically amplified resist |
| DE19904390A1 (de) * | 1999-02-04 | 2000-08-10 | Abb Schweiz Ag | Verfahren zur Aufbringung einer DLC-Schicht |
| US6136679A (en) * | 1999-03-05 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Gate micro-patterning process |
| US6890448B2 (en) * | 1999-06-11 | 2005-05-10 | Shipley Company, L.L.C. | Antireflective hard mask compositions |
| JP2001147515A (ja) * | 1999-09-07 | 2001-05-29 | Ricoh Co Ltd | フォトマスク設計方法、フォトマスク設計装置、コンピュータ読取可能な記憶媒体、フォトマスク、フォトレジスト、感光性樹脂、基板、マイクロレンズ及び光学素子 |
| US6225215B1 (en) | 1999-09-24 | 2001-05-01 | Lsi Logic Corporation | Method for enhancing anti-reflective coatings used in photolithography of electronic devices |
| US6573030B1 (en) * | 2000-02-17 | 2003-06-03 | Applied Materials, Inc. | Method for depositing an amorphous carbon layer |
| US6527867B1 (en) * | 2000-05-30 | 2003-03-04 | Lsi Logic Corporation | Method for enhancing anti-reflective coatings used in photolithography of electronic devices |
| JP2002189304A (ja) * | 2000-12-19 | 2002-07-05 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| US6541397B1 (en) * | 2002-03-29 | 2003-04-01 | Applied Materials, Inc. | Removable amorphous carbon CMP stop |
| US6835663B2 (en) * | 2002-06-28 | 2004-12-28 | Infineon Technologies Ag | Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity |
| US6927178B2 (en) * | 2002-07-11 | 2005-08-09 | Applied Materials, Inc. | Nitrogen-free dielectric anti-reflective coating and hardmask |
| US7129180B2 (en) * | 2003-09-12 | 2006-10-31 | Micron Technology, Inc. | Masking structure having multiple layers including an amorphous carbon layer |
| US7132201B2 (en) * | 2003-09-12 | 2006-11-07 | Micron Technology, Inc. | Transparent amorphous carbon structure in semiconductor devices |
| EP1762895B1 (en) * | 2005-08-29 | 2016-02-24 | Rohm and Haas Electronic Materials, L.L.C. | Antireflective Hard Mask Compositions |
| US20080254233A1 (en) * | 2007-04-10 | 2008-10-16 | Kwangduk Douglas Lee | Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes |
| CN104843972B (zh) * | 2015-03-26 | 2018-04-27 | 苏州含光微纳科技有限公司 | 一种新型的用于光学透镜加工的模芯及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60235426A (ja) * | 1984-05-09 | 1985-11-22 | Seiko Instr & Electronics Ltd | 半導体集積回路装置の製造方法 |
| KR950011563B1 (ko) * | 1990-11-27 | 1995-10-06 | 가부시끼가이샤 도시바 | 반도체장치의 제조방법 |
| US5472829A (en) * | 1991-12-30 | 1995-12-05 | Sony Corporation | Method of forming a resist pattern by using an anti-reflective layer |
| JPH06342744A (ja) * | 1993-03-26 | 1994-12-13 | Fujitsu Ltd | ａ−Ｃによる反射防止 |
-
1994
- 1994-03-18 JP JP04954894A patent/JP3441011B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-14 KR KR1019950005266A patent/KR100214173B1/ko not_active IP Right Cessation
- 1995-03-15 US US08/404,550 patent/US5750316A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253589B1 (ko) * | 1997-04-21 | 2000-06-01 | 김영환 | 반도체소자의 미세패턴 형성방법 |
| JP2007149768A (ja) * | 2005-11-24 | 2007-06-14 | Nec Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5750316A (en) | 1998-05-12 |
| JP3441011B2 (ja) | 2003-08-25 |
| KR100214173B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3441011B2 (ja) | アモルファスカーボンを用いた半導体装置製造方法 | |
| US5750441A (en) | Mask having a tapered profile used during the formation of a semiconductor device | |
| US20060003268A1 (en) | Method of forming semiconductor patterns | |
| KR100272644B1 (ko) | 드라이에칭방법 | |
| US6258725B1 (en) | Method for forming metal line of semiconductor device by (TiA1)N anti-reflective coating layer | |
| KR20060056346A (ko) | 유기 ａｒｃ를 구비하는 반도체 장치 및 그것을 위한 방법 | |
| US5914277A (en) | Method for forming metallic wiring pattern | |
| US6420095B1 (en) | Manufacture of semiconductor device using A-C anti-reflection coating | |
| JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| JP2004031892A (ja) | アモルファスカーボンを用いた半導体装置の製造方法 | |
| JP3700231B2 (ja) | 接続孔の形成方法 | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| JP2006276869A (ja) | 半導体装置の製造方法 | |
| KR100326954B1 (ko) | 반도체기기 제조방법 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR20020056013A (ko) | 듀얼 다미센 형성방법 | |
| JP2000277494A (ja) | 有機系反射防止膜のエッチング方法および半導体装置の製造方法 | |
| JP3277652B2 (ja) | ドライエッチング方法 | |
| KR100472035B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3289480B2 (ja) | 半導体装置の製造方法 | |
| KR970006933B1 (ko) | 반도체 소자의 도전층 제조방법 | |
| KR100910865B1 (ko) | 반도체소자 제조방법 | |
| JP2006303496A (ja) | 半導体装置の製造方法 | |
| JPH0864580A (ja) | 半導体装置の製造方法 | |
| KR100205095B1 (ko) | 반도체 소자의 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030603 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |