KR100272644B1 - 드라이에칭방법 - Google Patents

드라이에칭방법 Download PDF

Info

Publication number
KR100272644B1
KR100272644B1 KR1019940022669A KR19940022669A KR100272644B1 KR 100272644 B1 KR100272644 B1 KR 100272644B1 KR 1019940022669 A KR1019940022669 A KR 1019940022669A KR 19940022669 A KR19940022669 A KR 19940022669A KR 100272644 B1 KR100272644 B1 KR 100272644B1
Authority
KR
South Korea
Prior art keywords
film
material layer
layer
conductive material
sidewall
Prior art date
Application number
KR1019940022669A
Other languages
English (en)
Other versions
KR950009963A (ko
Inventor
신고 가도무라
Original Assignee
이데이 노부유끼
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR950009963A publication Critical patent/KR950009963A/ko
Application granted granted Critical
Publication of KR100272644B1 publication Critical patent/KR100272644B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 도전재료층의 드라이에칭방법에 관한 것으로서, 본 발명의 드라이에칭방법은 도전재료층의 표면 위에 산소를 함유하는 반사방지막을 형성하고, 반사방지막 위에 패터닝 마스크층을 형성하고, 마스크층의 측벽면위에 측벽보호막을 형성하고, 측벽보호막이 그 위에 형성된 마스크층을 사용하여 도전재료층을 에칭하는 공정으로 이루어진다. 측벽보호막은 마스크층을 사용하여 반사방지막을 패터닝한 후에 형성한다. 반사방지막은 측벽보호막을 형성한 후에 패터닝하고, 다시 반사방지막의 측벽 위에 측벽보호막을 남긴다. 측벽보호막은 황계 화합물 또는 질화황계 화합물중 최소한 하나를 사용하여 형성한다. 반사방지막은 SiON계 재료로 구성된다. 도전재료층은 폴리사이드막, Al계 합금재료층, Cu계 합금재료층 또는 고융점금속층의 군으로부터 선택된 재료로 구성된다. 도전재료층은 그 표면에 절연막이 형성된 반도체기판 위에 형성한다. 도전재료층은 그 표면에 배리어메탈층이 형성된 절연막 위에 형성된다.

Description

드라이에칭방법
제1도는 종래의 W-폴리사이드 게이트전극가공에 있어서, 에칭전의 웨이퍼의 상태를 나타낸 모식적 단면도.
제2도는 제1도의 SiON 반사방지막과 W-폴리사이드막이 저스트에칭된 상태를 나타낸 모식적 단면도.
제3도는 제2도의 레지스트마스크가 오버에칭에 의해 후퇴한 상태를 나타낸 모식적 단면도.
제4도는 제3도의 게이트전극의 이방성 형상이 열화된 상태를 나타낸 모식적 단면도.
제5도는 본 발명을 적용한 W-폴리사이드 게이트전극가공에 있어서, 에칭전의 웨이퍼의 상태를 나타낸 모식적 단면도.
제6도는 제5도의 SiON 반사방지막을 에칭한 상태를 나타낸 모식적 단면도.
제7도는 제6도의 웨이퍼의 전체면을 퇴적물층으로 피복한 상태를 나타낸 모식적 단면도.
제8도는 제7도의 퇴적물층을 에치백하여 레지스트마스크의 측벽보호막을 형성한 상태를 나타낸 모식적 단면도.
제9도는 제8도의 W-폴리사이드막을 이방성에칭하여 게이트전극을 형성한 상태를 나타낸 모식적 단면도.
제10도는 본 발명을 적용한 다른 W-폴리사이드 게이트전극가공에 있어서, 제5도의 웨이퍼의 전체면을 퇴적물층으로 피복한 상태를 나타낸 모식적 단면도.
제11도는 제10도의 퇴적물층을 에치백하여 레지스트마스크의 측벽보호막을 형성한 상태를 나타낸 모식적 단면도.
제12도는 본 발명을 적용한 Al계 배선가공에 있어서, 에칭전의 웨이퍼의 상태를 나타낸 모식적 단면도.
제13도는 제12도의 SiON 반사방지막을 에칭한 상태를 나타낸 모식적 단면도.
제14도는 제13도의 레지스트마스크의 측벽면 위에 측벽보호막을 퇴적시킨 상태를 나타낸 모식적 단면도.
제15도는 제14도의 Al-1% Si층 및 배리어메탈을 이방성에칭하여 Al계 배선패턴을 형성한 상태를 나타낸 모식적 단면도.
* 도면의 주요부분에 대한 부호의 설명
5 : W-폴리사이드막 6,16 : SiON 보호방지막
7,17 : 레지스트마스크 8 : 퇴적물층(질화황계 화합물)
8a : 측벽보호막(질화황계 화합물) 14 : 배리어메탈
15 : Al-1% Si 층 18 : 측벽보호막(AlBrx)
본 발명은 반도체장치의 제조 등의 미세가공분야에 있어서 행해지는 드라이에칭방법에 관한 것이며, 특히 SiON계 반사방지막의 위에 형성되는 레지스트마스크의 후퇴를 방지하여 에칭이방성(異方性)을 향상시키는 방법에 관한 것이다.
반도체장치의 고집적화가 가속도적으로 진행함에 따라서, 회로패턴형성의 최소 가공치수도 급속히 축소되고 있다. 예를 들면, 현실정에서 양산라인으로 이행되고 있는 16M DRAM의 최소 가공치수는 0.5㎛(하프미크론)이지만, 차세대의 64M DRAM에서는 0.35㎛(서브하프미크론) 이하, 차차세대의 256M DRAM에서는 0.25㎛(쿼터미크론) 이하로 축소될 것으로 보여지고 있다.
이 미세화도(黴細化度)는 마스크패턴을 형성하는 포토리소그라피기술에 의존한다고 해도 과언은 아니다. 현행의 0.5㎛ 클라스의 가공에는 고압 수은램프의 g선(파장 436nm)이나 i선(파장 365nm) 등의 가시(可視)∼근자외(近紫外)광원이, 또 0.35㎛∼0.25㎛ 클라스에서는 KrF 엑시머레이저광(파장 248nm) 등의 원자외(遠紫外)광원이 사용된다. 특히, 선폭 0.4㎛ 이하의 미세한 마스크를 형성하는 포토리소그라피기술에 있어서는, 할레이션이나 정재파(定在波) 효과에 의한 콘트라스트나 해상도의 저하를 방지하기 위하여,바탕재료층으로부터의 반사광을 약화시키기 위한 반사방지막이 거의 필수로 된다.
반사방지막의 구성재료로서는, 종래부터 아몰퍼스 실리콘, TiN, TiON 등이 많이 사용되어 왔으나, 근년 SiON(산화질화실리콘)이 원자외 영역에 있어서 양호한 광학특성을 가지는 것을 나타내고, 엑시머레이저 리소그라피에의 SiON 응용이 기대되고 있다. 예를 들면, W(텅스텐)-폴리사이드막이나 Al(알루미늄)계 재료막을 반사율을 SiON 막으로 억제하여 미세 게이트가공을 행하도록 한 프로세스가 그 전형예로 된다.
그런데, 이러한 포토리소그라피에 의해 레지스트마스크의 패터닝이 종료한 후에는, 다음 공정의 에칭공정에 있어서 당연히 반사방지막도 에칭되게 된다.
여기서, 에칭 중, 특히 오버에칭시에 SiON으로부터 방출되는 산소에 의하여 바탕재료층의 이방성 형상이 열화될 우려가 있는 것이 명백해졌다. 이 문제에 대하여 제1도∼제4도를 참조하면서 설명한다.3
제1도는 에칭개시전의 웨이퍼의 상태를 나타낸 것이고, Si 기판(21) 위에 게이트 SiOx막(22)을 개재하여 W-폴리사이드막(25) 및 SiON 반사방지막(26)이 순차 적층되고, 또한 그 위에 소정의 형상으로 패터닝된 레지스트마스크(27)가 형성되어 있다. 여기서, 상기 W-폴리사이드막(25)은 하중측으로부터 차례로 불순물을 함유하는 폴리실리콘층(23)과 WSix(텅스텐실리사이드)층(24)이 순차 적층된 것이다.
이 W-폴리사이드막(25)을 Cl2/O2혼합가스를 사용하여 에칭하면, 에칭반응 생성물로서, SiClx, SClOx등이 생성됨으로써 에칭이 진행된다. 그 한쪽에서 패턴의 측벽면 위에는, 레지스트마스크의 포워드 스퍼터에 의하여 공급되는 분해생성물에 유래하는 카본계 폴리머가 퇴적되어, 측벽보호막(28)이 형성된다. 이 때의 웨이퍼온도가 충분히 낮으면, 에칭반응생성물중에서 비교적 증기압에 낮은 SiClx도 측벽보호막(28)의 구성성분으로 된다.
이 결과, 저스트에칭종료시에는 제2도에 나타낸 바와 같이, 이방성 형상을 가진 게이트전압(25a)이 형성된다. 그리고, 도면 중 에칭 후의 각 재료층은 원래의 부호에 첨자 a를 붙여 나타내고 있다.
그러나, 또한 계속하여 오버에칭을 행하면, 제3도에 나타낸 바와 같이 레지스트마스크(27)의 에지의 후퇴에 따라서, SiON 반사방지막(26a)의 끝면이 테이퍼화된 상태에서 노출되기 쉽게 된다. SiON은 원소조성비가 대략 그 Si:O:N-2:1:1이고, SiO2에 비하여 Si 리치이다. 따라서, SiON은 Cl계 플라스마에 대한 내성(耐性)이 약하고, 노출된 끝부가 에칭되면 용이하게 활성의 O*를 방출한다. 그러면 이 O*가 카본계의 측벽보호막(28)을 COx의 형으로 제거하여, 측벽보호 효과를 저하시킨다. 더욱이, 오버에칭시에는 에칭한 W-폴리사이드막(25)도 감소하고 있으므로, 에칭가스중의 O*는 상대적으로 과잉이다.
이 결과, 제4도에 나타낸 바와 같이, 언더컷이 생긴 게이트전극(25b )이 형성되어 버린다. 여기서, 언더컷이 생긴 각 재료층은 원래의 부호에 첨자 b를 붙여 나타내고 있다. 언더컷은 WSix층(24b)에 있어서 가장 현저하게 발생하고 있다. 이것은 SiON 반사방지막의 끝면으로부터 스퍼터아웃된 O*가 W 원자를 WClOx의 형으로 제거하기 위하여, WSix층(24a)의 에칭속도가 증대되어 버리기 때문이다.
이와 같이, 게이트전극의 이방성 형상이 열화되면, 배선저항이 설계치로부터 벗어나는 외에, LDD 구조달성용의 사이드월의 형성이 곤란해지는 등의 심각한 문제가 생긴다.
이러한 오버에칭시의 이방성 형상의 열화는 전술한 SiON 반사방지막에 한하지 않고, 산소를 용이하게 방출할 수 있는 다른 반사방지막을 사용한 경우에도, 또 W-폴리사이드막 위 뿐만 아니라 Al계 배선 등의 다른 도전재료층을 에칭의 대상으로 한 경우에도, 마찬가지로 일어날 수 있는 현상이다.
그래서, 본 발명은 산소를 함유하는 반사방지막에 적층된 도전재료층의 에칭에 있어서, 오버에칭시에도 이방성을 유지하는 방법을 제공하는 것을 목적으로 한다.
본 발명자는 전술한 목적을 달성하기 위하여 예를 검토를 행한 결과, 전술한 바와 같은 반사방지막의 끝면의 테이퍼화를 방지하는 데는, 먼저 레지스트마스크의 측벽면의 에칭내성을 강화하여 횡방향의 후퇴를 방지하는 것이 필요하다고 생각하였다. 또, 그 강화를 위한 수단으로서, 최소한 도전재료층의 에칭의 주요부분이 시작되기 이전의 단계에서, 레지스트마스크의 측벽면에 측벽보호막을 형성하는 것이 유효하다고 생각하여, 본 발명을 제안하기에 이르렀다.
즉, 본 발명의 드라이에칭방법은 도전재료층의 표면 위에 산소를 함유하는 반사방지막을 형성하고, 반사방지막 위에 패터닝 마스크층을 형성하고, 마스크층의 측벽면 위에 측벽보호막을 형성하고, 그 측벽보호막이 그 위에 형성된 마스크층을 사용하여 도전재료층을 에칭하는 공정으로 이루어진다.
측벽보호막은 마스크층을 사용하여 반사방지막을 패터닝한 후에 형성한다.
반사방지막은 측벽보호막을 형성한 후에 패터닝하고, 다시 반사방지막의 측벽 위에 측벽보호막을 남긴다.
측벽보호막은 황계 화합물 또는 질화황계 화합물 중 최소한 하나를 사용하여 형성한다.
반사방지막은 SiON계 재료로 구성된다.
도전재료층은 폴리사이드막, Al계 합금재료층, Cu계 합금재료층 또는 고융점금속층의 군으로부터 선택된 재료로 구성된다.
도전재료층은 그 표면에 절연막이 형성된 반도체기판 위에 형성한다.
도전재료층은 그 표면에 배리어메탈층이 형성된 절연막 위에 형성한다.
또한, 본 발명의 드라이에칭방법은 도전재료층의 표면 위에 산소를 함유하는 반사방지막을 형성하고, 반사방지막 위에 패터닝 마스크층을 형성하고, 마스크층을 사용하여 반사방지막을 패터닝하여 도전재료층의 끝면을 노출시키고, 도전재료층의 노출부와 플라스마와의 반응에 의해 생성된 퇴적성의 반응생성물을 사용하여 마스크 및 반사방지막의 측벽면 위에 측벽보호막을 형성하고, 측벽보호막이 그 위에 형성된 마스크층을 사용하여 도전재료층을 에칭하는 공정으로 이루어진다.
도전재료층은 폴리사이드막, Al계-합급재료층, Cu계 합금재료층 또는 고융점금속층의 군으로부터 선택된 재료로 구성된다.
반사방지막은 SiON계 재료로 구성된다.
도전재료층은 그 표면에 절연막이 형성된 반도체기판 위에 형성한다.
도전재료층은 그 표면에 배리어메탈층이 형성된 절연막 위에 형성한다.
본 발명에서는, 도전재료층의 에칭의 최소한 주요 부분이 시작하기 전에, 레지스트마스크의 측벽면 위에 측벽보호막이 형성되므로, 이 도전재료층의 에칭중에 레지스트마스크의 후퇴가 생기지 않게 된다. 이로써, 반사방지막은 끝면의 노출이 방지되므로, SiON과 같이 산소를 함유하는 반사방지막을 사용한 경우에도, 산소성 활성종(活性種)의 방출이 일어나지 않게 된다. 따라서, 도전재료층의 측벽면 위에 이미 형성된 측벽보호막이 오버에칭중에 제거되는 것도 없어져서, 양호한 이방성 형상을 유지할 수 있다.
특히, 반사방지막을 에칭한 후에 측벽보호막을 형성한 경우에는, 레지스트마스크의 측벽면과 함께 이 반사방지막의 패턴측벽면도 측벽보호막으로 보호되므로, 산소방출의 방지효과는 한층 커진다.
상기 측벽보호막을 황 또는 질화황계 화합물의 최소한 하나를 사용하여 형성한 경우에는, 파티클이 매우 적은 프로세스를 실현할 수 있다.
또, 상기 측벽보호막을 도전재료층에 유래하는 반응생성물을 사용하여 형성한 경우에는 에칭반응계에 관여하는 화학종(化學種)의 종류가 한정됨으로써, 제어, 해석, 메인테넌스가 용이하게 된다.
다음에, 본 발명의 구체적인 실시예에 대하여 설명한다.
[실시예 1]
본 실시예는 W-폴리사이드 게이트전극가공에 있어서, 먼저 그 표면의 SiON 반사방지막을 에칭한 후, 마스크층인 레지스트마스크의 측벽면에 (SN)x로 이루어지는 측벽보호막을 형성한 예이다. 이 프로세스에 대하여 제5도 내지 제9도를 참조하면서 설명한다.
제5도에 본 실시예에서 에칭샘플로서 사용한 웨이퍼의 구성을 나타낸다. 여기서는, Si 기판(1) 위에 두께 약 10nm의 게이트산화막(2)을 개재하여 W-폴리사이드막(5) 및 SiON 반사방지막(6)이 순차 적층되고, 다시 그 위에 소정의 형상으로 패터닝된 레지스트마스크(7)가 형성되어 있다.
여기서, 상기 W-폴리사이드막(5)은 하층측으로부터 차례로 불순물을 함유하는 두께 약 100nm의 폴리실리콘층(3)과 두께 약 100nm의 WSix층(4)이 순차 적층된 것이다. 또, 상기 SiON 반사방지막(6)은 플라스마 CVD 법에 의해 두께의 30nm으로 퇴적되어 있다. 또한, 상기 레지스트마스크(7)는 포지티브형 화학 증폭레지스트재료(시플레이(Shipley) 사제:상품명 XP 8843)와 KrF 엑시머레이저 스태퍼(stepper)를 사용하여, 두께 약 1㎛, 약 0.25㎛로 형성되어 있다.
이 웨이퍼를 SiO2가공용의 RF 바이어스인가형 유자장(有磁場)마이크로파 플라스마에칭장치에 세트하고, 일예로서 하기의 조건으로 SiON 반사방지막(6)을 에칭하였다.
이 에칭공정에서는, 제6도에 나타낸 바와 같이 SiON 반사방지막(6a)이 얻어졌다. 이 에칭은 CFx +의 이온어시스트기구에 의거하여 진행하지만, SiON의 O 함량이 SiO2에 비해 적으므로, 상기 플루우로카본계 가스에 유래하는 탄소계폴리머가 퇴적하기 쉽다. 따라서, 에칭속도는 동일 조건에 의한 SiO2의 에칭속도의 3분의 1 정도였다.
다음에, 상기 웨이퍼를 다른 유자장마이크로파 플라스마에칭장치에 세트하고, 일예로서 하기의 조건으로 방전을 행하였다.
이 방전에 의해, 제7도에 나타낸 바와 같이, 웨이퍼의 전체면이 질화황계 화합물로 이루어지는 퇴적물층(8)으로 피복하였다. 그리고, 이 퇴적물층(8)은 폴리티아질(SN)x을 주요 구성성분으로 하는 것이다.
다음에, 일예로서 하기의 조건으로 상기 퇴적물층(8)을 에칭하였다.
이 에치백에 의해, 상기 퇴적물층(8)은 제8도에 나타낸 바와 같이 레지스트마스크(7)와 SiON 반사방지막(6a)의 측벽면 위에만 남아, 측벽보호막(8a)으로 되었다.
다음에, 상기 웨이퍼를 게이트가공용의 다른 유자장마이크로파 플라스마에칭장치에 세트하고, W-폴리사이드막(5)의 에칭을 행하였다. 이 에칭은 WSix층(4)과 폴리실리콘층(3)의 에칭시에 각각 최적의 에칭조건을 적용하는 2단계 프로세스에 의해 행하였다.
각 에칭조건의 일예를 다음에 나타낸다.
[WSix층(4)의 에칭조건]
이 공저에서는, WSix층(4)이 WClOx, SiClx등의 형으로 신속히 제거되었다.
[폴리실리콘층(3)의 에칭조건]
이 공정에서는, Br계 에천트를 사용하여, 저바이어스조건을 채용함으로써, 게이트산화막(2)에 대하여 고선택비를 달성할 수 있었다. 약 50%의 오버에칭도 이 조건으로 행하였다.
상기 W-폴리사이드막(5)의 2단계 에칭 중 및 오버에칭중에는, 레지스트마스크(7)는 그 측벽면이 보호되고 있으므로, 횡방향의 후퇴를 일으키지 않는다. 따라서, SiON 반사방지막(6a)의 끝면이 노출되지 않고, 도시하지 않은 탄소계 폴리머의 제거나 WSix층(4)의 증속(增速)에칭도 진행되지 않았다. 이 결과, 제9도에 나타낸 바와 같이, 양호한 이방성(異方性) 형상을 가진 게이트전극(5a)이 형성되었다. 그리고, 도면중 에칭 후의 각 재료층은 원래의 부호에 첨자 a를 붙여 나타내고 있다.
그런데, 레지스트마스크의 측벽면을 퇴적물로 피복함으로써, 레지스트마스크의 횡방향의 후퇴를 방지한다는 생각 그 자체는 이전부터 알려져 있다. 예를 들면, 일본국 제39회 응용물리학관계 연합강연회(1992년 춘계연회), 강연예고집(豫告集) 제504면 연제번호 28 p-NC-4에는, HBr/O2혼합가스를 사용한 Si 에칭에 있어서, 레지스트마스크가 SiO2계 재료로 피복됨으로써, 레지스크마스크의 후퇴가 방지되어, 치수변환차가 억제된 사례가 보고되어 있다. 단, 이 경우 통상의 에싱(ashing)을 행하기 전에 희(希)플루오르산처리를 행하여 SiO2계 재료를 용해제거하지 않으면, 레지스크마스크를 제거할 수 없다.
이에 대하여, 본 실시예에서 측벽보호막의 구성재료로서 사용한 질화황계 화합물은 가열에 의한 승화제거, 또는 에싱에 의한 연소제거가 가능하고, 통상의 레지스트제거프로세스를 전혀 방지하지 않는다.
[실시예 2]
본 실시예는 실시예 1과 W-폴리사이드 게이트전극가공에 있어서, SiON 반사방지막을 에칭하기 전에 마스크층인 레지스트마스크의 측벽면에 (SN)x로 이루어지는 측벽보호막을 형성한 예이다. 이 프로세스에 대하여 제10도 및 제11도를 참조하면서 설명한다.
본 실시예에서는, 제5도에 나타낸 웨이퍼의 전체면에 실시예 1과 동일한 수법으로 질화황계 화합물로 이루어지는 퇴적물층(8)을 퇴적시켜서 제10도에 나타낸 상태로 한 후, 이 퇴적물층(8)을 에치백하여, 제11도에 나타낸 바와 같은 측벽보호막(8a)을 형성하였다. 이 후의 SiON 반사방지막(6), W-폴리사이드막(5)의 에칭조건은 실시예 1에서 전술한 바와 같다.
본 실시예에서, SiON 반사방지막(6)의 패턴의 측벽면은 측벽보호막(8a)으로 피복되지 않는다. 그러나, 이방적인 에칭조건하에서는 이 측벽면이 스퍼터되어서 O*가 방출되는 일은 거의 없으므로, 마찬가지로 양호한 이방성 형상을 가진 게이트전극(5a)을 형성할 수 있었다.
[실시예 3]
본 실시예는 Al계 배선가공에 있어서, Al-1% Si 층의 표면의 SiON 반사방지막을 에칭한 후, Br계 에천트를 사용하여 Al-1% Si 층의 표층부로부터 AlBrx를 생성시키고, 이것을 측벽보호막의 구성성분으로서 사용한 예이다. 이 프로세스에 대하여 제12도 내지 제15도를 참조하면서 설명한다.
제12도에 본 실시예에서 에칭 샘플로서 사용한 웨이퍼를 구성을 나타낸다. 여기서는, SiO2층간절연막(11) 위에 Ti 층(12) 및 TiON 층(13)의 적층계로 이루어지는 배리어메탈(14), Al-1% Si 층(15) 및 SiON 반사방지막(16)이 순차 적층되고, 다시 그 위에 소정의 형상으로 패터닝된 마스크층인 레지스트마스크(17)가 형성되어 있다. 이 레지스트마스크(17)는 엑시머레이저 리소그라피에 의해 약 0.25㎛의 패턴폭으로 형성되어 있다.
다음에, c-C4F8/CHF3혼합가스를 사용하여, 실시예 1과 동일한 조건을 이용하여 제3도에 나타낸 바와 같이 SiON 반사방지막(16)을 에칭하였다. 이 에칭은 F계 에천트를 사용함으로써 Al-1% Si 층(15)에 대하여 높은 선택성을 가지고 행할 수 있었다.
계속하여, 일예로서 하기의 조건으로 플라스마처리를 행하였다.
이 플라스마처리에서는, HBr 플라스마와 Al-1% Si 층(15)의 노출면과의 반응에 의해 증기압이 낮은 AlBrx가 생성되지만, RF 바이어스가 약간 인가되어 있으므로 수직이온 입사면에 있어서의 AlBrx의 퇴적은 억제되어 있다. 이 결과, 처음부터 패턴측벽면 위에만 AlBrx가 퇴적하고, 제14도에 나타낸 바와 같은 측벽보호막(18)이 형성되었다.
다음에, 일예로서 하기의 조건에 의해 Al-1% Si 층(15) 및 배리어메탈(14)을 연속적으로 에칭하였다.
그리고, 오버에칭도 동일 조건으로 계속 행하였다.
이 에칭고정 및 오버에칭공정에서는, S2Cl2로부터 해리생성되는 S(황)에 의해 측벽보호가 행해지면 이방성 에칭이 진행하여, 제15도에 나타낸 바와 같은 이방성 형성을 가진 Al계 배선패턴(15a) 및 배리어메탈패턴(14a)이 얻어졌다. 그리고, 에칭 후의 각 재료층은 원래의 부호에 첨자 a를 붙여 나타내고 있다.
본 실시예에서는 레지스트마스크(17)의 횡방향의 후퇴가 생기지 않으므로, SiON 반사방지막(16a)의 끝면이 노출되지 않는다. 따라서, 측벽보호에 기여하는 S가 SOx의 형으로 제거되지 않고, 오버에칭중에도 이방성 형상을 유지할 수 있었다.
이상, 본 발명을 3예의 실시예에 따라서 설명하였으나, 본 발명은 이들 실시예에 전혀 한정되는 것은 아니고, 샘플웨이퍼의 구성, 사용하는 에칭장치, 에칭조건 등의 상세를 적절히 변경가능한 것은 물론이다.

Claims (13)

  1. 도전재료층의 표면 위에 산소를 함유하는 반사방지막을 형성하고, 반사방지막 위에 패터닝 마스크층을 형성하고, 마스크층의 측벽면 위에 측벽보호막을 형성하고, 측벽보호막이 그 위에 형성된 마스크층을 사용하여 도전재료층을 에칭하는 공정으로 이루어지는 것을 특징으로 하는 드라이에칭방법.
  2. 제1항에 있어서, 상기 측벽보호막은 마스크층을 사용하여 반사방지막을 패터닝한 후에 형성하는 것을 특징으로 하는 드라이에칭방법.
  3. 제1항에 있어서, 상기 반사방지막은 측벽보호막을 형성한 후에 패터닝하고, 다시 반사방지막의 측벽 위에 측벽보호막을 남기는 것을 특징으로 하는 드라이에칭방법.
  4. 제1항에 있어서, 상기 측벽보호막은 황계 화합물 또는 질화황계 화합물 중 최소한 하나를 사용하여 형성하는 것을 특징으로 하는 드라이에칭방법.
  5. 제1항에 있어서, 상기 반사방지막은 SiON계 재료로 구성되는 것을 특징으로 하는 드라이에칭방법.
  6. 제1항에 있어서, 상기 도전재료층은 폴리사이드막, Al계 합금재료층, Cu계 합금재료층 또는 고융점금속층의 군으로부터 선택된 재료로 구성되는 것을 특징으로 하는 드라이에칭방법.
  7. 제1항에 있어서, 상기 도전재료층은 그 표면에 절연막이 형성된 반도체기판 위에 형성하는 것을 특징으로 하는 드라이에칭방법.
  8. 제1항에 있어서, 상기 도전재료층은 그 표면에 배리어메탈층이 형성된 절연막 위에 형성하는 것을 특징으로 하는 드라이에칭방법.
  9. 도전재료층의 표면 위에 산소를 함유하는 반사방지막을 형성하고, 반사방지막 위에 패터닝 마스크층을 형성하고, 마스크층을 사용하여 반사방지막을 패터닝하여 도전재료층의 끝면을 노출시키고, 도전재료층의 노출부와 플라스마와의 반응에 의해 생성된 퇴적성의 반응생성물을 사용하여 마스크층 및 반사방지막의 측벽면 위에 측벽보호막을 형성하고, 측벽보호막이 그 위에 형성된 마스크층을 사용하여 도전재료층을 에칭하는 공정으로 이루어지는 것을 특징으로 하는 드라이에칭방법.
  10. 제9항에 있어서, 상기 도전재료층은 폴리사이드막, Al계 합금재료층, Cu계 합금재료층 또는 고융점금속층의 군으로부터 선택된 재료로 구성되는 것을 특징으로 하는 드라이에칭방법.
  11. 제9항에 있어서, 상기 반사방지막은 SiON계 재료로 구성되는 것을 특징으로 하는 드라이에칭방법.
  12. 제9항에 있어서, 상기 도전재료층은 그 표면에 절연막이 형성된 반도체기판 위에 형성하는 것을 특징으로 하는 드라이에칭방법.
  13. 제9항에 있어서, 상기 도전재료층은 그 표면에 배리어메탈이 형성된 절연막 위에 형성하는 것을 특징으로 하는 드라이에칭방법.
KR1019940022669A 1993-09-13 1994-09-09 드라이에칭방법 KR100272644B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5227132A JPH0786244A (ja) 1993-09-13 1993-09-13 ドライエッチング方法
JP93-227132 1993-09-13

Publications (2)

Publication Number Publication Date
KR950009963A KR950009963A (ko) 1995-04-26
KR100272644B1 true KR100272644B1 (ko) 2000-12-01

Family

ID=16855984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022669A KR100272644B1 (ko) 1993-09-13 1994-09-09 드라이에칭방법

Country Status (5)

Country Link
US (1) US5994226A (ko)
EP (1) EP0644582B1 (ko)
JP (1) JPH0786244A (ko)
KR (1) KR100272644B1 (ko)
DE (1) DE69416225T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619398B1 (ko) * 2003-12-26 2006-09-11 동부일렉트로닉스 주식회사 반사방지막을 구비한 레티클 제조방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334370B2 (ja) * 1994-10-13 2002-10-15 ヤマハ株式会社 半導体デバイス
US6541164B1 (en) * 1997-10-22 2003-04-01 Applied Materials, Inc. Method for etching an anti-reflective coating
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6291356B1 (en) 1997-12-08 2001-09-18 Applied Materials, Inc. Method for etching silicon oxynitride and dielectric antireflection coatings
DE10000004A1 (de) * 2000-01-03 2001-05-17 Infineon Technologies Ag Verfahren zur Herstellung von Leitbahnen
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
DE10054969A1 (de) * 2000-11-06 2002-03-28 Infineon Technologies Ag Verfahren zur Strukturierung von Metallschichten
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
CN100451831C (zh) * 2001-10-29 2009-01-14 旺宏电子股份有限公司 减小图案间隙或开口尺寸的方法
US6573177B1 (en) * 2002-02-19 2003-06-03 Macronix International Co., Ltd. Protection layer to prevent under-layer damage during deposition
US7473377B2 (en) 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
US7291563B2 (en) * 2005-08-18 2007-11-06 Micron Technology, Inc. Method of etching a substrate; method of forming a feature on a substrate; and method of depositing a layer comprising silicon, carbon, and fluorine onto a semiconductor substrate
JP4630795B2 (ja) * 2005-10-26 2011-02-09 株式会社東芝 パターン形成方法および磁気記録媒体の製造方法
US7579282B2 (en) * 2006-01-13 2009-08-25 Freescale Semiconductor, Inc. Method for removing metal foot during high-k dielectric/metal gate etching
US8233248B1 (en) 2009-09-16 2012-07-31 Western Digital (Fremont), Llc Method and system for providing a magnetic recording transducer using a line hard mask
US8871102B2 (en) 2011-05-25 2014-10-28 Western Digital (Fremont), Llc Method and system for fabricating a narrow line structure in a magnetic recording head
US8518832B1 (en) 2011-06-27 2013-08-27 Western Digital (Fremont), Llc Process for masking and removal of residue from complex shapes
US8703397B1 (en) 2012-03-29 2014-04-22 Western Digital (Fremont), Llc Method for providing side shields for a magnetic recording transducer
US9034564B1 (en) 2013-07-26 2015-05-19 Western Digital (Fremont), Llc Reader fabrication method employing developable bottom anti-reflective coating
US9001467B1 (en) 2014-03-05 2015-04-07 Western Digital (Fremont), Llc Method for fabricating side shields in a magnetic writer
US9583356B1 (en) 2015-09-30 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
CN107104044A (zh) * 2017-05-12 2017-08-29 京东方科技集团股份有限公司 一种电极制作方法及阵列基板的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181378A (en) * 1981-04-30 1982-11-08 Toshiba Corp Dry etching method
DE68923247T2 (de) * 1988-11-04 1995-10-26 Fujitsu Ltd Verfahren zum Erzeugen eines Fotolackmusters.
JPH03110846A (ja) * 1989-09-25 1991-05-10 Sony Corp 配線の形成方法
JPH03156927A (ja) * 1989-10-24 1991-07-04 Hewlett Packard Co <Hp> アルミ・メタライゼーションのパターン形成方法
JP3170791B2 (ja) * 1990-09-11 2001-05-28 ソニー株式会社 Ａｌ系材料膜のエッチング方法
JPH04125924A (ja) * 1990-09-17 1992-04-27 Mitsubishi Electric Corp プラズマエッチング方法
JPH04142738A (ja) * 1990-10-04 1992-05-15 Sony Corp ドライエッチング方法
JP3094470B2 (ja) * 1991-01-22 2000-10-03 ソニー株式会社 ドライエッチング方法
JPH04330724A (ja) * 1991-01-28 1992-11-18 Sony Corp 配線形成方法
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
JPH04288828A (ja) * 1991-03-18 1992-10-13 Sony Corp ドライエッチング方法
JP3371143B2 (ja) * 1991-06-03 2003-01-27 ソニー株式会社 ドライエッチング方法
JP3198586B2 (ja) * 1992-02-14 2001-08-13 ソニー株式会社 ドライエッチング方法
JP3181741B2 (ja) * 1993-01-11 2001-07-03 富士通株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619398B1 (ko) * 2003-12-26 2006-09-11 동부일렉트로닉스 주식회사 반사방지막을 구비한 레티클 제조방법

Also Published As

Publication number Publication date
EP0644582A2 (en) 1995-03-22
DE69416225T2 (de) 1999-08-19
EP0644582B1 (en) 1999-01-27
KR950009963A (ko) 1995-04-26
DE69416225D1 (de) 1999-03-11
JPH0786244A (ja) 1995-03-31
EP0644582A3 (en) 1996-03-20
US5994226A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
KR100272644B1 (ko) 드라이에칭방법
US5411631A (en) Dry etching method
US6010829A (en) Polysilicon linewidth reduction using a BARC-poly etch process
US5994235A (en) Methods for etching an aluminum-containing layer
JP3441011B2 (ja) アモルファスカーボンを用いた半導体装置製造方法
JP2000323483A (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
US20050181604A1 (en) Method for structuring metal by means of a carbon mask
US6420099B1 (en) Tungsten hard mask for dry etching aluminum-containing layers
JP3319003B2 (ja) ゲート絶縁膜上のゲート電極材料のドライエッチング方法
JP3326663B2 (ja) 半導体装置の製造方法
JP3279016B2 (ja) ドライエッチング方法
US6103630A (en) Adding SF6 gas to improve metal undercut for hardmask metal etching
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
JP3277414B2 (ja) ドライエッチング方法
JPH0794467A (ja) ドライエッチング方法
US5422312A (en) Method for forming metal via
KR0176714B1 (ko) 드라이에칭방법
JPH07106308A (ja) ドライエッチング方法
JP3344027B2 (ja) ドライエッチング方法
JP3348542B2 (ja) シリコン系材料層のパターニング方法
JP3277652B2 (ja) ドライエッチング方法
JP2998164B2 (ja) 半導体装置の製造方法
US7208420B1 (en) Method for selectively etching an aluminum containing layer
JPH05182937A (ja) ドライエッチング方法
JP2882284B2 (ja) 導電層形成法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050729

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee