JPH04125924A - プラズマエッチング方法 - Google Patents

プラズマエッチング方法

Info

Publication number
JPH04125924A
JPH04125924A JP2248470A JP24847090A JPH04125924A JP H04125924 A JPH04125924 A JP H04125924A JP 2248470 A JP2248470 A JP 2248470A JP 24847090 A JP24847090 A JP 24847090A JP H04125924 A JPH04125924 A JP H04125924A
Authority
JP
Japan
Prior art keywords
etching
plasma
plasma etching
etched
alloy film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2248470A
Other languages
English (en)
Inventor
Kenji Shirakawa
憲次 白川
Hidenori Sekiya
関谷　秀徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2248470A priority Critical patent/JPH04125924A/ja
Priority to US07/757,364 priority patent/US5236549A/en
Priority to DE4130391A priority patent/DE4130391C2/de
Publication of JPH04125924A publication Critical patent/JPH04125924A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は基板上に形成された被エツチング層に対し、
エツチングパラメータがそれぞれ異なる複数の部分プラ
ズマエツチングプロセスを順次実行することにより、被
エツチング層をエツチングするプラズマエツチング方法
に関する。
〔従来の技術〕
プラズマエツチングは、反応性ガスの励起によって生じ
た低温プラズマを用いて行うエツチングであり、所定の
寸法通りに被エツチング層をエツチングすることできる
ため、先端プロセス技術における微細加工の根幹をなす
技術のひとつとなっている。そして、このプラズマエツ
チングは、被エツチング層の各部分の特性に応じてエツ
チングパラメータの異なる複数の部分プラズマエツチン
グプロセルを順次行うのが一般的である。
第４Ａ図〜第４Ｅ図は従来のプラズマエツチング方法を
示す断面図であり、第５図はその時のエツチングパラメ
ータ等の段階的変化を示すグラフである。なお、第５図
において、記号Ｐは被エツチング層が形成されている基
板が格納されるチャンバ内の圧力（単位Ｔｏｏｒ）を示
し、記号ＣＭはチャンバ内に供給される塩素系ガスの供
給量（単位ＳＣＣＭ　（立方釦毎分））を示す。また、
記号Ｖはチャンバ内のプラズマ発生源となる高周波電源
のオン、オフ状態を示している。高周波電源がオンする
と、チャンバ内において、チャンバ内に放電プラズマか
形成される。
第４Ａ図に示すように、下地基板であるＳｉウェハ１上
に被エツチング層である配線材料のＡ１合金膜２が形成
されている。そして、Ａｌ１合金膜２上に、Ａｆ１合金
膜２の製造時に自然に形成された自然酸化膜３が存在し
、この自然酸化膜３上にリソグラフィ技術によってパタ
ーニニグされたレジスト４が形成されている。以下では
、このレジスト４をマスクとしてＡＩ！合金膜２をエツ
チングする場合について説明する。
第５図の待機期間Ｔ１を経た後、自然酸化膜３のエツチ
ングを主目的とした第１のプラズマエツチング期間Ｔ２
　（３０秒）において、チャンバ内圧力Ｐを目標値３０
　Ｔｏｏｒに、塩素系ガス供給量Ｃ（を目標値５０３Ｃ
ＣＭに設定する。そして、上記Ｐ。
Ｃｐが目標値に達すると高周波電源をオンする。
すると、チャンバ内の塩素系ガス分子が励起されて励起
分子（プラズマ活性種）となり自然酸化膜３をエツチン
グする。また、このときには、Ａで合金膜２の表面部分
もエツチングされる。
第６図はこのプロセスの詳細を示す模式図であり、塩素
系ガス分子１１が励起分子１２となり、イオンシース電
位によって第６図の下方へ加速される。そして励起分子
１２はＡ９合金膜２の表面部分と反応して反応生成物１
３が生ずる。この反応生成物１３の一部分が、エツチン
グににより段差のついたＡｆ１合金膜２側面に付着する
ことにより側壁保護膜１５（第４Ｂ図）が形成される。
この側壁保護膜１５はＡ１合金膜２の側面のエツチング
を防止する働きがあるため、Ａ９合金膜２を表面に対し
垂直方向にのみエツチングするという、プラズマエツチ
ングの異方性をさらに高める機能を持っている。
第１のプラズマエツチングが終了すると、Ａ１合金膜２
のエツチングを主目的とした第２のプラズマエツチング
を実行するため、エツチングパラメータｐ、ｃ１を変更
する必要から、高周波電源をオフさせプラズマの発生を
停止してエツチング移行期間Ｔ３（１０秒）に入る。
そして、チャンバ内圧力Ｐが１５Ｔｏｏｒに、塩素系ガ
ス供給１ｌｃ１が１００８ＣＣＭに達すると再び高周波
電源をオンし、第２のプラズマエツチング期間Ｔ４　（
３０秒）に移る。期間Ｔ４においては、Ａ１合金膜２に
対する第２のプラズマエツチングが行われることにより
、第４ｃ図に示すように、Ａ　１合金Ｈ２：ｈ＜Ｓ　ｉ
　’７エハ１表面まで垂直にエツチングされるとともに
、ＡＪ２合金膜２の段差部に側壁保護膜１５が下方に伸
びる。なお、ＡｆＩ合金膜２内に生じた侵食部２Ａにつ
いては後述する。
第２のプラズマエツチングが終了すると、次の第３のプ
ラズマエツチングを実行するため、エツチングパラメー
タＰ、Ｃ１ｌを変更する必要から、高周波電源をオフさ
せプラズマの発生を停止してエツチング移行期間Ｔ５（
１０秒）に入る。
そして、チャンバ内圧力Ｐが１０　Ｔｏｏｒに、塩素系
ガス供給量Ｃ１ｌが７０　ＳＣＣ旧こ達すると再び高周
波電源をオンし、第３のプラズマ移行期間Ｔ６（３０秒
）に移る。期間Ｔ６においては、第４Ｄ図に示すように
、Ｓｉウェハ１表面の一部がエツチング（オーバーエツ
チング）されるとともに、エツチング残査及び第１及び
第２のプラズマエツチングによりバターニングされたＡ
ｆＩ合金膜２による配線間がさらにエツチングされるこ
とより確実に絶縁状態になる。
そして、側壁保護膜１５及びレジスト４を除去すること
により、第４Ｅ図に示すように、Ｓｉウェハ１上にバタ
ーニングされたＡＪ！合金膜２が残され、プラズマエツ
チングによるＡ１合金膜２のバターニングが終了する。
〔発明が解決しようとする課題〕
複数の部分プラズマエツチングプロセスがら成る従来の
プラズマエツチング方法は以上のように、前段の部分プ
ラズマエツチングプロセスのエツチングパラメータから
次段の部分プラズマエツチングプロセスのエツチングパ
ラメータに変更するためのエツチング移行期間において
、プラズマの発生を一旦停止していた。
しかしながら、第５図で示したエツチング移行期間Ｔ３
のように、被エツチング層であるＡ１１合金膜２がまた
存在する期間では、塩素系ガス分子１１とＡ１合金膜２
の表面部との反応が起こり、ＡＮ合金膜２がエツチング
される。この時、プラズマは発生していないため、イオ
ンシース電位も存在せず、Ａ９合金膜２は第７図に示す
ように、等方性エツチングされる。
より詳しくは、第８Ａ図〜第８Ｃ図に示すように、Ａ９
合金膜２の一部分が塩素系ガス分子１１と反応して反応
生成物１８となるが、この反応はＡＮ合金膜２の露出部
分全体にわたって等方的に進むため、レジスト４の端部
下のへρ合金膜２の一部もエツチングされて侵食部２Ａ
ができてしまう。侵食部２Ａは、第２及び第３のプラズ
マエツチング実行後においても、第４Ｃ図〜第４Ｅ図に
示すように、ＡＮ合金膜２の側面の一部に残る。
この侵食部２Ａの存在は、導電性に関する長期信頼性を
低下させるばかりでなく、反応生成物１８つまりＡ１１
（１！３等が侵食部２Ａに残っていると、後工程におい
て、これが例えばＨ２Ｏと反応してＨＣ９となり、この
ＨＣＮによりＡρ合金膜２カミさらに侵食されてしまう
という問題点かあつｔ二。
また、被エツチング層の工・ソチング完了まで１こ要す
る時間は第５図の期間Ｔ１〜Ｔ６の合計であるが、この
合計時間が比較的長いため、一連のエツチングプロセス
におけるスループ・ソトカ人あまり高くないという問題
もあった０ この発明は上記のような問題点を解決するためになされ
たもので、等方性工・ソチングが行われず、かつスルー
プットも高いプラズマエ・ンチング方法を得ることを目
的とする。
〔課題を解決するための手段〕
この発明にかかるプラズマエツチング方法番よ、基板上
に形成された被エツチング層に対し、工・ソチングパラ
メータがそれぞれ異なる複数の部分プラズマエツチング
プロセスを順次実行することにより、前記被エツチング
層をプラズマエ・ソチングする方法であって、前段の部
分プラズマエ・ンチングプロセスから次段の部分プラズ
マエ・ソチングプロセスに移行するエツチング移行期間
にお０てもプラズマを発生させ続けている。
〔作用〕
この発明においては、前段の部分プラズマエッ′チング
プロセスから次段の部分プラズマエツチングプロセスに
移行するエツチング移行期間においてもプラズマを発生
させ続けているため、エツチング移行期間においても異
方的なプラズマエツチングが進行、する。
〔実施例〕
第１図はこの発明の一実施例を適用するプラズマエツチ
ング装置を示す模式的断面図である。同図に示すように
、チャンバ２０内に設けられた下部電極２１上に、エツ
チング対象であるＳｉウェｔｚ　ｌが載置される。第１
図中には示されていないが、Ｓｉウェハ１の上側主面上
には後述する被エツチング層とマスク層とが形成されて
いる。チャンバ２０にはその側面に開閉可能なドア２３
が設けられており、このドア２３を通じてＳｉウェハ１
を出し入れすることができる。エツチングガスは導入口
２６から導入され、排気口２６から排気される。
また、チャンバ２０内の上方に、下部電極２１に対応し
て上部電極２４が設けられる。この上部電極２４は電気
的に接地されるとともに、下部電極２１との間に高周波
電源２５を介挿する。
第２Ａ図〜第２Ｅ図はこの発明の一実施例であるプラズ
マエツチング方法を示す断面図であり、第３図はその時
のエツチングパラメータ等の段階的変化を示す波形図で
ある。なお、第３図中の記号ｐ、ｃｆｌ、ｖは第５図と
同様の意味を有する。
第２Ａ図に示すように、下地基板であるＳｉウェハ１上
に被エツチング層である配線材料のＡ１合金膜２が形成
されている。そして、Ａ１合金膜２上に自然酸化膜３が
形成されており、この自然酸化膜３上に、マスク層とし
てリソグラフィ技術によってバターニニグされたレジス
ト４が形成されている。第３図の待機期間Ｔ１において
はこの第２Ａ図の状態となっている。
そして、自然酸化膜２のエツチングを主目的とした第１
のプラズマエツチング期間Ｔ２　（３０秒）に移行する
。この期間Ｔ２において、エツチングパラメータである
チャンバ内圧力Ｐを目標値３０Ｔｏｏｒに、塩素系ガス
供給量Ｃρを目標値５０８ＣＣＨに設定する。このとき
、塩素系カスの導入は導入口２６から行われ、圧力の設
定は排気口２７からの排気量を調節することにより行わ
れる。上記Ｐ。
Ｃ１１が目標値に達すると高周波電源２５をオンする。
すると、上部電極２４と下部電極２１との間に高周波電
圧が印加され、チャンバ２０内にプラズマが発生し、陽
イオンである塩素系ガスの励起分子が、Ｓｔウェハ１周
辺に形成されるイオンシースにより加速される。そして
この励起分子すなわちエツチング活性種によって表面部
と反応し反応生成物を形成することにより、自然酸化膜
３とともにＡｌ１合金膜２の表面が垂直方向にエツチン
グされる。また、従来の場合と同様に側壁保護膜１５（
第２Ｂ図）が形成される。
第１のプラズマエツチングが終了すると、Ａ１合金膜２
のエツチングを主目的とした第２のプラズマエツチング
を実行するため、エツチングパラメータＰ、Ｃρを変更
する必要から、エツチング移行期間Ｔ３’　　（１０秒
）に入る。しかしながら、従来と異なり、この期間Ｔ３
’　においても高周波電源２５のオン状態を維持させる
。
したがって、エツチング移行期間Ｔ３’　においても、
プラズマが発生し続けるため、エツチングパラメータを
変更しつつプラズマエツチングが続行されることになる
。このため、第１のプラズマエツチング同様、Ａｌ１合
金膜２はその表面に対し垂直方向にエツチングされなが
ら、その段差部に沿って側壁保護膜１５が伸びる。
そして、チャンバ２０内の圧力Ｐが１５Ｔｏｏｒに、塩
素系ガス供給量ＣｆＩが１００　ＳＣＣＭに達すると、
第２のプラズマエツチング期間Ｔ４’　　（２０秒）に
移る。期間Ｔ４においても、Ａｌ１合金膜２に対するプ
ラズマエツチングが行われることにより、第４Ｃ図に示
すように、Ａｆ１合金膜２がＳｉウェハ１表面までエツ
チングされるとともに、Ａ１１合金膜２の段差部の側壁
保護膜１５がさらに伸びる。
第２のプラズマエツチングが終了すると、次の第３のプ
ラズマエツチングを実行するため、エツチングパラメー
タｐ、ｃｆ１を変更する必要から、エツチング移行期間
Ｔ５’　　（１０秒）に入る。そして、この期間Ｔ５’
においても高周波電源２５のオン状態を維持させる。し
たがって、エツチング移行期間Ｔ５’においても、エツ
チングパラメタを変更しつつプラズマエツチングが続行
されることになり、Ｓｉウェハ１は、その表面に対し垂
直方向にエツチング（オーバーエツチング）される。
そして、チャンバ内２０の圧力Ｐが１０Ｔｏｏｒに、塩
素系ガス供給量ＣｆＩが７０　ＳＣＣＭに達すると、第
３のプラズマエツチング期間Ｔ６’　　（２０秒）に移
る。期間Ｔ６’においても、Ａ９合金膜２に対するプラ
ズマエツチングが行われることにより、第２Ｄ図に示す
ように、Ｓｉウェハ１表面の一部がさらにエツチングさ
れるとともに、エツチング残香及び第１及び第２のプラ
ズマエツチングにバターニングされたＡｌ１合金膜２に
よる配線間がさらにエツチングされることにより確実に
絶縁状態になる。
そして、側壁保護膜１５及びレジスト４を除去すること
により、第２Ｅ図に示すように、Ｓｉウェハ１上にバタ
ーニングされたＡＪ）合金膜２が残され、プラズマエツ
チングによるＡ１合金膜２のバターニングが終了する。
このように、第１、第２、第３のプラズマエ・ソチング
プロセスの間のエツチングパラメータ変更期間すなわち
エツチング移行期間中においても、プラズマを発生させ
続けることによって、待機期間Ｔｌ後の全期間Ｔ２〜Ｔ
６’において、プラズマエツチングが続行されるように
設定している。
したがって、プラズマエツチングの全期間中、等方性エ
ツチングが行われる期間が全くなるため、横方向の侵食
がＡ１合金膜２に生ずることはない。
その結果、Ａ９合金膜２の信頼性が向上する。
また、エツチング移行期間Ｔ３’及びＴ５’　において
も、プラズマエツチングが進行するため、これに続いて
行われる第２及び第３のプラズマエツチングの実行期間
Ｔ４’及びＴ６′　（第３図）を、従来のプラズマエツ
チング期間時間Ｔ４およびＴ６（第５図）よりも、はぼ
エツチング移行期間Ｔ３’及びＴ５’に相当する時間た
け、それぞれ短縮することができる。したかって、全体
のプラズマエツチング期間か約２０秒短縮できる。
なお、本実施例において示した塩素系ガスとしテハ、例
えば、Ｂ　Ｃ１、ＣＣｉ’　　、Ｓ　ｉＣＢ　ｉ、　。
Ｃ，９２等がある。また、本実施例では、プラズマ発生
手段として、高周波電源２５を用いたが、これに限らず
、磁場発生源をあわせてを設けた場合や、マイクロ波や
レーザー光によってプラズマを発生させる場合にもこの
発明は適用できる。
〔発明の効果〕
以上説明したように、この発明によれば、前段の部分プ
ラズマエツチングプロセスがら次段の部分プラズマエツ
チングプロセスに移行するエツチング移行期間において
もプラズマを発生させ続けているため、エツチング移行
期間においても異方的なプラズマエツチングが進行する
。
したがって、全期間において、等方性エツチングが行わ
れる期間がなくなる効果かある。また、エツチング移行
期間においてもプラズマエッチレグが行われるため、そ
の後に行われる部分プラズマエツチングプロセスの実行
時間を短縮できることとなり、スループッＩ・も向上す
るという効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例を適用するプラズマエツチ
ング装置を示す断面図、第２Ａ図から第２Ｅ図はこの発
明の一実施例であるプラズマエツチング方法を示す断面
図、第３図はその時のエツチングパラメータの段階的変
化を示すグラフ、第４Ａ図から第４Ｅ図は従来のプラズ
マエツチング方法を示す断面図、第５図はその時のエツ
チングパラメータの段階的変化を示すグラフ、第６図は
プラズマエツチングの原理を説明する断面図、第７図及
び第８Ａ図から第８Ｃ図は従来のプラズマエツチングの
問題点を示す断面図である。 図において、１はＳｉウェハ、２はＡｌ１合金膜、４は
レジストである。 なお、 各図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. （１）基板上に形成された被エッチング層に対し、エッ
    チングパラメータがそれぞれ異なる複数の部分プラズマ
    エッチングプロセスを順次実行することにより、前記被
    エッチング層をプラズマエッチングする方法であって、 前段の部分プラズマエッチングプロセスから次段の部分
    プラズマエッチングプロセスに移行するエッチング移行
    期間においてもプラズマを発生させ続けることを特徴と
    するプラズマエッチング方法。
JP2248470A 1990-09-17 1990-09-17 プラズマエッチング方法 Pending JPH04125924A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2248470A JPH04125924A (ja) 1990-09-17 1990-09-17 プラズマエッチング方法
US07/757,364 US5236549A (en) 1990-09-17 1991-09-10 Process for plasma etching
DE4130391A DE4130391C2 (de) 1990-09-17 1991-09-12 Verfahren zum selektiven entfernen einer schicht und dessen verwendung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2248470A JPH04125924A (ja) 1990-09-17 1990-09-17 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
JPH04125924A true JPH04125924A (ja) 1992-04-27

Family

ID=17178627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2248470A Pending JPH04125924A (ja) 1990-09-17 1990-09-17 プラズマエッチング方法

Country Status (3)

Country Link
US (1) US5236549A (ja)
JP (1) JPH04125924A (ja)
DE (1) DE4130391C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
JP2005223218A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 不純物導入方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
SG43836A1 (en) * 1992-12-11 1997-11-14 Intel Corp A mos transistor having a composite gate electrode and method of fabrication
JP3181741B2 (ja) * 1993-01-11 2001-07-03 富士通株式会社 半導体装置の製造方法
KR970000198B1 (en) * 1993-05-26 1997-01-06 Hyundai Electronics Ind Process for anisotropically etching semiconductor material
JPH0786244A (ja) * 1993-09-13 1995-03-31 Sony Corp ドライエッチング方法
US5536202A (en) * 1994-07-27 1996-07-16 Texas Instruments Incorporated Semiconductor substrate conditioning head having a plurality of geometries formed in a surface thereof for pad conditioning during chemical-mechanical polish
US5702564A (en) * 1995-01-03 1997-12-30 Advanced Micro Devices, Inc. Method of etching conductive lines without undercutting
WO1996027899A1 (en) * 1995-03-08 1996-09-12 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
JP2924723B2 (ja) * 1995-08-16 1999-07-26 日本電気株式会社 ドライエッチング方法
US5858865A (en) 1995-12-07 1999-01-12 Micron Technology, Inc. Method of forming contact plugs
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers
US6509219B2 (en) * 2001-03-19 2003-01-21 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch
US6528363B2 (en) * 2001-03-19 2003-03-04 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch
US6333271B1 (en) * 2001-03-29 2001-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step plasma etch method for plasma etch processing a microelectronic layer
JP5608384B2 (ja) 2010-02-05 2014-10-15 東京エレクトロン株式会社 半導体装置の製造方法及びプラズマエッチング装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4341593A (en) * 1979-08-17 1982-07-27 Tokuda Seisakusyo, Ltd. Plasma etching method for aluminum-based films
JPS6056431B2 (ja) * 1980-10-09 1985-12-10 三菱電機株式会社 プラズマエツチング装置
DD212992A1 (de) * 1982-12-30 1984-08-29 Mikroelektronik Zt Forsch Tech Verfahren und vorrichtung zum plasmachemischen mehrschritt-aetzen
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
JP2679816B2 (ja) * 1988-06-24 1997-11-19 東京エレクトロン株式会社 プラズマ処理方法
US4915779A (en) * 1988-08-23 1990-04-10 Motorola Inc. Residue-free plasma etch of high temperature AlCu
KR910008983B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 비등방성 식각을 이용한 잔유물 제거방법
US5035768A (en) * 1989-11-14 1991-07-30 Intel Corporation Novel etch back process for tungsten contact/via filling
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
JP2005223218A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 不純物導入方法

Also Published As

Publication number Publication date
DE4130391C2 (de) 1993-11-04
US5236549A (en) 1993-08-17
DE4130391A1 (de) 1992-03-26

Similar Documents

Publication Publication Date Title
JPH04125924A (ja) プラズマエッチング方法
US5628871A (en) Method of removing resist mask and a method of manufacturing semiconductor device
TWI518775B (zh) 蝕刻處理方法
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
JP2001168086A (ja) 半導体装置の製造方法および製造装置
US20040104411A1 (en) Method for producing a gate for a cmos transistor structure having a channel of reduced length
JP7101096B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP3970600B2 (ja) エッチング方法
JP2002299315A (ja) 半導体装置の製造方法
JPH0992640A (ja) プラズマエッチング方法
JP2928555B2 (ja) プラズマ処理装置
JP3006508B2 (ja) アルミニウム膜又はアルミニウム合金膜のエッチング方法
JP3002033B2 (ja) ドライエッチング方法
JP4061691B2 (ja) 表面加工方法
JPH0653192A (ja) ドライエッチング方法
JPS5847466B2 (ja) プラズマアッシング方法
JP3234321B2 (ja) プラズマ反応装置の使用方法と基板のプラズマ処理方法とその処理法を利用した半導体装置の製造方法
JPH0950968A (ja) 半導体素子製造方法および半導体素子
JP2000012529A (ja) 表面加工装置
JP3234812B2 (ja) 半導体装置の製造方法
JPS62249420A (ja) プラズマ処理装置
JP3307227B2 (ja) 表面処理方法およびエッチング方法
JPH1012598A (ja) 半導体装置の製造方法
JP3176312B2 (ja) アルミ合金膜のドライエッチング方法
JPH10149897A (ja) プラズマ処理方法