JPH0950968A - 半導体素子製造方法および半導体素子 - Google Patents
半導体素子製造方法および半導体素子Info
- Publication number
- JPH0950968A JPH0950968A JP19941995A JP19941995A JPH0950968A JP H0950968 A JPH0950968 A JP H0950968A JP 19941995 A JP19941995 A JP 19941995A JP 19941995 A JP19941995 A JP 19941995A JP H0950968 A JPH0950968 A JP H0950968A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- film
- manufacturing
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】加工に要求される寸法精度が緩やかで、かつ不
良発生率の少ない半導体素子およびその製造方法を提供
する。 【構成】絶縁層表面に中性粒子あるいはイオンの照射に
より改質層を形成する。 【効果】中性粒子あるいはイオンの照射により、第１の
絶縁層表面に密度の高いあるいは化学結合の強い層が形
成され、絶縁層のスパッタ耐性が高くなり、電極を被う
肩部分の削れが抑えられ、エッチングが電極部分まで進
むことで発生する配線の短絡不良の発生がなくなる。
良発生率の少ない半導体素子およびその製造方法を提供
する。 【構成】絶縁層表面に中性粒子あるいはイオンの照射に
より改質層を形成する。 【効果】中性粒子あるいはイオンの照射により、第１の
絶縁層表面に密度の高いあるいは化学結合の強い層が形
成され、絶縁層のスパッタ耐性が高くなり、電極を被う
肩部分の削れが抑えられ、エッチングが電極部分まで進
むことで発生する配線の短絡不良の発生がなくなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子にかかわり、
特に絶縁膜の微細な加工に優れた構造を持つ半導体素子
およびその製造方法に関する。
特に絶縁膜の微細な加工に優れた構造を持つ半導体素子
およびその製造方法に関する。
【０００２】
【従来の技術】半導体素子の微細化が進み、その製造方
法には厳しい寸法精度が求められ、絶縁膜の加工では、
例えば素子の電極部分に接続を取るための加工には直径
０.４μｍ以下で深さ２μｍ程度の孔をエッチングする
ことが要求される。さらにこれらの孔は狭い不純物が注
入された領域の間に形成するため、孔の位置の精度も高
い必要がある。
法には厳しい寸法精度が求められ、絶縁膜の加工では、
例えば素子の電極部分に接続を取るための加工には直径
０.４μｍ以下で深さ２μｍ程度の孔をエッチングする
ことが要求される。さらにこれらの孔は狭い不純物が注
入された領域の間に形成するため、孔の位置の精度も高
い必要がある。
【０００３】このようなエッチングの加工寸法精度の制
限を緩くして、素子の製造歩留まりをあげる構造とし
て、自己整合型の素子構造がある。これは例えばジャー
ナルオブ バキューム サイエンス アンド テクノロ
ジ（Journal of VacuumScience and Technology）Ｂ，
第１２巻，４２７ページ，（１９９４年）にて知られて
いる構造で、以下図によりこの構造を説明する。
限を緩くして、素子の製造歩留まりをあげる構造とし
て、自己整合型の素子構造がある。これは例えばジャー
ナルオブ バキューム サイエンス アンド テクノロ
ジ（Journal of VacuumScience and Technology）Ｂ，
第１２巻，４２７ページ，（１９９４年）にて知られて
いる構造で、以下図によりこの構造を説明する。
【０００４】図２は半導体素子の拡大断面図である。シ
リコン等の基板１上の素子分離層２で囲まれた領域に、
所定の間隔で形成された不純物領域３，４が存在する。
その上に絶縁膜（酸化膜）７で被われた電極５が形成さ
れている。この構造の上に第１の絶縁層である窒化膜６
と第２の絶縁層である酸化膜１０が形成されている。さ
らにそのうえにエッチングのマスクであるレジスト１１
がある。
リコン等の基板１上の素子分離層２で囲まれた領域に、
所定の間隔で形成された不純物領域３，４が存在する。
その上に絶縁膜（酸化膜）７で被われた電極５が形成さ
れている。この構造の上に第１の絶縁層である窒化膜６
と第２の絶縁層である酸化膜１０が形成されている。さ
らにそのうえにエッチングのマスクであるレジスト１１
がある。
【０００５】この構造では、電極５の間の不純物領域４
に配線を接続するための孔をエッチングする場合、酸化
膜１０をエッチングし窒化膜６でエッチングが止るよう
なプロセスを用いる。すると、孔の寸法が大きくて電極
５にまたがるような径でも、エッチングが窒化膜６で止
り、電極５を被う絶縁膜７を傷つけずに深孔を開けるこ
とができる。深孔エッチングの後は、窒化膜のみをエッ
チングするプロセスで絶縁膜７を残し不純物領域４上の
窒化膜を除去し、ポリシリコンを孔に埋めて接続をとる
工程が続く。すなわちこの構造により、孔の寸法が電極
５間の寸法より大きくとれるために、レジスト１１のリ
ソグラフィ工程とエッチング工程の余裕が大きくなる。
に配線を接続するための孔をエッチングする場合、酸化
膜１０をエッチングし窒化膜６でエッチングが止るよう
なプロセスを用いる。すると、孔の寸法が大きくて電極
５にまたがるような径でも、エッチングが窒化膜６で止
り、電極５を被う絶縁膜７を傷つけずに深孔を開けるこ
とができる。深孔エッチングの後は、窒化膜のみをエッ
チングするプロセスで絶縁膜７を残し不純物領域４上の
窒化膜を除去し、ポリシリコンを孔に埋めて接続をとる
工程が続く。すなわちこの構造により、孔の寸法が電極
５間の寸法より大きくとれるために、レジスト１１のリ
ソグラフィ工程とエッチング工程の余裕が大きくなる。
【０００６】また、本発明で述べる改質層の形成方法は
たとえばジャーナル オブ ノンクリスタリン ソリッ
ズ（Journal of Non−Crystalline Solids）第１８１
巻，１２３ページ，（１９９５年）にて知られている。
しかし、この技術には本発明で述べる絶縁膜の部分的な
削れの防止に関する概念はなく、公知例から本発明を類
推することは同業者でも不可能である。
たとえばジャーナル オブ ノンクリスタリン ソリッ
ズ（Journal of Non−Crystalline Solids）第１８１
巻，１２３ページ，（１９９５年）にて知られている。
しかし、この技術には本発明で述べる絶縁膜の部分的な
削れの防止に関する概念はなく、公知例から本発明を類
推することは同業者でも不可能である。
【０００７】
【発明が解決しようとする課題】前述の孔のエッチング
には、プラズマを利用した装置が用いられる。この装置
では、真空容器中でマイクロ波あるいはＲＦ（radio fr
equency ）波によりエッチングガスのプラズマを発生さ
せる。酸化膜あるいは窒化膜などの絶縁膜のエッチング
には、ＣＦ4 ，Ｃ4Ｆ8などのＣとＦからなるガス、ある
いはＣＨＦ3 ，ＣＨ2Ｆ2などのＣとＨとＦからなるガ
ス、あるいはこれらのガスに希ガス，Ｈ2，Ｏ2 ，
Ｎ2 ，ＣＯ，ＣＯ2 などを添加したガスが用いられる。
このプラズマ中で発生したＦあるいはＣＦｘのイオンと
活性種が基板に入射して絶縁膜がエッチングされる。
には、プラズマを利用した装置が用いられる。この装置
では、真空容器中でマイクロ波あるいはＲＦ（radio fr
equency ）波によりエッチングガスのプラズマを発生さ
せる。酸化膜あるいは窒化膜などの絶縁膜のエッチング
には、ＣＦ4 ，Ｃ4Ｆ8などのＣとＦからなるガス、ある
いはＣＨＦ3 ，ＣＨ2Ｆ2などのＣとＨとＦからなるガ
ス、あるいはこれらのガスに希ガス，Ｈ2，Ｏ2 ，
Ｎ2 ，ＣＯ，ＣＯ2 などを添加したガスが用いられる。
このプラズマ中で発生したＦあるいはＣＦｘのイオンと
活性種が基板に入射して絶縁膜がエッチングされる。
【０００８】このエッチングでイオンのエネルギが高す
ぎると、図２（ｂ）のように孔１２が窒化膜６に到達し
たとき窒化膜６の肩部分１３が優先的に削れる現象が多
く生じる。肩部分１３の削れ量が大きすぎると、絶縁膜
７までエッチングが進行して配線が電極５に接してしま
う不良が発生する。このためにイオンのエネルギ制御が
難しくなるという新たな課題が生じている。
ぎると、図２（ｂ）のように孔１２が窒化膜６に到達し
たとき窒化膜６の肩部分１３が優先的に削れる現象が多
く生じる。肩部分１３の削れ量が大きすぎると、絶縁膜
７までエッチングが進行して配線が電極５に接してしま
う不良が発生する。このためにイオンのエネルギ制御が
難しくなるという新たな課題が生じている。
【０００９】本発明の目的は、絶縁層の肩部分のエッチ
ングを抑える半導体素子構造とその製造方法を提供する
ことである。
ングを抑える半導体素子構造とその製造方法を提供する
ことである。
【００１０】
【課題を解決するための手段】本発明は、第１の絶縁層
の表面に、中性粒子もしくはイオンの照射または打込み
により改質層を設け、上記打込み部分のエッチング耐性
を高めた。
の表面に、中性粒子もしくはイオンの照射または打込み
により改質層を設け、上記打込み部分のエッチング耐性
を高めた。
【００１１】
【作用】図２の肩部分１３は水平面に対して傾斜をもつ
ので、肩部分１３でのイオンの入射角は９０度より小さ
い角で分布する。物理スパッタではイオンの入射角が４
５から８０度の間で効率が最大になるために、肩部分は
水平面や垂直面と比べて速く削れる。
ので、肩部分１３でのイオンの入射角は９０度より小さ
い角で分布する。物理スパッタではイオンの入射角が４
５から８０度の間で効率が最大になるために、肩部分は
水平面や垂直面と比べて速く削れる。
【００１２】改質層では、絶縁物の密度が高い、あるい
は不純物の混入により化学結合が変化している。このた
めに、化学的なエッチング耐性と同時にイオンの運動エ
ネルギによる機械的なスパッタ耐性も増加する。従って
斜から入射するイオンに対してもスパッタ耐性が向上し
て、肩部分の優先的なエッチングが抑えられる。
は不純物の混入により化学結合が変化している。このた
めに、化学的なエッチング耐性と同時にイオンの運動エ
ネルギによる機械的なスパッタ耐性も増加する。従って
斜から入射するイオンに対してもスパッタ耐性が向上し
て、肩部分の優先的なエッチングが抑えられる。
【００１３】
《実施例１》以下実施例を図により説明する。図１は半
導体素子の拡大断面図で、中性粒子の照射により表面改
質層を形成する。図１（ａ）は電極５と絶縁膜７上に窒
化膜６までを形成した基板１で、ここにエネルギ５００
ｅＶ程度のＮｅの中性粒子８を照射する。すると図１
（ｂ）のように、アモルファス状態である窒化膜６の表
面が多結晶化して、改質層９が形成される。その後図１
（ｃ）のように第２の絶縁層の酸化膜１０とレジスト１
１を形成する。この試料をＣ4Ｆ8を含むプラズマにてエ
ッチングした結果、図１（ｄ）のように孔１２が窒化膜
６に達しても、改質層９があるために肩部分１４はほと
んどエッチングされず良好な形状を得ることができた。
希ガスの種類はＮｅに限らない。また実験の結果、中性
粒子の加速エネルギは１００から１０００ｅＶで、肩部
分の削れがより少ない改質層を形成できることが分かっ
た。
導体素子の拡大断面図で、中性粒子の照射により表面改
質層を形成する。図１（ａ）は電極５と絶縁膜７上に窒
化膜６までを形成した基板１で、ここにエネルギ５００
ｅＶ程度のＮｅの中性粒子８を照射する。すると図１
（ｂ）のように、アモルファス状態である窒化膜６の表
面が多結晶化して、改質層９が形成される。その後図１
（ｃ）のように第２の絶縁層の酸化膜１０とレジスト１
１を形成する。この試料をＣ4Ｆ8を含むプラズマにてエ
ッチングした結果、図１（ｄ）のように孔１２が窒化膜
６に達しても、改質層９があるために肩部分１４はほと
んどエッチングされず良好な形状を得ることができた。
希ガスの種類はＮｅに限らない。また実験の結果、中性
粒子の加速エネルギは１００から１０００ｅＶで、肩部
分の削れがより少ない改質層を形成できることが分かっ
た。
【００１４】図３は中性粒子を発生する装置の一例であ
る。真空容器２４にマグネトロン１５からマイクロ波を
導入する。Ｎｅを導入口１７から入れると、電磁石１６
による磁場でからイオンの拡散が抑えられるために密度
の高い希ガスプラズマが発生する。グリッド１８，１９
にそれぞれ正負の電圧を印加することで希ガスのイオン
を加速し引き出す。イオンは真空容器２４内で電荷交換
衝突により中性粒子８となり、試料２３に照射される。
試料２３の拡大断面が図１（ａ）である。３枚のグリッ
ド２０，２１，２２はそれぞれアース電位，正電位，負
電位になっており、ここでイオンや電子が試料２３に入
らないように除去される。この装置により密度の高い中
性粒子が形成され、図１（ｂ）の改質層９を形成するこ
とができる。
る。真空容器２４にマグネトロン１５からマイクロ波を
導入する。Ｎｅを導入口１７から入れると、電磁石１６
による磁場でからイオンの拡散が抑えられるために密度
の高い希ガスプラズマが発生する。グリッド１８，１９
にそれぞれ正負の電圧を印加することで希ガスのイオン
を加速し引き出す。イオンは真空容器２４内で電荷交換
衝突により中性粒子８となり、試料２３に照射される。
試料２３の拡大断面が図１（ａ）である。３枚のグリッ
ド２０，２１，２２はそれぞれアース電位，正電位，負
電位になっており、ここでイオンや電子が試料２３に入
らないように除去される。この装置により密度の高い中
性粒子が形成され、図１（ｂ）の改質層９を形成するこ
とができる。
【００１５】《実施例２》図４は金属あるいは半導体の
イオンを注入することで改質層を形成する実施例であ
る。図４（ａ）のように第１の絶縁層である窒化膜６が
形成された基板１にＴｉのイオン２５を照射する。する
と窒化膜表面にＴｉが注入されＳｉ3Ｎ4とＴｉＮの混合
層が形成される。この層は結合が強くスパッタ耐性があ
る。以下図は省略されているが、図４（ｂ）の改質層２
６の上に第２の絶縁層である酸化膜を形成してレジスト
層を設け孔のエッチングを行うと、肩部分のほとんど削
れない良好な形状が得られる。金属イオンの注入方法
は、一般に知られているイオン注入法あるいはプラズマ
中で金属をスパッタしイオン化した金属を加速し試料表
面に照射する方法でよい。イオンの加速エネルギは高す
ぎると改質層が劣化するので１００から１０００ｅＶが
適当である。またイオンの種類はＴｉに限らず、Ａｌ，
Ｔａ，Ｃ，Ｐ，Ｂ，Ｚｒ，Ｗ等でも同様の効果が得られ
る。
イオンを注入することで改質層を形成する実施例であ
る。図４（ａ）のように第１の絶縁層である窒化膜６が
形成された基板１にＴｉのイオン２５を照射する。する
と窒化膜表面にＴｉが注入されＳｉ3Ｎ4とＴｉＮの混合
層が形成される。この層は結合が強くスパッタ耐性があ
る。以下図は省略されているが、図４（ｂ）の改質層２
６の上に第２の絶縁層である酸化膜を形成してレジスト
層を設け孔のエッチングを行うと、肩部分のほとんど削
れない良好な形状が得られる。金属イオンの注入方法
は、一般に知られているイオン注入法あるいはプラズマ
中で金属をスパッタしイオン化した金属を加速し試料表
面に照射する方法でよい。イオンの加速エネルギは高す
ぎると改質層が劣化するので１００から１０００ｅＶが
適当である。またイオンの種類はＴｉに限らず、Ａｌ，
Ｔａ，Ｃ，Ｐ，Ｂ，Ｚｒ，Ｗ等でも同様の効果が得られ
る。
【００１６】なお実施例１から２の絶縁層は、第１の絶
縁層が酸化膜で第２の絶縁層が窒化膜でも、本発明は同
じ効果が得られる。この場合は、図１（ｄ）の電極５を
被う絶縁膜７が窒化膜となり、エッチングの順番は最初
に窒化膜をエッチングし、酸化膜で止るプロセスを用い
ることになる。
縁層が酸化膜で第２の絶縁層が窒化膜でも、本発明は同
じ効果が得られる。この場合は、図１（ｄ）の電極５を
被う絶縁膜７が窒化膜となり、エッチングの順番は最初
に窒化膜をエッチングし、酸化膜で止るプロセスを用い
ることになる。
【００１７】《実施例３》図５は本発明を用いて作成し
た素子の断面の概略図である。配線接続用の孔をエッチ
ングした後にポリシリコン３０を埋め込み、そのうえに
Ａｌなどのビット線２７を形成し、さらに絶縁層２８と
ワード線２９が形成される。この構造の素子は改質層
９，２６が存在するために肩部分の削れがなく、高い歩
留まりで製造することができる。
た素子の断面の概略図である。配線接続用の孔をエッチ
ングした後にポリシリコン３０を埋め込み、そのうえに
Ａｌなどのビット線２７を形成し、さらに絶縁層２８と
ワード線２９が形成される。この構造の素子は改質層
９，２６が存在するために肩部分の削れがなく、高い歩
留まりで製造することができる。
【００１８】
【発明の効果】本発明により、絶縁層の肩部分の削れを
防ぐことができ、良好な自己整合型素子が形成できる。
防ぐことができ、良好な自己整合型素子が形成できる。
【図１】本発明の一実施例の半導体素子の製造工程を示
す拡大断面図。
す拡大断面図。
【図２】従来例の半導体素子の製造工程を示す拡大断面
図。
図。
【図３】中性粒子を照射する装置の構成図。
【図４】本発明の一実施例の半導体素子の製造工程を示
す拡大断面図。
す拡大断面図。
【図５】本発明の一実施例の半導体素子の拡大断面図。
１…基板、２…素子分離層、３、４…不純物領域、５…
電極、６…窒化膜、７…絶縁膜、８…中性粒子、９…改
質層、１０…酸化膜、１１…レジスト、１２…孔、１
３，１４…肩部分、１５…マグネトロン、１６…電磁
石、１７…導入口、１８，１９，２０，２１，２２…グ
リッド、２３…試料、２４…真空容器、２５…イオン、
２６…改質層、２７…ビット線、２８…絶縁層、２９…
ワード線、３０…ポリシリコン。
電極、６…窒化膜、７…絶縁膜、８…中性粒子、９…改
質層、１０…酸化膜、１１…レジスト、１２…孔、１
３，１４…肩部分、１５…マグネトロン、１６…電磁
石、１７…導入口、１８，１９，２０，２１，２２…グ
リッド、２３…試料、２４…真空容器、２５…イオン、
２６…改質層、２７…ビット線、２８…絶縁層、２９…
ワード線、３０…ポリシリコン。
Claims (8)
- 【請求項１】半導体基板上の素子分離層に囲まれた領域
に、それぞれ所定の間隔を隔てて形成された複数個の不
純物領域とこの不純物領域上あるいは間に形成された電
極を異種の絶縁層で被う素子の製造方法において、最初
に形成する第１の絶縁層とその上に形成される第２の絶
縁層の間に、改質層を形成することを特徴とする半導体
素子製造方法。 - 【請求項２】上記改質層は、最初に形成する第１の絶縁
層とその上に形成される第２の絶縁層の間に、不純物の
注入あるいはエネルギ粒子の照射により形成することを
特徴とする請求項１記載の半導体素子製造方法。 - 【請求項３】上記異種の絶縁層は一方がシリコン酸化膜
であり他方がシリコン窒化膜であることを特徴とする請
求項１または２記載の半導体素子製造方法。 - 【請求項４】上記改質層は、希ガスの中性粒子を絶縁物
に照射することで形成されることを特徴とする請求項
１，２または３記載の半導体素子製造方法。 - 【請求項５】中性粒子のエネルギは１００から１０００
ｅＶであることを特徴とする請求項２，３または４記載
の半導体素子製造方法。 - 【請求項６】上記改質層はＴｉ，Ａｌ，Ｔａ，Ｃ，Ｐ，
Ｂ，Ｚｒ，Ｗ等の金属あるいは半導体のイオンを絶縁物
に注入することで形成することを特徴とする請求項２記
載の半導体素子製造方法。 - 【請求項７】上記金属あるいは半導体のイオンのエネル
ギは１００から１０００ｅＶであることを特徴とする請
求項６記載の半導体素子製造方法。 - 【請求項８】半導体基板上の素子分離層に囲まれた領域
にそれぞれ所定の間隔を隔てて形成された複数個の不純
物領域と、この不純物領域上あるいは間に形成された電
極を異種の絶縁膜で被った構造の素子において、最初に
形成する第１の絶縁層とその上に形成される第２の絶縁
層の間に、改質層を設けたことを特徴とする半導体素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19941995A JPH0950968A (ja) | 1995-08-04 | 1995-08-04 | 半導体素子製造方法および半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19941995A JPH0950968A (ja) | 1995-08-04 | 1995-08-04 | 半導体素子製造方法および半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0950968A true JPH0950968A (ja) | 1997-02-18 |
Family
ID=16407497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19941995A Pending JPH0950968A (ja) | 1995-08-04 | 1995-08-04 | 半導体素子製造方法および半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0950968A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001234091A (ja) * | 1999-12-17 | 2001-08-28 | Ishihara Sangyo Kaisha Ltd | 二酸化チタン顔料及びその製造方法 |
| KR20010082057A (ko) * | 2000-02-10 | 2001-08-29 | 가네꼬 히사시 | 반도체장치 및 그 제조방법 |
| JP2014103272A (ja) * | 2012-11-20 | 2014-06-05 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2017537455A (ja) * | 2014-09-12 | 2017-12-14 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 注入を用いた流動性膜特性のチューニング |
-
1995
- 1995-08-04 JP JP19941995A patent/JPH0950968A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001234091A (ja) * | 1999-12-17 | 2001-08-28 | Ishihara Sangyo Kaisha Ltd | 二酸化チタン顔料及びその製造方法 |
| JP4688286B2 (ja) * | 1999-12-17 | 2011-05-25 | 石原産業株式会社 | 二酸化チタン顔料及びその製造方法 |
| KR20010082057A (ko) * | 2000-02-10 | 2001-08-29 | 가네꼬 히사시 | 반도체장치 및 그 제조방법 |
| JP2014103272A (ja) * | 2012-11-20 | 2014-06-05 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2017537455A (ja) * | 2014-09-12 | 2017-12-14 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 注入を用いた流動性膜特性のチューニング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9570317B2 (en) | Microelectronic method for etching a layer | |
| US5997757A (en) | Method of forming connection hole | |
| TWI476862B (zh) | 利用氣體團簇離子束成長製程形成渠溝隔離之方法 | |
| EP0954877B1 (en) | Method for reducing plasma-induced charging damage | |
| JPH05308062A (ja) | ドライエッチング方法 | |
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| US6020111A (en) | Method of manufacturing semiconductor device with patterned lamination of Si film and metal film | |
| Tsutsumi et al. | Fabrication technology of ultrafine SiO 2 masks and Si nanowires using oxidation of vertical sidewalls of a poly-Si layer | |
| JPH0950968A (ja) | 半導体素子製造方法および半導体素子 | |
| US9368368B2 (en) | Method for increasing oxide etch selectivity | |
| US7393791B2 (en) | Etching method, method of fabricating metal film structure, and etching structure | |
| JPH01194325A (ja) | ドライエッチング方法 | |
| JPH11167856A (ja) | 微小冷陰極およびその製造方法 | |
| JPH10144633A (ja) | 半導体装置の製造方法 | |
| US6756315B1 (en) | Method of forming contact openings | |
| JP3002033B2 (ja) | ドライエッチング方法 | |
| JPH0770510B2 (ja) | プラズマ処理装置 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| JP3155085B2 (ja) | シリコン基板の溝形成方法 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| JP3642568B2 (ja) | 磁気抵抗効果膜の製造方法 | |
| JP3942601B2 (ja) | キャパシタ絶縁膜の形成方法及び半導体記憶装置の形成方法 | |
| JPS63124420A (ja) | ドライエツチング方法 | |
| JPH07193204A (ja) | 半導体基板の製造方法 | |
| US20020025677A1 (en) | Dry etching method and apparatus |