JPS63124420A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS63124420A
JPS63124420A JP26955186A JP26955186A JPS63124420A JP S63124420 A JPS63124420 A JP S63124420A JP 26955186 A JP26955186 A JP 26955186A JP 26955186 A JP26955186 A JP 26955186A JP S63124420 A JPS63124420 A JP S63124420A
Authority
JP
Japan
Prior art keywords
gas
etching
dry etching
electrode
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26955186A
Other languages
English (en)
Inventor
Makoto Sekine
誠 関根
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26955186A priority Critical patent/JPS63124420A/ja
Publication of JPS63124420A publication Critical patent/JPS63124420A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体素子の製造に用いるドライエツチング
方法に関する。
(従来の技術) 近年、集積回路は微細化の一途を辿っているが、集積度
の高いLSIでは、素子分離領域の面積を小さくするた
めに、素子分離領域に細くて深い溝を堀り、この溝内に
絶縁物を埋め込み形成する技術が必須である。さらに、
素子占有面積を小さくしてもキャパシタ容量を下げない
ために、上記と同様に溝を形成しその側壁にキャパシタ
を形成する技術等が必須となり、現在その開発が進めら
れている。
このような微細な溝の加工には、プラズマエツチング技
術が不可欠である。プラズマエツチング技術は、反応性
ガスプラズマ中の活性種及びイオンと被エツチング材料
との物理化学反応を利用してエツチングする方法である
。例えば、第4図に示す如く被エツチング基体(51)
の上面にエツチングマスク(52)を形成しておき、垂
直に加速されたイオン(53a)が基体(51)に衝突
すること、および活性種(53b)が基体(51)と化
学反応を生じることによって、垂直な壁面(54a)を
持つ微細な溝(54)が形成される。この技術には、反
応性イオンエツチング、反応性イオンビームエツチング
、イオンビームアシストエツチング、ECR(電子サイ
クロトロン共鳴)エツチング法等が知られている。
ところで、本発明者等が上記のエツチング法により微細
溝を形成する各種の実験を行ったところ、溝の側壁にア
ンダーカットが生じることを見出した。そして、今後さ
らに微細化が進み、溝幅が0.5〔μs〕以下、更に0
.2〔μm〕程度になってくると、アンダーカットはよ
り顕著に現われてくることも判明した。以下に、その理
由について、第5図を参照して説明する。
即ち、エツチングマスク(52)に上方から入射したイ
オン(53)は、その一部が通常はテーパ状に形成され
るマスク(52)の側壁(52a)で反射され、対向し
た溝(54)の側壁(54a)に衝突する。その結果、
溝(54)の上部ではマスク(52)の下にもエツチン
グが進み、所謂アンダーカットが発生するのである。
又、マスク(52)の側壁(52a)が垂直に形成され
たとしても、エツチングがすすむにつれてマスク(52
)端面の上部から、スパッタリングによって傾斜した面
が形成され、この面にイオン(53)が反射することに
よってアンダーカットが生じてしまう。
このアンダーカットは、微細溝に特有の現象であり、溝
幅が広い場合には反射イオンが側壁の下方にも進むため
、略垂直な溝となり問題とならない。
そして、このアンダーカットは、 ■ パターン幅が希望したものと異なる。
■ トレンチキャパシタ等を形成した場合、電流リーク
の原因になる。
■ 溝内に絶縁物を埋込む場合↓こ空間が残る。
等の種々の不都合を生じ、超LSIを製造する上での大
きな問題となる。
(発明が解決しようとする問題点) このように従来の方法では、微細な溝のイオンエツチン
グを行なう場合、溝の上部に形成されているマスクでイ
オンが反射し、この反射イオンによって被エツチング基
体の溝の側面にアンダーカットを生じるという問題があ
った。
本発明の目的とするところは、このアンダーカットをな
くし、はぼ垂直あるいは順テーパの良好な溝のエツチン
グ形状を得ることができ、半導体素子の高性能化に有効
な基体のエツチング方法を提供することにある。
〔発明の構成〕
(問題点を解決するための手段) 本発明は、上記目的を達成するためにエツチングガスと
してプラズマ重合により堆積を生じるガス、゛あるいは
エツチング生成物と反応して堆積を生じるガス等を用い
、これらのガス圧力を1O−2Torr未満の高真空に
設定し、かつ被エツチング試料基板を70℃未満に冷却
することを特徴とする特ライエツチング方法を提供する
(作 用) 本発明によれば1O−2Torr未満の高真空のガス圧
力条件でプラズマからの直接イオン照射の少ない溝の側
面にプラズマ重合あるいはエツチング生成物とエツチン
グガスとの反応により堆積膜を形成し、かつ基板を冷却
して堆積膜を強固に形成することにより対向したマスク
からの反射イオンに起因したアンダーカットを防ぐこと
が可能となる。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の第1の実施例方法に使用したドライエ
ツチング装置を示す概略構成図である。
図中(10)は真空容器であり、この容器(1o)内に
は第1及び第2の電極(11)、 (12)が対向配置
されている。第1の電極(陰極) (11)は、その上
面に被エツチング基体(13)を載置するもので、この
電極(11)にはエツチング回路(14)を介して高周
波電源(15)から高周波電力が印加される。さらに、
第1の電極(11)は冷却機構(16)により冷却され
るものとなっている。
第1の電極(1])に対向する第2の電極(陽極)(1
2)は、容器(10)の土壁で構成されており、接地さ
れている。この第2の電極(12)は、容器と一体の構
造とせずに、別に設けてもよい。ここで、第2の電極(
12)の下面すなわち、電極(11)と対向する面の全
面には、図示しない石英板等が被着されている。これは
、狭い電極間にマグネトロン放電により高密度プラズマ
が形成されるため、電極(12)がスパッタされる場合
があり、そのとき電極(12)表面が露出していると被
エツチング基体(13)が汚染されるからである。
なお、第1.第2の電極(11)、 (12)間の距離
は、この実施例では、40nnに設定した。
この距離の設定は、装置構成により異なるが、少なくと
も第1及び第2の電極(11)、 (12)間に生じる
磁場が基体(13)に届く距離であればよい。
容器(10)には、ガス導入口(17)が設けられてお
り、エツチング時にこの導入口(17)から容器(1o
)内にCU2等のハロゲンガスあるいはCF41 CB
rFi等のガスが導入される。そして、容器(10)内
のガスはガス排気口(18)から排気されるものとなっ
ている。
前記容器(10)の外部で前記第2の電極(12)の上
面には、永久磁石(20a)を円環状にN5NSの順に
並べた磁場発生器(20)が配置されている。この磁場
発生器(20)は、第2の電極(12)を通して第1及
び第2の電極(1,1)、 (12)間に所定の磁場を
形成するものであり、回転機構(21)により第2の電
極(12)に沿って偏心回転されるものとなっている。
なお、図中(23)は磁場発生器(20)による発散磁
界の分布を示したものである。
このような構成であれば、容器10内に所定のガスを供
給し容器(10)内を所定の圧力に保持し、電極(11
,) +’ (12)間に高周波電力を印加すると共に
、磁場発生器(20)を偏心回転運動させることにより
、被エツチング基体(13)上に高密度で均一なプラズ
マを形成することができ、被エツチング基体(13)を
高速で均一にエツチングすることができる。
第1の実施例 次に、上記装置を用いた本発明による第1の実施例を示
す。
第2図(a)は、 シリコン酸化(SiO□)膜をマス
ク(22)として単結晶シリコン(Si)基板(23)
に対してエツチングガスとして塩素(CU、 )ガスだ
けを導入して、溝を形成する様子を示した図である。
又、この実施例では第1図においてCC2ガス圧力を5
 X 1O−3Torr、その流量を30cc/min
とし、電極には1w/cnTの高周波電力(RF)密度
の電力を印加した。又、第1の電極(カソード) (1
1)に20℃の水を循環させて基板(13)を冷却し、
基板(13)とこの基板を載置しているカソード(11
)は静電チャックにより密着させた。
ここで、静電チャックはカソード(Jl)上にカプトン
あるいはマイラなどのポリマフィルムを接着し、その上
に基板(13)を置いてカソード(11)と基板(13
)間に〜数KVの電圧を印加する方式とした。
この方式は、エツチング中には電圧を印加し続ける必要
はない。又、静電チャックは他の方式、例えばカソード
の上に銅膜を挟持する2枚のカプトンを載置し、更にそ
の上に基板を置くようにして、前記銅膜とカソードに電
圧を印加する方式で行なってもよい。さらに、機械的に
基板とカソードを密着させる方式でも冷却が充分行なえ
ればよい。
以上の条件でエツチングを行うと、第2図(a)に示す
ように基体(23)は、エツチングガスによるCQイオ
ン(26)でエツチングされながら溝側面上部に厚い堆
積膜(24)が形成される。この堆積膜は、エツチング
が進むにつれ除々に厚く堆積していくため、エツチング
深さが深くなるにつれ溝の実質的な開口幅(25)がせ
ばまりその結果、図の如くテーパ状の溝となる。この形
状は、後の工程でこの溝に絶縁膜などを埋め込む場合に
極めて好都合である。すなわち、溝内部に″す”を残さ
ずに埋め込むことが可能となる。
この堆積膜(24)の組成はシリコン酸化物であると考
えられる。例えばCらだけでエツチングした場合、マス
クのSiO□から酸素が供給されるとともに、マスクお
よび基板のエツチング生成物5iCQつ(X=1〜4)
がプラズマ中で酸化され、イオン衝撃の少ない溝側面に
堆積したものと考えられる。
またC息2の流量が少ないほど堆積は起こりやすい。
なぜならばエツチング速度がガス流量によらず一定であ
るとするとCD、2流量を上げた場合堆積膜のソースと
なる前記エツチング生成物5iCI2yおよび5in2
から放出される酸素の量が相対的に減少するためである
又、堆積膜(24)はCI2□ガスの流量が20cc〜
60cc/minの範囲にあれば、例えば0.5pの開
口部に対して厚くつきすぎることはない。但し、流量が
〜20ccの場合、堆積膜厚はより厚く開口部側壁に堆
積するため開口幅がせばまりテーパの角度は大となって
くるが、アンダーカットを防止するという効果は得られ
る。
次に、基板(23)に所望の溝の形状が形成されたら第
2図(b)に示すように堆積膜(24)を希フッ酸処理
して除去することができる。この実施例では3pの深さ
、開口径は0.5jJnであったが、深さは5p程度ま
でエツチング可能である。
また、CQ2ガスに酸素(0□)(5%)を添加して同
様にエツチングを行なうと堆積膜は第2図(a)に示し
たものよりも厚く堆積する。
ここで、エツチング中の冷却水温度を上げ、同様に形状
を観察すると、温度上昇に伴い、上述の堆積膜は薄くな
り(堆積膜の吸着確立が低下することが原因と考えられ
る)、70℃以上では、第十図に示す様に、側面を保護
できずアンダーカットを生ずる。したがって、良好なエ
ツチング形状を得るためには、基板温度は少なくとも7
0℃未満に保ち得るように冷却水温度を設定する。
以上、述べたようにエツチングを行なえば、基体(23
)にはアンダーカットの生じない溝を形成することがで
きる。
第」し4去】1殊 次に、単結晶Si基板(23)に対して、エツチングガ
スとしてCBrF3ガスを用いてエツチングした場合に
ついて示す。マスクは第1の実施例と同様に5in2膜
(22)を用い、ガス圧力はやはり、高真空の5 X 
10−2Torr、流量は30 cc /分とした。第
3図は。
12一 基板冷却を十分性ないながらエツチングをした場合の溝
のエツチング形状の断面図である。(33)はエツチン
グガスにより生じたイオンである。Ca2ガスを用いた
場合と異なり、溝(30)の側壁(31)には厚い堆積
膜は観察されないがアンダーカットは発生しない。これ
は、側壁(31)には薄いが強固なフロロカーボン(C
Fつ)系の堆積膜(32)が形成されたからと考えられ
る。すなわち弗素(F)を含むガスによるシリコン基板
のエツチングでは、エツチング生成物として比較的蒸気
圧の高いSiFつが生成される。この場合5i−Fの結
合は第1の実施例で生成されたSi −C1の結合より
大きいので酸化されにくい。このためSiを含む厚い堆
積膜は生じないが、本来、堆積膜を生じ易いCFXを含
むため薄い膜が側壁に付着し、アンダーカットを生じな
いようにできるのである。
又、基板温度を上昇させて溝の形状を観察した未満に冷
却すればアンダーカットは生じなかった。
又、堆積膜の除去は酸素プラズマにさらした後、第1の
実施例と同様に希フッ酸処理をすることにより行なえば
よい。
この実施例では、CF系のガスを用いたがCH(ハイド
ロカーボン)系のガスでエツチング生成物と反応し、堆
積を生じるものであれば何でもよい。
又、本発明は上述した第1及び第2の実施例以外にも、
本発明の要旨を逸脱しない範囲で適宜応用可能であり、
例えば導入するエツチングガスの圧力は10”2Tor
r未満であれば本発明による効果が得られ、又、基体は
Si、 Ge、 GaAs、 InPなどの半導体材料
、AQ、 MoSi2等の金属、金属シリサイドでもよ
い。
〔発明の効果〕
以上述べたように、本発明によれば開口幅が狭い溝であ
っても、溝の側壁は堆積膜で保護されるのでアンダーカ
ットを生じることなく良好なエツチングをすることがで
きる。
【図面の簡単な説明】
第1図は本発明に用いたドライエツチング装置の一例を
示す概略構成図、第2図は本発明による第1の実施例を
説明するための図、第3図は本発明による第2の実施例
を説明するための図、第4図は反応性イオンエツチング
(RIE)法の説明図、第5図は従来のRIE法の問題
点を説明するための図である。 10・・・真空容器、    11・・・第1の電極、
12・・・第2の電極、   13・・・被エツチング
基体、17・・エツチングガス導入口、 24.32・・・堆積膜。 代理人 弁理士  則 近 憲 体 間     竹 花 喜久男

Claims (9)

    【特許請求の範囲】
  1. (1)主表面上に選択的にマスクが形成された被エッチ
    ング基体を載置した第1の電極とこの第1の電極に対向
    して設けられた第2の電極を内部に備えた容器の中にガ
    ス圧力を1^−^2Torr未満に設定するようにエッ
    チングガスを導入するとともに前記第1及び第2の電極
    間にプラズマを生起せしめ、かつ前記試料の温度は70
    ℃未満に冷却することを特徴とするドライエッチング方
    法。
  2. (2)前記エッチングガスは、プラズマ重合により堆積
    を生じるガス、或いはエッチング生成物と反応して堆積
    を生じるガスである特許請求の範囲第1項記載のドライ
    エッチング方法。
  3. (3)前記エッチングガスは、少なくとも塩素、弗素な
    どのハロゲン元素を含むガスである特許請求の範囲第1
    項乃至第2項記載のドライエッチング方法。
  4. (4)前記基体は、単結晶シリコン、多結晶シリコン、
    アモルファスシリコン、ゲルマニウム(Ge)、ガリウ
    ムヒ素(GaAs)、インジウムリン(InP)、など
    の半導体材料、アルミニウム(Al)、モリブデンシリ
    サイド(MoSi_2)等の金属、金属シリサイドであ
    る特許請求の範囲第1項記載のドライエッチング方法。
  5. (5)前記第1の電極が70℃未満に冷却されることを
    特徴とする特許請求の範囲第1項記載のドライエッチン
    グ方法。
  6. (6)前記プラズマの生起は、前記第1及び第2の電極
    間に高周波電力を印加することにより行なう特許請求の
    範囲第1項記載のドライエッチング方法。
  7. (7)前記マスクは、被エッチング基体の酸化物である
    特許請求の範囲第1項記載のドライエッチング方法。
  8. (8)前記基体は、静電チャック方式により前記第1の
    電極上に固定することを特徴とする特許請求の範囲第1
    項記載のドライエッチング方法。
  9. (9)前記エッチングガスは、酸素を含むことを特徴と
    する特許請求の範囲第1項乃至第2項記載のドライエッ
    チング方法。
JP26955186A 1986-11-14 1986-11-14 ドライエツチング方法 Pending JPS63124420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26955186A JPS63124420A (ja) 1986-11-14 1986-11-14 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26955186A JPS63124420A (ja) 1986-11-14 1986-11-14 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS63124420A true JPS63124420A (ja) 1988-05-27

Family

ID=17473952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26955186A Pending JPS63124420A (ja) 1986-11-14 1986-11-14 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS63124420A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130822A (ja) * 1988-11-11 1990-05-18 Hitachi Ltd プラズマエッチング方法
JPH02155230A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd ドライエッチング装置
JPH02298025A (ja) * 1989-05-12 1990-12-10 Nec Corp ベルマニウムのエッチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130822A (ja) * 1988-11-11 1990-05-18 Hitachi Ltd プラズマエッチング方法
JPH02155230A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd ドライエッチング装置
JPH02298025A (ja) * 1989-05-12 1990-12-10 Nec Corp ベルマニウムのエッチング方法

Similar Documents

Publication Publication Date Title
US5416048A (en) Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage
JP3390814B2 (ja) 酸化物部分又は窒化物部分を含む被処理体のエッチング方法
US5266154A (en) Dry etching method
US5310454A (en) Dry etching method
US5593539A (en) Plasma source for etching
JP3533105B2 (ja) 半導体装置の製造方法と製造装置
JP3253215B2 (ja) エッチング方法及びエッチング装置
JPS5814507B2 (ja) シリコンを選択的にイオン食刻する方法
US6402974B1 (en) Method for etching polysilicon to have a smooth surface
US4364793A (en) Method of etching silicon and polysilicon substrates
JPS63124420A (ja) ドライエツチング方法
JPH01194325A (ja) ドライエッチング方法
JP3908898B2 (ja) 炭素系材料のエッチング方法
JPS62503204A (ja) ドライエッチングを含むデバイスの製作プロセス
JP3002033B2 (ja) ドライエッチング方法
JPH0458176B2 (ja)
JP2949731B2 (ja) 半導体装置の製造方法
JP3086234B2 (ja) 表面処理方法
JP3124599B2 (ja) エッチング方法
JPH0760815B2 (ja) ドライエッチング方法
JPH0485928A (ja) ドライエッチング方法
JP3038984B2 (ja) ドライエッチング方法
JPS59124135A (ja) 反応性イオンエツチング方法
JPH0770510B2 (ja) プラズマ処理装置
JP2602285B2 (ja) 半導体装置の製造方法