JP3390814B2 - 酸化物部分又は窒化物部分を含む被処理体のエッチング方法 - Google Patents

酸化物部分又は窒化物部分を含む被処理体のエッチング方法

Info

Publication number
JP3390814B2
JP3390814B2 JP29659991A JP29659991A JP3390814B2 JP 3390814 B2 JP3390814 B2 JP 3390814B2 JP 29659991 A JP29659991 A JP 29659991A JP 29659991 A JP29659991 A JP 29659991A JP 3390814 B2 JP3390814 B2 JP 3390814B2
Authority
JP
Japan
Prior art keywords
etching
film
gas
processed
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29659991A
Other languages
English (en)
Other versions
JPH05247673A (ja
Inventor
好文 田原
能久 平野
功宏 長谷川
啓治 堀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Tokyo Electron Ltd
Original Assignee
Toshiba Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Electron Ltd filed Critical Toshiba Corp
Priority to JP29659991A priority Critical patent/JP3390814B2/ja
Publication of JPH05247673A publication Critical patent/JPH05247673A/ja
Application granted granted Critical
Publication of JP3390814B2 publication Critical patent/JP3390814B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば半導体素子に
おける酸化膜又は窒化膜のエッチング方法に関するもの
である。
【0002】
【従来の技術】マイクロエレクトロニクスの中核をなす
集積回路の集積度は年々増加しており、集積度の増加と
ともに、パターン幅が次第に小さく、かつ深くなってい
る。これに対応することができる薄膜加工技術として、
低圧(高真空)でのドライエッチング方法が開発されて
いる(特開昭61−256727号公報、62−194
623号公報など参照)。
【0003】このドライエッチング方法としてプラズマ
エッチング、スパッタエッチング、ECRエッチング、
マグネトロンエッチング、およびイオンビームエッチン
グが存在する。
【0004】これらドライエッチングにより、半導体素
子を加工する場合には、フレオン系ガスなどハロゲンを
含むガスを用いることによりエッチング速度は増大す
る。このため、この方法はリアクティブイオンエッチン
グ方法(RIE)に用いられている。RIE方法による
と、エッチングしたい試料のエッチング速度/ホトレジ
ストのエッチング速度の比(選択比)を大きく保ちなが
ら異方性エッチングを実現することができ、さらにエッ
チング速度が高いので生産性も向上する。
【0005】
【発明が解決しようとする課題】ところが、従来のRI
E方法においては、半導体素子の重要な絶縁材料である
SiO2 の薄膜にコンタクトホールをエッチング加工す
る場合に、その選択比(基板であるSiのエッチングレ
ート(E/R)に対するその上に形成されるSiO2 膜
のエッチングレートの比)は13前後が限界である。こ
の値ではコンタクトホールが開口された後にシリコン基
板がSiO2 の1/13の速度でエッチングされる。エ
ッチング速度のバラツキやSiO2 膜厚にバラツキがあ
る現状では、一定の時間、オーバーエッチングを行って
コンタクトホールの開口を確実に行う必要があり、ある
程度Si基板がエッチングされる現象は避けられない。
【0006】一方、MOSLSI素子などの半導体素子
では、集積度の向上とともにコンタクトホールの下に形
成されるp−n接合層の深さを浅くする必要があり、オ
ーバーエッチング中にp−n接合層までSi基板が削れ
てしまう問題が発生しつつある。
【0007】この発明は上記事情に鑑みなされたもの
で、その目的は、酸化膜や窒化膜を基板に対して高選択
比でエッチングすることができ、異方性が良好であり、
さらにマイクロローディング効果、すなわちエッチング
径が小さくなるとエッチング深さが減少する効果を抑制
することができる酸化物部分又は窒化物部分を含む被処
理体のエッチング方法を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、この発明の酸化物部分を含む被処理体のエッチング
方法は、下地がSi、ポリSi、WSi、MoSiある
いはTiSiのいずれかで被エッチング膜は酸化膜とす
る被処理体を処理容器内に装入する工程と、処理容器内
において少なくとも炭素(C)とフッ素(F)とを含む
ガスのプラズマにより被処理体の酸化物部分をエッチン
グする工程とを具備し、前記プラズマの雰囲気に酸化
数4未満の炭素(C)と酸素(O)とを含むガス、例え
ば一酸化炭素(CO)ガスを存在させ、この際、一酸化
炭素(CO)ガスの供給量は少なくとも前記炭素(C)
とフッ素(F)とを含むガスの供給量以上とすることを
特徴とするものである。この場合、前記酸化膜はSiO
膜、SiON膜、あるいはリン(P)やボロン(B)
等の添加物を含むケイ酸ガラス膜とすることができる。
また、前記酸化膜はTa膜あるいはTiO膜と
することもできる。
【0009】また、この発明の窒化物部分を含む被処理
体のエッチング方法は、下地がSi、ポリSi、WS
i、MoSiあるいはTiSiのいずれかで被エッチン
グ膜は窒化膜とする被処理体を処理容器内に装入する工
程と、処理容器内において少なくとも炭素(C)とフッ
素(F)とを含むガスのプラズマにより被処理体の窒化
物部分をエッチングする工程とを具備し、前記プラズマ
の雰囲気に酸化数4未満の炭素(C)と酸素(O)と
を含むガス、例えば一酸化炭素(CO)ガスを存在さ
せ、この際、一酸化炭素(CO)ガスの供給量は少なく
とも前記炭素(C)とフッ素(F)とを含むガスの供給
量以上とすることを特徴とするものである。この場合、
前記窒化膜はSiN膜あるいはTiN膜とすることがで
きる。
【0010】また、前記被エッチング膜のエッチングマ
スクとしてレジスト膜が形成されていてもよい。
【0011】この発明においては、少なくとも炭素
(C)とフッ素(F)とを含むガスのプラズマにより被
処理体の酸化膜又は窒化膜をエッチングする際に、プラ
ズマの雰囲気中に酸化数4未満の炭素(C)と酸素
(O)とを含む一酸化炭素(CO)ガスを存在させ、こ
の際、一酸化炭素(CO)ガスの供給量は少なくとも前
記炭素(C)とフッ素(F)とを含むガスの供給量以上
とする
【0012】典型的には、少なくとも炭素(C)とフッ
素(F)とを含むガスとして、例えばフレオンガス(例
えばCHF3 )を用い酸化数4未満の炭素CとOを含む
ガスとして、例えば一酸化炭素(CO)ガスを用いて、
これらを処理容器中に導入すると共に、容器内を真空雰
囲気にして、例えば高周波電源(RF電源)によりプラ
ズマを生起させる。このプラズマにより、容器内に位置
された被処理体の酸化物部分(例えば酸化膜)又は窒化
物部分(例えば窒化膜)をエッチングする。
【0013】少なくとも炭素(C)とフッ素(F)とを
含むガスとしては、CHF3 、CBrF3 のようなフレ
オンガスを用いることもできる。
【0014】酸化数4未満の炭素(C)と酸素(O)と
を含むガスとしては、上述のようにCOガスが挙げられ
るが、その他に、COOH、HCHO、CH3 COO
H、CH3 OHガスを好適に用いることができる。ま
た、これらの化合物ガスに限らず、酸化数4未満のCと
Oとが存在していれば、CとOとを個別に供給してこれ
らを共存させるようにしても構わない。例えば、処理容
器の内壁にC膜を形成し、このC膜をエッチングするこ
とによりCのガスを生成させ、さらにOを供給すること
により、CとOとを共存させるようにしてもよい。
【0015】Cの酸化数が4のCO2 ガスを供給した場
合には、垂直性(異方性)は向上するが、選択比が低下
してしまい好ましくない。
【0016】このように、酸化数4未満のCとOとを含
むガスをプラズマの雰囲気中に存在させると、少なくと
も炭素(C)とフッ素(F)とを含むガスが分解して形
成されるフリーラジカルが減少すると共に、Cが生成さ
れるような反応が生じるものと考えられる。すなわち、
例えば少なくとも炭素(C)とフッ素(F)とを含むガ
スとしてCHF3 を用い、酸化数4未満のCとOとを含
むガスとしてCOを用いてエッチングした場合に、プラ
ズマ中でCHF3 分子が分解して形成されるCF2 ラジ
カルと添加されたCO分子の間で、 CF2 +CO→COF2 +C なる化学反応が生じるものと推測される。
【0017】CF2 ラジカルは互いに反応重合してフロ
ロカーボン系のポリマーを形成し、そのポリマーが小さ
い穴の底や側壁に堆積しやすいことが知られている。従
って、上記化学反応によりCF2 が減少すると、重合膜
の堆積が抑制され、結果としてエッチングの垂直性(異
方性)が向上し、マイクロローディング効果も抑制され
る。
【0018】また、上述の反応により生成されたCによ
り、露出した基板の表面にC膜が形成され、このC膜に
より基板表面が保護され、基板のエッチングが抑制され
る。一方、酸化膜の上ではエッチング反応により生ずる
酸素が炭素と結合しCOやCO2 を形成するためCの堆
積が抑制され、エッチングが速やかに進行する。その結
果、酸化膜の基板に対するエッチング選択比が向上す
る。また、Cはマイクロローディング効果の抑制に悪影
響を与えることはない。
【0019】なお、少なくとも炭素(C)とフッ素
(F)とを含むガスとしてフレオンガスを用い、酸化数
4未満のCとOとを含むガスとしてCOを用いる場合に
は、COガスの量がフレオンガス量以上であることが好
ましい。
【0020】
【作用】このようにエッチングのためのプラズマ雰囲気
中に、酸化数4未満の炭素(C)と酸素(O)とを含む
ガス、例えば一酸化炭素(CO)ガスを存在させ、この
際、一酸化炭素(CO)ガスの供給量を少なくとも炭素
(C)とフッ素(F)とを含むガスの供給量以上とする
ことにより、少なくとも炭素(C)とフッ素(F)とを
含むガスが分解して形成されるフリーラジカルが減少す
ると共に、炭素(C)が生成される。これにより、異方
性が良好であり、マイクロローディング効果が抑制さ
れ、さらに選択性が高い酸化膜又は窒化膜のエッチング
方法が実現される。
【0021】
【実施例】以下に、図面を参照してこの発明の方法をマ
グネトロンエッチング方法に適用した一実施例について
説明する。
【0022】図1は、この発明を実施するためのマグネ
トロンエッチング装置の一例を示す概略構成図である。
【0023】このマグネトロンエッチング装置10は、
処理容器1と、一対の電極2,3と、磁石9と、電源1
2とを備えている。
【0024】処理容器1は、その中で被処理体5例えば
半導体ウエハをエッチング処理するためのもので、その
側方下部に設けられた排気口11を介して図示しない排
気手段(真空ポンプ)により排気することによって、そ
の中が真空に保持される。この処理容器1には、一対の
対向した電極が設けられる。例えば図示のように、処理
容器1の上壁が上側電極2、底壁が下側電極3となって
いる。そして、電極2と容器1の側壁とは絶縁部材14
により絶縁されている。電極3はその上部中央に円板状
の凸部(サセプタ)4を有し、このサセプタ4上に被処
理体5例えは半導体ウエハが支持される。なお、この被
処理体5を確実にサセプタ4上に支持させるため、チャ
ック機構例えば静電チャック6をサセプタ4上に設け、
その上に被処理体5を吸着させる。
【0025】上側電極2の内部にはサセプタ4に対向す
るように円板状の空間7が形成されており、この空間7
に連通して処理容器1内に向かう多数のガス拡散孔8が
形成されている。
【0026】空間7には処理ガスを導入するためのガス
導入管(図示せず)が連結されており、この導入管から
の処理ガスが空間7及び拡散孔8を介して容器1内に導
入される。なお、必要に応じて処理ガスを常温以上に加
熱する手段を設け、この加熱手段を通して処理ガスを供
給してもよい。
【0027】処理容器1外の上側電極2の上方には被処
理体5の表面に水平な方向の磁界を形成する磁石9が設
けられている。この磁石9はモータなどの駆動機構(図
示せず)により所望の回転速度で回転され、これにより
被処理体5の表面に均一な平行磁界が形成される。
【0028】下側電極3には被処理体5の温度を所望温
度、(例えば−150℃〜300℃に設定可能な温度調
節機構(図示せず)が設けられている。
【0029】下側電極3にはコンデンサ13を介してR
F電源12が接続されており、この電源12は接地され
ている。そして、この電源12から上側電極2と下側電
極3との間に、高周波電力、例えば13.56MHz の電
力が供給される。ここでは上側電極2を接地電極として
下側電極3に高周波電力が供給されるように構成されて
いるが、下側電極3を接地電極として上側電極に高周波
電力を供給するようにしてもよい。
【0030】このように構成された装置によって被処理
体5のエッチング処理を行うためには、先ず、処理容器
1内に被処理体5を搬入し、この被処理体5を静電チャ
ック6上に吸着させる。その後、処理容器1内を排気孔
11から空気ポンプ(図示せず)により排気し、真空度
を例えば10mTorr にする。
【0031】次に、空間7から拡散孔8を介して処理ガ
スを供給すると共に、上側電極2と下側電極3との間に
電源12により高周波電力を供給する。この際に、磁石
9によって電極間に水平磁界が印加されるので、被処理
体5の表面には水平磁界と、この磁界に直交する電界が
形成され、マグネトロン放電が被処理体5の表面に励起
する。磁石9は回転されているため、このマグネトロン
放電は均一に励起する。このようなマグネトロン放電で
は、電極間に存在する電子がサイクロン運動を行い、電
子が分子に衝突することによって分子が電離する回数が
増加し、10-2〜10-3Torrという比較的低圧力でも、
1μm/minという高いエッチング速度を得ることが
できる。
【0032】また、この放電はこのような低圧中でのエ
ッチングを可能にするのみならず、より垂直なエッチン
グを可能とする。
【0033】上記の処理ガスとしては、エッチングガス
である少なくとも炭素(C)とフッ素(F)とを含むガ
スと、酸化数4未満のCとOを含むガスとを用いる。エ
ッチングガスとしては、上述したように、フッ素を含む
ガス、例えばCHF3 、CBrF3 のようなフレオン系
のガス が好適である。また、酸化数4未満のCとOを
含むガスとしてはCOが好適である。
【0034】このようなエッチング装置10によりエッ
チングされた被処理体5(例えば半導体ウエハ)のエッ
チングパターンは、例えば、図2(A)、(B)に示す
ように形成される。ここで用いた被処理体5は、半導体
基板例えばSi基板21の表面に酸化膜例えばSiO2
膜22が形成され、このSiO2 膜22上にホトレジス
ト層23が形成されたものである。ホトレジスト層23
は図2(A)に示すように、ホトエッチングされてマス
クが形成され、マスクされていない部分がエッチングさ
れてエッチング孔24が形成される。
【0035】この発明は、半導体基板上に酸化膜又は窒
化膜が形成された被処理体のみならず、酸化物又は窒化
物基板上に半導体膜を設けた被処理体にも適用すること
ができる。その場合のエッチングの例を図3(A)〜
(D)に示す。図3(A)に示すように、SiO2 基板
30上にポリSi膜31を形成する。次に図3(B)に
示すように、その上にレジスト膜32を形成してポリS
i膜をエッチングする。さらに図3(C)に示すよう
に、レジスト膜32を除去する。このようにして準備さ
れた被処理体に対して、この発明のエッチング方法を適
用し、図3(D)に示すように、SiO2 基板30にエ
ッチング垂直性の高いエッチング孔33を形成すること
も可能である。
【0036】なお、この発明のエッチング方法は、被処
理体の基板(下地)としてSi(単結晶)、SiO2
限らず、ポリSi、WSi、MoSi、TiSiなど他
の材料を使用しても適用可能である。
【0037】また、エッチング加工する膜としては、S
iO2 等の酸化膜単独のみならず、SiN膜等の窒化膜
単独にも適用でき、SiO2 とSiNとの積層膜、さら
にSiON膜にも適用し得る。さらに、Si以外の酸化
膜又は窒化膜についても適用可能であり、例えばTa2
5 、TiO2 、TiNに適用可能である。
【0038】またリンやボロン等の添加物を含むケイ酸
ガラス類一般のエッチングにも適用可能である。
【0039】次に、この発明の方法を用いて、実際に上
記したマグネトロンRIEエッチングを行った結果につ
いて説明する。
【0040】図1に示す装置を用い、サセプタ4を直径
180mmとし、サセプタ4上に、被処理体5として図2
(B)に示したような構造のシリコンウエハを載置し
た。空間7内に、エッチングガスとしフレオン系のガス
であるCHF3 ガス及び添加ガスとしてCOガスを導入
した。空間7においてこれらが混合されて形成された混
合ガスを拡散孔8を介してシリコンウエハ5の表面近傍
に拡散させ、処理容器1内の圧力を40mTorr とした。
磁石9から120Gの磁界を印加しつつ、RF電源12
から600WのRF電力を供給して、マグネトロン放電
を生じさせ、その際のプラズマによりエッチングを進行
させた。
【0041】図4はCHF3 とCOとの供給比を変化さ
せた場合(A,B,C,D点)における、SiO2 膜2
2のエッチングレート(a1 グラフ)、Si基板21の
エッチングレート(b1 グラフ)、SiO2 膜22のS
i基板21に対する選択比(c1 グラフ)、レジスト2
3(P,R)のエッチングレート(d1 グラフ)および
SiO2 膜22のレジスト23に対する選択比(e1
ラフ)を示したものである。
【0042】なお、エッチングレートの単位はA(オン
グストローム)/min(分)である。CHF3 とCO
との供給量の比としては、総供給量を50sccmとし、そ
の割合を50:0(Aで示す)、40:10(Bで示
す)、25:25(Cで示す)および15:35(Dで
示す)とし、これら各比におけるそれぞれの値がプロッ
トされている。
【0043】エッチング加工において最も重要な要素は
Si基板21に対するパターン層SiO2 膜22の選択
比が高いことである。図4から明らかなように、従来の
CHF3 のみの供給によるRIEエッチングのときはパ
ターン層SiO2 の基板Siに対する選択比が12.8
の値(c1 グラフにおけるA)であるのに対し、COガ
スを供給したB、C、Dでは選択比が高まっているのが
判る。特にCO供給量がCHF3 供給量より多い(C
O:CHF3 の供給量が1:1以上)、C、Dでは1
6.7、22.9と基板Siに対するパターン層SiO
2 の選択比が極めて良好なることが判る。
【0044】また、パターン層SiO2 のレジスト層
(例えばボラック系のホトレジスト)に対する選択比
(e1 グラフ)は、COの添加に伴って直線的に上昇
し、DではCOを添加しないAに比較してほぼ2倍にな
っていることが判る。
【0045】なお、図4から明らかなように、パターン
層SiO2 のエッチングレート(a1 グラフ)、基板S
iのエッチングレート(b1 グラフ)およびレジスト層
のエッチングレート(d1 グラフ)はCOの添加量の増
大とともにほぼ直線的に減少している。
【0046】なお、A乃至Dにおけるb1 グラフを除く
各グラフ(a1 、c1 、d1 、e1)のプロット値は後
述する図7のA乃至Dの測定値の欄に示されている。
【0047】図5はCHF3 ガスとCOガスとの流量比
をパラメータとしてマイクロローディング効果を試験し
た結果を示す図である。
【0048】ここでマイクロローデイング効果は、 {(各コンタクト穴のエッチングレート)/(スクライブラインのエッチング コート)}×100(%) の値がコンタクト径の減少に伴って減少する効果をい
う。
【0049】図中、縦軸は、100μmのスクライブパ
ターン部分のSiO2 エッチング速度で規格化したコン
タクトホールのSiO2 のエッチング速度を示してい
る。また、横軸はコンタクトホールの大きさを示す。
【0050】CHF3 50sccm:CO 0sccmの場合
0.8μmパターンで70%、0.6μmパターンでは
40%にエッチング速度が低下する。これに対し、CH
3 25sccm:CO25sccmでは、0.8μmパターン
で90%、0.6μmパターンでは80%まで改善す
る。さらに、CHF3 15sccm:CO35sccm場合、エ
ッチング速度はパターンサイズに依存せずマイクロロー
ディング効果が解消されたことが確認された。
【0051】図6は、CHF3 の供給量を一定(90sc
cm)とし、これに対して、CO流量を90(Eで示
す)、180(Fで示す)および270(Gで示す)sc
cmとした場合のパターン層SiO2 層のエッチングレー
ト(a2 グラフ)、パターン層SiO2 のエッチングレ
ートの均一性(fグラフ:パーセントで示す)、基板S
iのエッチングレート(b2 グラフ)、パターン層の基
板Siに対する選択比(c2 グラフ)、レジスト層のエ
ッチングレート(d2 グラフ)およびパターン層SiO
2 のレジスト層に対する選択比(e2 グラフ)を示して
いる。
【0052】図6の各グラフの状態は、図4の各グラフ
の状況と類似しており、CHF3 流量に対するCO流量
を増大していくと、SiO2 のエッチングレート(a2
グラフ)、基板Siに対するSiO2 のエッチングレー
ト(b2 グラフ)およびレジスト層に対するSiO2
エッチングレート(d2 グラフ)はほぼ直線的に減少す
るが、SiO2 の基板Siに対する選択比(c2 グラ
フ)およびSiO2 のレジスト層に対する選択比(e2
グラフ)は直線的に増大し、特にc2 グラフにおいて、
CHF3 のみの場合の選択比の値は12.8(図4のA
における測定値)であったものが、COをCHF3 と同
量加えたときには、ほぼその値が20となり、CO流量
をCHF3 流量の2倍、3倍としたときには選択比は更
に増大し、結局CO添加量はCHF3 流量と同量(流量
比1:1)以上添加するのが好ましいということが確認
された。また、fグラフが示すように、COの添加量が
増加しても、SiO2 のエッチングレートの均一性は変
化しないことが判る。
【0053】また、図6のFのエッチング条件でボロ
ン、リン添加ケイ酸ガラスのエッチングを行ったところ
4400A/minのエッチング速度が得られ、Si基
板に対する選択比は57に達した。
【0054】図7は、図4の各ガス比(A乃至D)にお
ける測定値と、各ガス比においてコンタクト径(μm)
を1.2、0.8、0.6と3つに変化させたときのエ
ッチング状態を示すものである。この図から、COを添
加した場合、コンタクト径が小さくなっても、そのエッ
チング深さは変化せず、エッチング径が小さくなるとエ
ッチング深さが減少するというマイクロローディング効
果が大幅に抑制されていることが判る。
【0055】この例のエッチングにおいては、上述した
ように、プラズマ中でCHF3 分子が分解して形成され
るCF2 ラジカルと添加されたCO分子の間で、 CF2 +CO→COF2 +C なる化学反応が生じているものと推測される。
【0056】この化学反応により、互いに反応し重合し
てフロロカーボン系のポリマーを形成するCF2 ラジカ
ルが減少することが判る。従って、このようにして形成
されるポリマーが小さい穴の底や側壁に堆積することが
抑制され、エッチングの垂直性が上昇し、マイクロロー
ディング効果も抑制される。
【0057】また、上述の反応により生成した炭素
(C)により図2(B)に示すようにエッチングされた
露出するSi基板の表面にC膜25が形成され、このC
膜25によりSi基板表面が保護され、エッチングが抑
制される。一方、SiO2 膜の上ではSiO2 のエッチ
ング反応により生ずる酸素が炭素と結合しCOやCO2
を形成するため、Cの堆積が抑制され、エッチングが速
やかに進行する。その結果SiO2 膜のSi基板に対す
る選択比が向上する。
【0058】図8は、図7の各ガス比(A乃至D)にお
ける各状態におけるエッチングのテーパ角(エッチング
溝部分の側壁の勾配を表わす)を示したものである。こ
こでは、コンタクト径が0.6、0.8、1.2μmの
ときの各ガス比(A乃至D)におけるテーパ角をt1
2 、t3 のグラフに夫々示している。これらグラフに
よれば、CO流量が増加するに従って、テーパ角が増加
することが判る。特に、CO流量をCHF3 流量と同一
もしくはそれ以上にするとテーパ角が大きく上昇し、エ
ッチング加工の加工穴の垂直性(異方性)が向上するこ
とが判る。
【0059】図9は、図2(B)に示すウエハの温度を
−30℃から150℃の間で変化させた場合のエッチン
グ溝のテーパ角θの変化を示す。この図から明らかなよ
うにこの発明の実施例であるCHF3 +CO(ガス比:
D、コンタクト径0.6μm)では、ウエハ温度が変化
しても、テーパ角θは安定して垂直に近い値が得られる
のに対し、従来のようにCHF3 のみ(コンタクト径
0.6μm)ではテーパ角θが温度によって大きく変化
するこが判る。
【0060】このように、この発明の方法によってエッ
チング溝の垂直性が向上するのは、上述したように、酸
化数4未満のCとOとを含むガスの効果である。
【0061】なお、この実施例によって形成されたC膜
はエッチング後取り除く必要がある。このC膜の除去は
どのような方法で行ってもよいが、図2(A)に示すレ
ジスト層23を除去する際のアッシング工程により同時
に除去することができる。
【0062】以上説明したマグネトロンプラズマエッチ
ング装置によるエッチングは、ここで説明した条件に限
らず種々の条件で行うことができる。例えば、処理容器
内の圧力は5〜300mTorr の範囲が好適である。ま
た、投入電力はサセプタの大きさに応じて変化されるも
のであるが、およそ200〜1500Wが採用される。
さらに磁石は30〜300G程度の磁界に設定される。
【0063】なお、上記実施例でマグネトロンプラズマ
エッチングした例について説明したが、この発明はEC
Rエッチング、RIEエッチング、通常のプラズマエッ
チングなど、ドライエッチングであれば何れにも適用す
ることができる。
【0064】
【発明の効果】以上に説明したように、この発明によれ
ば、酸化膜や窒化膜を基板に対して高選択比でエッチン
グすることができ、しかも基板に影響を与えることなく
処理層の加工が可能となり、マイクロローディング効果
を大幅に改善でき、エッチング加工の異方性をも向上さ
せることができるなどの優れた効果を奏する。
【図面の簡単な説明】
【図1】この発明に係るエッチング方法を実施するため
に用いられるドライエッチング装置の一実施例を示す概
略構成図である。
【図2】図1に示される装置で処理される半導体ウエハ
のエッチング工程の一例を説明するための図である。
【図3】同エッチング工程の他の例を説明するための図
である。
【図4】図1の装置により、供給するCHF3 とCOと
の総流量を一定にし、かつCHF3 流量とCO流量との
比を変化させてこの発明の方法を実施する際の、CHF
3 流量とCO流量との比と、各薄膜層のエッチングレー
ト、並びにパターン層SiO2 のSi基板及びレジスト
層に対する選択比との関係を示すグラフである。
【図5】CHF3 ガスとCOガスとの流量比をパラメー
タとしたときのマイクロローディング効果を示すグラフ
である。
【図6】図1の装置により、供給するCHF3 流量を一
定にし、CO流量を変化させてこの発明の方法を実施す
る際の、CO流量と、各薄膜層のエッチングレート、パ
ターン層SiO2 のエッチングの均一性、並びにパター
ン層SiO2 のSi基板及びレジスト層に対する選択比
との関係を示すグラフである。
【図7】図4の各測定点においてコンタクト径を変化さ
せた場合のエッチング状態を示す図である。
【図8】図7に示したエッチングを行った際のテーパ角
を示すグラフである。
【図9】この発明方法のウエハ温度に対するエッチング
溝のテーパ角の変化を示す特性図である。
【符号の説明】
1 処理容器 2 上側電極 3 下側電極 5 被処理体(半導体ウエハ) 6 静電チャック 9 磁石
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 功宏 神奈川県川崎市幸区小向東芝町1 株式 会社東芝総合研究所内 (72)発明者 堀岡 啓治 神奈川県川崎市幸区小向東芝町1 株式 会社東芝総合研究所内 (56)参考文献 特開 昭62−274082(JP,A) 特開 昭53−20769(JP,A) 特開 昭58−19476(JP,A) 特開 昭61−247033(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 C23F 4/00

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 下地がSi、ポリSi、WSi、MoS
    iあるいはTiSiのいずれかで被エッチング膜は酸化
    膜とする被処理体を処理容器内に装入する工程と、 処理容器内において少なくとも炭素(C)とフッ素
    (F)とを含むガスのプラズマにより被処理体の酸化物
    部分をエッチングする工程とを具備し、 前記プラズマの雰囲気に、一酸化炭素(CO)ガスを存
    在させ、この際、一酸化炭素(CO)ガスの供給量は少
    なくとも前記炭素(C)とフッ素(F)とを含むガスの
    供給量以上とすることを特徴とする酸化物部分を含む被
    処理体のエッチング方法。
  2. 【請求項2】 下地がSi、ポリSi、WSi、MoS
    iあるいはTiSiのいずれかで被エッチング膜は酸化
    膜とする被処理体を処理容器内に装入する工程と、 処理容器内において少なくとも炭素(C)とフッ素
    (F)とを含むガスのプラズマにより被処理体の酸化物
    部分をエッチングする工程とを具備し、 前記プラズマの雰囲気に、酸化数4未満の炭素(C)と
    酸素(O)とを含むCOOH、HCHO、CH COO
    H、およびCH OHからなる群から選択される少なく
    とも1種のガスを存在させることを特徴とする酸化物部
    分を含む被処理体のエッチング方法。
  3. 【請求項3】 請求項1又は2記載の方法において、前
    記酸化膜はSiO膜、SiON膜、又はリン(P)や
    ボロン(B)等の添加物を含むケイ酸ガラス膜とするこ
    とを特徴とする酸化物部分を含む被処理体のエッチング
    方法。
  4. 【請求項4】 請求項1又は2記載の方法において、前
    記酸化膜はTa膜あるいはTiO膜とすること
    を特徴とする酸化物部分を含む被処理体のエッチング方
    法。
  5. 【請求項5】 下地がSi、ポリSi、WSi、MoS
    iあるいはTiSiのいずれかで被エッチング膜は窒化
    膜とする被処理体を処理容器内に装入する工程と、 処理容器内において少なくとも炭素(C)とフッ素
    (F)とを含むガスのプラズマにより被処理体の窒化物
    部分をエッチングする工程とを具備し、 前記プラズマの雰囲気に、一酸化炭素(CO)ガスを存
    在させ、この際、一酸化炭素(CO)ガスの供給量は少
    なくとも前記炭素(C)とフッ素(F)とを含むガスの
    供給量以上とすることを特徴とする窒化物部分を含む被
    処理体のエッチング方法。
  6. 【請求項6】 下地がSi、ポリSi、WSi、MoS
    iあるいはTiSiのいずれかで被エッチング膜は窒化
    膜とする被処理体を処理容器内に装入する工程と、 処理容器内において少なくとも炭素(C)とフッ素
    (F)とを含むガスのプラズマにより被処理体の窒化物
    部分をエッチングする工程とを具備し、 前記プラズマの雰囲気に、酸化数4未満の炭素(C)と
    酸素(O)とを含むCOOH、HCHO、CH COO
    H、およびCH OHからなる群から選択される少なく
    とも1種のガスを存在させることを特徴とする窒化物部
    分を含む被処理体のエッチング方法。
  7. 【請求項7】 請求項5又は6記載の方法において、前
    記窒化膜はSiN膜あるいはTiN膜とすることを特徴
    とする窒化物部分を含む被処理体のエッチング方法。
  8. 【請求項8】 請求項1ないし7のいずれかに記載の方
    法において、前記被エッチング膜のエッチングマスクと
    してレジスト膜が形成されていることを特徴とする酸化
    物部分又は窒化物部分を含む被処理体のエッチング方
    法。
  9. 【請求項9】 請求項1ないし8のいずれかに記載の方
    法において、前記少なくとも炭素(C)とフッ素(F)
    とを含むガスはフレオンガスであることを特徴とする酸
    化物部分又は窒化物部分を含む被処理体のエッチング方
    法。
  10. 【請求項10】 請求項9記載の方法において、前記フ
    レオンガスはCHFであることを特徴とする酸化物部
    分又は窒化物部分を含む被処理体のエッチング方法。
  11. 【請求項11】 請求項1、2、5又は6のいずれかに
    記載の方法において、前記エッチング工程は、マグネト
    ロンプラズマエッチング装置によって行われることを特
    徴とする酸化物部分又は窒化物部分を含む被処理体のエ
    ッチング方法。
JP29659991A 1990-10-19 1991-10-17 酸化物部分又は窒化物部分を含む被処理体のエッチング方法 Expired - Lifetime JP3390814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29659991A JP3390814B2 (ja) 1990-10-19 1991-10-17 酸化物部分又は窒化物部分を含む被処理体のエッチング方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP28315590 1990-10-19
JP2-300361 1990-11-05
JP30036190 1990-11-05
JP2-283155 1990-11-05
JP29659991A JP3390814B2 (ja) 1990-10-19 1991-10-17 酸化物部分又は窒化物部分を含む被処理体のエッチング方法

Publications (2)

Publication Number Publication Date
JPH05247673A JPH05247673A (ja) 1993-09-24
JP3390814B2 true JP3390814B2 (ja) 2003-03-31

Family

ID=26554921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29659991A Expired - Lifetime JP3390814B2 (ja) 1990-10-19 1991-10-17 酸化物部分又は窒化物部分を含む被処理体のエッチング方法

Country Status (6)

Country Link
US (1) US5302236A (ja)
EP (1) EP0482519B1 (ja)
JP (1) JP3390814B2 (ja)
KR (2) KR910010516A (ja)
DE (1) DE69121047T2 (ja)
TW (1) TW219405B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
JP2787646B2 (ja) 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
DE4315435C2 (de) * 1993-05-08 1995-03-09 Itt Ind Gmbh Deutsche Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten
JP2720763B2 (ja) * 1993-09-17 1998-03-04 日本電気株式会社 半導体装置の製造方法
US5399237A (en) * 1994-01-27 1995-03-21 Applied Materials, Inc. Etching titanium nitride using carbon-fluoride and carbon-oxide gas
JPH08153708A (ja) * 1994-11-29 1996-06-11 Nec Corp エッチング装置およびエッチング方法
JP3778299B2 (ja) * 1995-02-07 2006-05-24 東京エレクトロン株式会社 プラズマエッチング方法
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
US5928967A (en) * 1996-06-10 1999-07-27 International Business Machines Corporation Selective oxide-to-nitride etch process using C4 F8 /CO/Ar
GB9616225D0 (en) 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
DE69725245T2 (de) * 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
KR19980064466A (ko) * 1996-12-23 1998-10-07 윌리엄비.켐플러 이산화탄소로 실리콘 산화물을 에칭하는 공정
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
KR100458085B1 (ko) * 1997-06-30 2005-02-23 주식회사 하이닉스반도체 반도체장치제조방법
US6277720B1 (en) * 1997-06-30 2001-08-21 Texas Instruments Incorporated Silicon nitride dopant diffusion barrier in integrated circuits
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US5866485A (en) * 1997-09-29 1999-02-02 Siemens Aktiengesellschaft Techniques for etching a silicon dioxide-containing layer
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
JPH11354499A (ja) * 1998-04-07 1999-12-24 Oki Electric Ind Co Ltd コンタクトホール等の形成方法
US6455232B1 (en) 1998-04-14 2002-09-24 Applied Materials, Inc. Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
JP2991192B1 (ja) 1998-07-23 1999-12-20 日本電気株式会社 プラズマ処理方法及びプラズマ処理装置
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
JP3241020B2 (ja) 1999-03-26 2001-12-25 日本電気株式会社 半導体装置の製造方法
US6255179B1 (en) 1999-08-04 2001-07-03 International Business Machines Corporation Plasma etch pre-silicide clean
US20030010354A1 (en) * 2000-03-27 2003-01-16 Applied Materials, Inc. Fluorine process for cleaning semiconductor process chamber
US6500356B2 (en) * 2000-03-27 2002-12-31 Applied Materials, Inc. Selectively etching silicon using fluorine without plasma
US6436841B1 (en) 2001-09-10 2002-08-20 Taiwan Semiconductor Manufacturing Company Selectivity oxide-to-oxynitride etch process using a fluorine containing gas, an inert gas and a weak oxidant
US7067439B2 (en) 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
JP4495471B2 (ja) * 2004-01-13 2010-07-07 三星電子株式会社 エッチング方法
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20060105114A1 (en) * 2004-11-16 2006-05-18 White John M Multi-layer high quality gate dielectric for low-temperature poly-silicon TFTs
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US20080124937A1 (en) * 2006-08-16 2008-05-29 Songlin Xu Selective etching method and apparatus
TWI435376B (zh) * 2006-09-26 2014-04-21 Applied Materials Inc 用於缺陷鈍化之高k閘極堆疊的氟電漿處理
JP2010245101A (ja) * 2009-04-01 2010-10-28 Hitachi High-Technologies Corp ドライエッチング方法
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
US11164751B2 (en) 2017-06-08 2021-11-02 Showa Denko K.K. Etching method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5341076A (en) * 1976-09-27 1978-04-14 Toshiba Corp Process for treating bulb wastes containing mercury
JPS55143560A (en) * 1979-04-26 1980-11-08 Mitsubishi Electric Corp Manufacture of photomask
JPS56158452A (en) * 1980-05-12 1981-12-07 Mitsubishi Electric Corp Formation of pattern of electrode and wiring for semiconductor device
JPS57190320A (en) * 1981-05-20 1982-11-22 Toshiba Corp Dry etching method
JPS604270B2 (ja) * 1981-07-24 1985-02-02 三菱電機株式会社 クロム系膜のドライエツチング法
US4376672A (en) * 1981-10-26 1983-03-15 Applied Materials, Inc. Materials and methods for plasma etching of oxides and nitrides of silicon
JPS6077429A (ja) * 1983-10-04 1985-05-02 Asahi Glass Co Ltd ドライエツチング方法
JPH07105378B2 (ja) * 1984-08-24 1995-11-13 富士通株式会社 クロム系膜のドライエツチング方法
US4654112A (en) * 1984-09-26 1987-03-31 Texas Instruments Incorporated Oxide etch
US4582581A (en) * 1985-05-09 1986-04-15 Allied Corporation Boron trifluoride system for plasma etching of silicon dioxide
JPH0722152B2 (ja) * 1985-05-10 1995-03-08 ソニー株式会社 ドライエツチング方法
US4668338A (en) * 1985-12-30 1987-05-26 Applied Materials, Inc. Magnetron-enhanced plasma etching process
JPH0797575B2 (ja) * 1986-02-06 1995-10-18 沖電気工業株式会社 プラズマエツチング方法
US4786361A (en) * 1986-03-05 1988-11-22 Kabushiki Kaisha Toshiba Dry etching process
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
US4844773A (en) * 1987-07-16 1989-07-04 Texas Instruments Incorporated Process for etching silicon nitride film
JPH0618182B2 (ja) * 1987-08-05 1994-03-09 松下電器産業株式会社 ドライエッチング装置
JP2640828B2 (ja) * 1988-06-28 1997-08-13 富士通株式会社 半導体基板表面の自然酸化膜の除去方法

Also Published As

Publication number Publication date
EP0482519A1 (en) 1992-04-29
TW219405B (ja) 1994-01-21
DE69121047T2 (de) 1997-01-16
KR100227772B1 (ko) 1999-11-01
KR910010516A (ko) 1991-06-29
KR920008866A (ko) 1992-05-28
US5302236A (en) 1994-04-12
EP0482519B1 (en) 1996-07-24
JPH05247673A (ja) 1993-09-24
DE69121047D1 (de) 1996-08-29

Similar Documents

Publication Publication Date Title
JP3390814B2 (ja) 酸化物部分又は窒化物部分を含む被処理体のエッチング方法
JP4579611B2 (ja) ドライエッチング方法
KR100260589B1 (ko) 에칭방법
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JP2553513B2 (ja) 有機マスクを状態調節するための方法
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US6008139A (en) Method of etching polycide structures
US4615764A (en) SF6/nitriding gas/oxidizer plasma etch system
JPH0777214B2 (ja) 有機物の灰化方法
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
WO1995002076A1 (fr) Procede de formation d'une couche mince
JP2903884B2 (ja) 半導体装置の製法
KR20000049010A (ko) 플라즈마 에칭 방법
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JPH10178014A (ja) 半導体装置の製造方法
JP2003151954A (ja) 半導体装置の製造方法
US5520770A (en) Method of fabricating semiconductor device
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
JPH0590223A (ja) 半導体装置の製造方法及び半導体製造装置
JPH0458176B2 (ja)
JP3124599B2 (ja) エッチング方法
JPH04298035A (ja) プラズマエッチング方法
JPH1050660A (ja) シリコン窒化膜のエッチング方法
JPH0661190A (ja) ドライエッチング方法
JPH03196623A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021217

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9