JPH0722152B2 - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPH0722152B2 JPH0722152B2 JP60099084A JP9908485A JPH0722152B2 JP H0722152 B2 JPH0722152 B2 JP H0722152B2 JP 60099084 A JP60099084 A JP 60099084A JP 9908485 A JP9908485 A JP 9908485A JP H0722152 B2 JPH0722152 B2 JP H0722152B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- chf
- dry etching
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001312 dry etching Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims description 26
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 19
- 239000010410 layer Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- CRWSWMKELFKJMC-UHFFFAOYSA-N CC.F.F.F.F.F.F Chemical compound CC.F.F.F.F.F.F CRWSWMKELFKJMC-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はドライエッチング方法に関するものであって、
Si3N4膜をエッチングするのに用いて最適なものであ
る。
Si3N4膜をエッチングするのに用いて最適なものであ
る。
本発明は、ドライエッチング方法において、CHF3（三弗
化メタン）とO2（酸素）とC2F6（六弗化エタン）との混
合ガスをエッチングガスとして用いることにより、被エ
ッチング物のエッチング速度の面内均一性を高くするこ
とを可能にしたものである。
化メタン）とO2（酸素）とC2F6（六弗化エタン）との混
合ガスをエッチングガスとして用いることにより、被エ
ッチング物のエッチング速度の面内均一性を高くするこ
とを可能にしたものである。
従来、例えばSi3N4膜をRIE等のドライエッチング法によ
りエッチングする際のエッチングガスとして、CHF3とO2
との混合ガスが用いられている。
りエッチングする際のエッチングガスとして、CHF3とO2
との混合ガスが用いられている。
しかしながら、このCHF3とO2との混合ガスをエッチング
ガスとして用いた場合、第2A図、第4A図及び第4B図に示
すように、Si基板１の面内におけるSi3N4膜のエッチン
グ速度のばらつきが極めて大きく、しかもエッチングの
再現性も悪いという欠点があった。なお第4A図及び第4B
図は、CHF3、O2の流量をそれぞれ50sccm、5sccmとした
場合のデータである。
ガスとして用いた場合、第2A図、第4A図及び第4B図に示
すように、Si基板１の面内におけるSi3N4膜のエッチン
グ速度のばらつきが極めて大きく、しかもエッチングの
再現性も悪いという欠点があった。なお第4A図及び第4B
図は、CHF3、O2の流量をそれぞれ50sccm、5sccmとした
場合のデータである。
本発明は、従来技術が有する上述のような欠点を是正し
たドライエッチング方法を提供することを目的とする。
たドライエッチング方法を提供することを目的とする。
本発明に係るドライエッチング方法は、CHF3とC2F6とO2
との混合ガスをエッチングガスとして用い、無機物から
なる下地層をドライエッチングすることを特徴とするも
のである。
との混合ガスをエッチングガスとして用い、無機物から
なる下地層をドライエッチングすることを特徴とするも
のである。
以下本発明に係るドライエッチング方法を二層配線の形
成に適用した一実施例につき図面を参照しながら説明す
る。
成に適用した一実施例につき図面を参照しながら説明す
る。
第1A図に示すように、まずSi基板１の表面に形成された
SiO2膜２上に例えばAlから成る下層配線３を形成し、次
いでプラズマCVD法により全面に例えば膜厚1000ÅのSi3
N4膜４を被着形成した後、このSi3N4膜４上にCVD法によ
り例えば膜厚8000ÅのPSG膜５を被着形成する。これら
のSi3N4膜４及びPSG膜５が層間絶縁膜を構成する。なお
この状態においては、下層配線３に対する層間絶縁膜の
ステップカバレッジは一般に良好でない。
SiO2膜２上に例えばAlから成る下層配線３を形成し、次
いでプラズマCVD法により全面に例えば膜厚1000ÅのSi3
N4膜４を被着形成した後、このSi3N4膜４上にCVD法によ
り例えば膜厚8000ÅのPSG膜５を被着形成する。これら
のSi3N4膜４及びPSG膜５が層間絶縁膜を構成する。なお
この状態においては、下層配線３に対する層間絶縁膜の
ステップカバレッジは一般に良好でない。
次に第1B図に示すように、PSG膜５上にプラズマCVD法に
より膜厚3000〜10000Å程度のSi3N4膜６を被着形成す
る。
より膜厚3000〜10000Å程度のSi3N4膜６を被着形成す
る。
次にCHF3とO2とC2F6との混合ガス（各ガスの流量はそれ
ぞれ20sccm、10sccm、20sccm）をエッチングガスとして
用いた反応性イオンエッチング（RIE）法によりSi3N4膜
６を基板表面と垂直方向に異方性エッチングすることに
より、第1C図に示すように、PSG膜５の段差部5aにのみS
i3N4膜6aを残す。
ぞれ20sccm、10sccm、20sccm）をエッチングガスとして
用いた反応性イオンエッチング（RIE）法によりSi3N4膜
６を基板表面と垂直方向に異方性エッチングすることに
より、第1C図に示すように、PSG膜５の段差部5aにのみS
i3N4膜6aを残す。
この後、第1D図に示すように、PSG膜５上に上層配線７
を形成して、目的とする二層配線を完成させる。
を形成して、目的とする二層配線を完成させる。
この実施例によれば次のような利点がある。すなわち、
PSG膜５上に形成した。Si3N4膜６をCHF3とO2とC2F6との
混合ガスをエッチングガスとして用いたRIE法により全
面エッチングしているので、第2A図〜第2C図に示すよう
に、基板面内におけるSi3N4膜６のエッチング速度のば
らつきは約８％以下と従来に比べて極めて小さくなって
いる。しかもバッチ間でのエッチングの再現性も極めて
良好である。このため、RIEによる全面エッチング後に
おいては、PSG膜５の段差部5aの至る所均一にしかも再
現性良くSi3N4膜6aを残すことができる結果、ステップ
カバレッジを極めて良好にすることができる。従って、
PSG膜５の段差部5aでの配線間ショートや段切れによる
配線のオープンを生ずることなく上層配線７を形成する
ことができる。
PSG膜５上に形成した。Si3N4膜６をCHF3とO2とC2F6との
混合ガスをエッチングガスとして用いたRIE法により全
面エッチングしているので、第2A図〜第2C図に示すよう
に、基板面内におけるSi3N4膜６のエッチング速度のば
らつきは約８％以下と従来に比べて極めて小さくなって
いる。しかもバッチ間でのエッチングの再現性も極めて
良好である。このため、RIEによる全面エッチング後に
おいては、PSG膜５の段差部5aの至る所均一にしかも再
現性良くSi3N4膜6aを残すことができる結果、ステップ
カバレッジを極めて良好にすることができる。従って、
PSG膜５の段差部5aでの配線間ショートや段切れによる
配線のオープンを生ずることなく上層配線７を形成する
ことができる。
以上本発明の実施例につき説明したが、本発明は上述の
実施例に限定されるものではなく、本発明の技術的思想
に基づく種々の変形が可能である。例えば、上述の実施
例においては、RIEによるSi3N4膜６の異方性エッチング
の際にPSG膜５の段差部5aにのみSi3N4膜6aを残している
が、必要に応じてこのSi3N4膜6aも完全に除去されるま
で異方性エッチングを行ってもよい。この場合には、Si
3N4膜６のエッチング速度とPSG膜５のエッチング速度と
が同程度であるため、第３図に示すようにPSG膜５の表
面形状をなだらかにすることができるので、上述の実施
例と同様に上層配線７を良好に形成することが可能であ
る。また上述の実施例において用いたCHF3、O2、C2F6の
各ガスの流量やそれらの流量比は必要に応じて変更可能
である。同様に、Si3N4膜4,6及びPSG膜５の膜厚も必要
に応じて変更可能である。なおSi3N4膜４は、Alのヒロ
ック抑制のためのものであり、必要に応じて省略可能で
ある。
実施例に限定されるものではなく、本発明の技術的思想
に基づく種々の変形が可能である。例えば、上述の実施
例においては、RIEによるSi3N4膜６の異方性エッチング
の際にPSG膜５の段差部5aにのみSi3N4膜6aを残している
が、必要に応じてこのSi3N4膜6aも完全に除去されるま
で異方性エッチングを行ってもよい。この場合には、Si
3N4膜６のエッチング速度とPSG膜５のエッチング速度と
が同程度であるため、第３図に示すようにPSG膜５の表
面形状をなだらかにすることができるので、上述の実施
例と同様に上層配線７を良好に形成することが可能であ
る。また上述の実施例において用いたCHF3、O2、C2F6の
各ガスの流量やそれらの流量比は必要に応じて変更可能
である。同様に、Si3N4膜4,6及びPSG膜５の膜厚も必要
に応じて変更可能である。なおSi3N4膜４は、Alのヒロ
ック抑制のためのものであり、必要に応じて省略可能で
ある。
なお上述の実施例においては本発明をSi3N4膜６のエッ
チングに適用した場合につき説明したが、SiO2膜、PSG
膜、AsSG膜等のエッチングに本発明を適用することも可
能である。またRIE以外のドライエッチングに本発明を
適用することも可能である。
チングに適用した場合につき説明したが、SiO2膜、PSG
膜、AsSG膜等のエッチングに本発明を適用することも可
能である。またRIE以外のドライエッチングに本発明を
適用することも可能である。
本発明に係るドライエッチング方法によれば、CHF3とO2
とC2F6との混合ガスをエッチングガスとして用いている
ので、被エッチング物のエッチング速度の面内均一性を
良好にすることができると共に、エッチングの再現性を
良好にすることが可能である。
とC2F6との混合ガスをエッチングガスとして用いている
ので、被エッチング物のエッチング速度の面内均一性を
良好にすることができると共に、エッチングの再現性を
良好にすることが可能である。
第1A図〜第1D図は本発明を二層配線の形成に適用した一
実施例を工程順に示す断面図、第２図はSi基板を示す平
面図、第2B図及び第2C図はCHF3とO2とC2F6との混合ガス
をエッチングガスとして用いた場合の基板の面内におけ
るSi3N4膜のエッチング速度の分布を示すグラフ、第３
図はPSG膜上のSi3N4膜を完全に除去した本発明の変形例
を示す断面図、第4A図及び第4B図はCHF3とO2との混合ガ
スをエッチングガスとして用いた従来の場合の基板の面
内におけるSi3N4膜のエッチング速度の分布を示すグラ
フである。 なお図面に用いた符号において、 １……Si基板 ３……下層配線 4,6……Si3N4膜 ５……PSG膜 ７……上層配線 である。
実施例を工程順に示す断面図、第２図はSi基板を示す平
面図、第2B図及び第2C図はCHF3とO2とC2F6との混合ガス
をエッチングガスとして用いた場合の基板の面内におけ
るSi3N4膜のエッチング速度の分布を示すグラフ、第３
図はPSG膜上のSi3N4膜を完全に除去した本発明の変形例
を示す断面図、第4A図及び第4B図はCHF3とO2との混合ガ
スをエッチングガスとして用いた従来の場合の基板の面
内におけるSi3N4膜のエッチング速度の分布を示すグラ
フである。 なお図面に用いた符号において、 １……Si基板 ３……下層配線 4,6……Si3N4膜 ５……PSG膜 ７……上層配線 である。
Claims (1)
- 【請求項１】CHF3とC2F6とO2との混合ガスをエッチング
ガスとして用い、無機物からなる下地層をドライエッチ
ングすることを特徴とするエッチング速度の面内均一性
を良好にするドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099084A JPH0722152B2 (ja) | 1985-05-10 | 1985-05-10 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099084A JPH0722152B2 (ja) | 1985-05-10 | 1985-05-10 | ドライエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61256727A JPS61256727A (ja) | 1986-11-14 |
| JPH0722152B2 true JPH0722152B2 (ja) | 1995-03-08 |
Family
ID=14238040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60099084A Expired - Lifetime JPH0722152B2 (ja) | 1985-05-10 | 1985-05-10 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722152B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910010516A (ko) * | 1989-11-15 | 1991-06-29 | 아오이 죠이치 | 반도체 메모리장치 |
| US5346585A (en) * | 1993-04-20 | 1994-09-13 | Micron Semiconductor, Inc. | Use of a faceted etch process to eliminate stringers |
| JP2991192B1 (ja) | 1998-07-23 | 1999-12-20 | 日本電気株式会社 | プラズマ処理方法及びプラズマ処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214434A (ja) * | 1985-03-19 | 1986-09-24 | Tokyo Denshi Kagaku Kk | 有機膜の除去方法 |
-
1985
- 1985-05-10 JP JP60099084A patent/JPH0722152B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61256727A (ja) | 1986-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0135495B2 (ja) | ||
| US4985990A (en) | Method of forming conductors within an insulating substrate | |
| US5935876A (en) | Via structure using a composite dielectric layer | |
| JPH0722152B2 (ja) | ドライエツチング方法 | |
| JP2665568B2 (ja) | 半導体装置の製造方法 | |
| JPH0157495B2 (ja) | ||
| JPH0551174B2 (ja) | ||
| JP2650313B2 (ja) | ドライエッチング方法 | |
| US5965462A (en) | Method for forming a gate structure used in borderless contact etching | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP2994644B2 (ja) | 電極の形成方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH0422021B2 (ja) | ||
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP2983543B2 (ja) | 電極の形成方法 | |
| JP2985204B2 (ja) | 半導体装置の製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JPS61226926A (ja) | 半導体素子の製造方法 | |
| JPH0249017B2 (ja) | ||
| JPH04106923A (ja) | バイアスｅｃｒ―ｃｖｄ法による埋め込み方法 | |
| JPS63275113A (ja) | 半導体装置の製造方法 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPH04267329A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |