JP2985204B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2985204B2 JP2985204B2 JP2012288A JP1228890A JP2985204B2 JP 2985204 B2 JP2985204 B2 JP 2985204B2 JP 2012288 A JP2012288 A JP 2012288A JP 1228890 A JP1228890 A JP 1228890A JP 2985204 B2 JP2985204 B2 JP 2985204B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- selective growth
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に関し、更に詳しく
は、銅（Cu）を選択成長させてなる配線の形成方法に係
わる。
は、銅（Cu）を選択成長させてなる配線の形成方法に係
わる。
［発明の概要］ 請求項１の発明は、底部に選択成長の核となる層が形
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Cu層を前記絶縁層の厚さより厚く形成
し、該選択成長Cu層の厚さをバイアスECRCVDによって該
絶縁層の厚さと同一に揃えることにより、 選択成長Cu層の上面を絶縁層上面と面一に形成するこ
とが可能となり、絶縁層をそのまま層間膜として用いる
ことが可能となる。
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Cu層を前記絶縁層の厚さより厚く形成
し、該選択成長Cu層の厚さをバイアスECRCVDによって該
絶縁層の厚さと同一に揃えることにより、 選択成長Cu層の上面を絶縁層上面と面一に形成するこ
とが可能となり、絶縁層をそのまま層間膜として用いる
ことが可能となる。
請求項２の発明は、底部に選択成長の核となる層が形
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Cu層を前記絶縁層の厚さより薄く形成
し、該絶縁層の厚さを選択成長Cu層の厚さと同一に揃え
ることにより、 選択成長Cu層の上面と絶縁層上面とを面一に形成する
ことが可能となり、絶縁層をそのまま層間膜として用い
ることが可能となる。
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Cu層を前記絶縁層の厚さより薄く形成
し、該絶縁層の厚さを選択成長Cu層の厚さと同一に揃え
ることにより、 選択成長Cu層の上面と絶縁層上面とを面一に形成する
ことが可能となり、絶縁層をそのまま層間膜として用い
ることが可能となる。
請求項３の発明は、底部に選択成長の核となる層が形
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Cu層を前記絶縁層の厚さより薄く形成
し、該選択成長Cu層上に液相CVD法により絶縁層を埋め
込むことにより、 銅（Cu）の選択成長にバラツキが生じたとしても選択
成長Cu層はオーバーグロースすることがなく、ショート
が生じたり、平坦化形状が悪化することを防止できる。
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Cu層を前記絶縁層の厚さより薄く形成
し、該選択成長Cu層上に液相CVD法により絶縁層を埋め
込むことにより、 銅（Cu）の選択成長にバラツキが生じたとしても選択
成長Cu層はオーバーグロースすることがなく、ショート
が生じたり、平坦化形状が悪化することを防止できる。
［従来の技術］ 半導体装置の微細化，高集積化に伴って、従来のアル
ミニウム系配線に代り、より高信頼性な配線が求められ
ており、銅（Cu）等の材料や例えばタングステン等の高
融点金属等が有望視されている。
ミニウム系配線に代り、より高信頼性な配線が求められ
ており、銅（Cu）等の材料や例えばタングステン等の高
融点金属等が有望視されている。
しかし、配線材料としてCuを用い、スパッタにより全
面形成を行なった場合には、Cuの化合物（例えば、Cu
Fx,CuClx）は蒸気圧が低いため、反応性イオンエッチン
グなどのドライエッチングでの加工が困難となる。そこ
で、例えば、特願昭63−197466号に係る技術（Cuハロゲ
ン化物の気相還元を行なう）や1989年電子情報通信学会
秋季全国大会予稿集Ｃ−112（５−98頁）記載の技術な
どのCuの選択成長が知られている。さらには、第４図に
示すように、Cuの選択成長において、配線巾をコントロ
ールするため、予め配線の周囲をSiO2などの絶縁膜２を
基体１上にパターニングしておく発明がなされている
（特願昭63−296175号）。
面形成を行なった場合には、Cuの化合物（例えば、Cu
Fx,CuClx）は蒸気圧が低いため、反応性イオンエッチン
グなどのドライエッチングでの加工が困難となる。そこ
で、例えば、特願昭63−197466号に係る技術（Cuハロゲ
ン化物の気相還元を行なう）や1989年電子情報通信学会
秋季全国大会予稿集Ｃ−112（５−98頁）記載の技術な
どのCuの選択成長が知られている。さらには、第４図に
示すように、Cuの選択成長において、配線巾をコントロ
ールするため、予め配線の周囲をSiO2などの絶縁膜２を
基体１上にパターニングしておく発明がなされている
（特願昭63−296175号）。
［発明が解決しようとする課題］ しかしながら、このような従来の方法にあっては、Cu
の選択成長の終点判定が難しいことや、Cuの選択成長の
速度のバラツキ等により、第４図に示すように、Cu膜３
がオーバーグロース（破線で示す）となったり、アンダ
ーグロース（実線で示す）となり、また、Cu膜３表面に
凹凸が生じるなどの問題点を有している。
の選択成長の終点判定が難しいことや、Cuの選択成長の
速度のバラツキ等により、第４図に示すように、Cu膜３
がオーバーグロース（破線で示す）となったり、アンダ
ーグロース（実線で示す）となり、また、Cu膜３表面に
凹凸が生じるなどの問題点を有している。
本発明は、このような従来の問題点に着目して創案さ
れたものであって、選択成長Cu層と上層配線とのショー
トを防止すると共に、上層絶縁膜の平坦化を容易にする
半導体装置の製造方法を得んとするものである。
れたものであって、選択成長Cu層と上層配線とのショー
トを防止すると共に、上層絶縁膜の平坦化を容易にする
半導体装置の製造方法を得んとするものである。
［課題を解決するための手段］ そこで、請求項１の発明は、底部に選択成長の核とな
る層が形成された凹部を有する絶縁層の該凹部に選択成
長Cu層を形成する工程を有する半導体装置の製造方法に
おいて、前記選択成長Cu層を前記絶縁層の厚さより厚く
形成し、該選択成長Cu層の厚さをバイアスECRCVDによっ
て該絶縁層の厚さと同一に揃えることを、その解決手段
としている。
る層が形成された凹部を有する絶縁層の該凹部に選択成
長Cu層を形成する工程を有する半導体装置の製造方法に
おいて、前記選択成長Cu層を前記絶縁層の厚さより厚く
形成し、該選択成長Cu層の厚さをバイアスECRCVDによっ
て該絶縁層の厚さと同一に揃えることを、その解決手段
としている。
請求項２の発明は、底部に選択成長の核となる層が形
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、
前記選択成長Cu層を前記絶縁層の厚さより薄く形成し、
該絶縁層の厚さを選択成長Cu層の厚さと同一に揃えるこ
とを、その解決手段としている。
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、
前記選択成長Cu層を前記絶縁層の厚さより薄く形成し、
該絶縁層の厚さを選択成長Cu層の厚さと同一に揃えるこ
とを、その解決手段としている。
請求項３の発明は、底部に選択成長の核となる層が形
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、
前記選択成長Cu層を前記絶縁層の厚さより薄く形成し、
該選択成長Cu層上に液相CVD法により絶縁層を埋め込む
ことを、その解決手段としている。
成された凹部を有する絶縁層の該凹部に選択成長Cu層を
形成する工程を有する半導体装置の製造方法において、
前記選択成長Cu層を前記絶縁層の厚さより薄く形成し、
該選択成長Cu層上に液相CVD法により絶縁層を埋め込む
ことを、その解決手段としている。
［作用］ 請求項１の発明は、バイアスECRCVDによって、絶縁層
の厚さより厚く形成された選択成長Cu層の上部を削除す
ることにより、絶縁層表面と選択成長Cu層の表面を面一
にして、上層に形成する絶縁層の平坦化を可能にする。
の厚さより厚く形成された選択成長Cu層の上部を削除す
ることにより、絶縁層表面と選択成長Cu層の表面を面一
にして、上層に形成する絶縁層の平坦化を可能にする。
請求項２の発明は、選択成長Cu層表面に揃えて絶縁層
を削除することにより、選択成長Cu層表面と絶縁層表面
が面一となり、上層に形成される絶縁層の平坦化を可能
にする。
を削除することにより、選択成長Cu層表面と絶縁層表面
が面一となり、上層に形成される絶縁層の平坦化を可能
にする。
請求項３の発明は、選択成長Cu層を絶縁層の厚さより
薄く形成し、選択成長Cu層の上に液相CVD法による絶縁
物層を埋め込んで平坦化する。このため、上層に形成さ
れる絶縁層の平坦性を高めることが可能となる。
薄く形成し、選択成長Cu層の上に液相CVD法による絶縁
物層を埋め込んで平坦化する。このため、上層に形成さ
れる絶縁層の平坦性を高めることが可能となる。
［実施例］ 以下、本発明に係る半導体装置の製造方法の詳細を図
面に示す実施例に基づいて説明する。
面に示す実施例に基づいて説明する。
（第１実施例） 第１図Ａ〜第１図Ｄは、第１実施例を示している。
本実施例においては、下地となるSiO2膜10上に、厚さ
0.56〜0.60μｍのSiO2膜11をCVD法により形成する。次
に、第１図Ａに示すように、フォトリソグラフィー技術
を用いてエッチングマスクを形成した後、ドライエッチ
ングを施して下地SiO2膜10を露出させ、SiO2膜11に幅0.
35μｍの凹部としてのパターン溝12を形成する。そし
て、パターン溝12の底部のみにCuの選択成長の核となる
例えばアルミニウム層14を蒸着、スパッタ等の周知の技
術で形成しておく。
0.56〜0.60μｍのSiO2膜11をCVD法により形成する。次
に、第１図Ａに示すように、フォトリソグラフィー技術
を用いてエッチングマスクを形成した後、ドライエッチ
ングを施して下地SiO2膜10を露出させ、SiO2膜11に幅0.
35μｍの凹部としてのパターン溝12を形成する。そし
て、パターン溝12の底部のみにCuの選択成長の核となる
例えばアルミニウム層14を蒸着、スパッタ等の周知の技
術で形成しておく。
または、下地となるSiO2膜10上に、Cuの選択成長の核
となる例えば、予めアルミニウム層14を蒸着、パターニ
ングする。そして、厚さ0.56〜0.60μｍのSiO2膜11をCV
D法により形成して、フォトリソグラフィー技術を用い
てエッチングマスクを形成した後、ドライエッチングを
施して、上記アルミニウム層14を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。な
お、この実施例では、Cuの選択成長の核としてアルミニ
ウムを用いるが、シリコン等であってもよい。
となる例えば、予めアルミニウム層14を蒸着、パターニ
ングする。そして、厚さ0.56〜0.60μｍのSiO2膜11をCV
D法により形成して、フォトリソグラフィー技術を用い
てエッチングマスクを形成した後、ドライエッチングを
施して、上記アルミニウム層14を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。な
お、この実施例では、Cuの選択成長の核としてアルミニ
ウムを用いるが、シリコン等であってもよい。
次に、第１図Ｂに示すように、パターン溝12にCuを選
択成長させ選択成長Cu層13を形成する。このような選択
成長は、反応室内にて、Cu塩、例えばCuのCl,I,Brによ
るハロゲン化物を導入し、H2雰囲気下で、 CuXy＋1/2H2→Cu＋HXy↑ （Ｘは、Cl,I,Br等のハロゲン元素）の反応を発生させ
て選択成長Cu層13を生成させる。また、このとき、選択
成長Cu層13を意識的にオーバーグロースさせる。図中、
13aはオーバーグロース部を示している。次いで、第１
図Ｃに示すように、オーバーグロース部13aを除去し
て、SiO2膜11表面と選択成長Cu層13の表面とを面一に形
成する。斯るオーバーグロース部13aの除去方法として
は、バイアスECRCVD技術を用いて行ない、角度（段差）
のある部分でエッチレート＞デポレートとなり、水平面
でエッチレート＝デポレートとなるように設定されてい
る。なお、バイアスECRCVDの具体的な条件としては、 ガス流量 シラン（SiH4） … 5.3SCCM 酸素（O2） … 35SCCM 圧力 … ７×10-4Torr マイクロ波電力 … 1kW 高周波電力 … 0.5kW 磁場 … 875ガウス に設定する。
択成長させ選択成長Cu層13を形成する。このような選択
成長は、反応室内にて、Cu塩、例えばCuのCl,I,Brによ
るハロゲン化物を導入し、H2雰囲気下で、 CuXy＋1/2H2→Cu＋HXy↑ （Ｘは、Cl,I,Br等のハロゲン元素）の反応を発生させ
て選択成長Cu層13を生成させる。また、このとき、選択
成長Cu層13を意識的にオーバーグロースさせる。図中、
13aはオーバーグロース部を示している。次いで、第１
図Ｃに示すように、オーバーグロース部13aを除去し
て、SiO2膜11表面と選択成長Cu層13の表面とを面一に形
成する。斯るオーバーグロース部13aの除去方法として
は、バイアスECRCVD技術を用いて行ない、角度（段差）
のある部分でエッチレート＞デポレートとなり、水平面
でエッチレート＝デポレートとなるように設定されてい
る。なお、バイアスECRCVDの具体的な条件としては、 ガス流量 シラン（SiH4） … 5.3SCCM 酸素（O2） … 35SCCM 圧力 … ７×10-4Torr マイクロ波電力 … 1kW 高周波電力 … 0.5kW 磁場 … 875ガウス に設定する。
次に、第１図Ｄに示すように、上層絶縁膜であるSiO2
膜15を形成する。このSiO2膜15の形成は、上記したバイ
アスECRCVDを行なったのと同一の装置でよい。その形成
条件は、 ガス流量 シラン（SiH4） … 20SCCM 酸素（O2） … 35SCCM 圧力 … ７×10-4Torr マイクロ波電力 … 1kW 磁場 … 875ガウス に設定する。
膜15を形成する。このSiO2膜15の形成は、上記したバイ
アスECRCVDを行なったのと同一の装置でよい。その形成
条件は、 ガス流量 シラン（SiH4） … 20SCCM 酸素（O2） … 35SCCM 圧力 … ７×10-4Torr マイクロ波電力 … 1kW 磁場 … 875ガウス に設定する。
上記した第１実施例においては、同一装置内でオーバ
ーグロース部13aの除去及びSiO2膜15の形成を行なった
が、例えばマルチチャンバーの連続装置を用いて行なっ
てもよい。また、上記実施例においては、他の条件を設
定しても勿論よい。
ーグロース部13aの除去及びSiO2膜15の形成を行なった
が、例えばマルチチャンバーの連続装置を用いて行なっ
てもよい。また、上記実施例においては、他の条件を設
定しても勿論よい。
本実施例においては、セルフアラインで選択成長させ
たCu層の表面をSiO2膜11の表面と面一に形成でき、平坦
性が高くなる。また、選択成長Cu層13の厚さを絶縁層の
厚さと同一に揃える工程と上層絶縁膜15を形成する工程
とが同一装置内で行なえるため、選択成長Cu層の酸化を
防止出来ると共に連続プロセスで行なえる利点がある。
さらに、SiO2膜11をそのまま層間膜として使えるため、
SiO2膜11の厚さを層間膜として必要な厚さに設定してお
けばよい。
たCu層の表面をSiO2膜11の表面と面一に形成でき、平坦
性が高くなる。また、選択成長Cu層13の厚さを絶縁層の
厚さと同一に揃える工程と上層絶縁膜15を形成する工程
とが同一装置内で行なえるため、選択成長Cu層の酸化を
防止出来ると共に連続プロセスで行なえる利点がある。
さらに、SiO2膜11をそのまま層間膜として使えるため、
SiO2膜11の厚さを層間膜として必要な厚さに設定してお
けばよい。
（第２実施例） 第２図Ａ〜第２図Ｄは、第２実施例を示している。
先ず、本実施例においては、下地となるSiO2膜10上
に、厚さ0.65μｍのSiO2膜11をCVD法により形成する。
に、厚さ0.65μｍのSiO2膜11をCVD法により形成する。
次に、第２図Ａに示すように、フォトリソグラフィー
技術を用いてエッチングマスクを形成した後、ドライエ
ッチングを施して下地SiO2膜10を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。そ
して、パターン溝12の底部のみにCuの選択成長の核とな
る例えばアルミニウム層14を蒸着、スパッタ等の周知の
技術で形成しておく。
技術を用いてエッチングマスクを形成した後、ドライエ
ッチングを施して下地SiO2膜10を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。そ
して、パターン溝12の底部のみにCuの選択成長の核とな
る例えばアルミニウム層14を蒸着、スパッタ等の周知の
技術で形成しておく。
または、下地となるSiO2膜10上に、Cuの選択成長の核
となる例えば、予めアルミニウム層14を蒸着、パターニ
ングする。そして、厚さ0.56〜0.60μｍのSiO2膜11をCV
D法により形成して、フォトリソグラフィー技術を用い
てエッチングマスクを形成した後、ドライエッチングを
施して、上記アルミニウム層14を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。な
お、この実施例では、Cuの選択成長の核としてアルミニ
ウムを用いるが、シリコン等であってもよい。
となる例えば、予めアルミニウム層14を蒸着、パターニ
ングする。そして、厚さ0.56〜0.60μｍのSiO2膜11をCV
D法により形成して、フォトリソグラフィー技術を用い
てエッチングマスクを形成した後、ドライエッチングを
施して、上記アルミニウム層14を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。な
お、この実施例では、Cuの選択成長の核としてアルミニ
ウムを用いるが、シリコン等であってもよい。
次に、第２図Ｂに示すように、パターン溝12にCuを選
択成長させ選択成長Cu層13を形成する。このような選択
成長は、上記第１実施例と同様の条件を用いて行なう。
択成長させ選択成長Cu層13を形成する。このような選択
成長は、上記第１実施例と同様の条件を用いて行なう。
なお、この選択成長Cu層13の厚さは、SiO2膜11よりも
薄く、配線としての所定の厚さに形成する。
薄く、配線としての所定の厚さに形成する。
次いで、第２図Ｃに示すように、SiO2膜11の上部を除
去して、SiO2膜11表面と選択成長Cu層13の表面とを面一
となるように選択成長Cu層13の厚さに揃える。斯るSiO2
膜11上部の除去方法としては、バイアスECRCVD技術を用
いて行ない、角度（段差）のある部分でエッチレート＞
デポレートとなり、水平面でエッチレート＝デポレート
となるように設定されている。なお、バイアスECRCVDの
具体的な条件としては、 ガス流量 シラン（SiH4） … 5.3SCCM 酸素（O2） … 35SCCM 圧力 … ７×10-4Torr マイクロ波電力 … 1kW 高周波電力 … 0.5kW 磁場 … 875ガウス に設定する。
去して、SiO2膜11表面と選択成長Cu層13の表面とを面一
となるように選択成長Cu層13の厚さに揃える。斯るSiO2
膜11上部の除去方法としては、バイアスECRCVD技術を用
いて行ない、角度（段差）のある部分でエッチレート＞
デポレートとなり、水平面でエッチレート＝デポレート
となるように設定されている。なお、バイアスECRCVDの
具体的な条件としては、 ガス流量 シラン（SiH4） … 5.3SCCM 酸素（O2） … 35SCCM 圧力 … ７×10-4Torr マイクロ波電力 … 1kW 高周波電力 … 0.5kW 磁場 … 875ガウス に設定する。
次に、第１図Ｄに示すように、上層絶縁膜であるSiO2
膜15を形成する。このSiO2膜15の形成は、上記したバイ
アスECRCVDを行なったのと同一の装置でよい。
膜15を形成する。このSiO2膜15の形成は、上記したバイ
アスECRCVDを行なったのと同一の装置でよい。
その形成条件は、 ガス流量 シラン（SiH4） … 20SCCM 酸素 … 35SCCM 圧力 … ７×10-4Torr マイクロ波電力 … 1kW 磁場 … 875ガウス に設定する。
本実施例においても、第１実施例と同様に各種の設計
変更が可能である。
変更が可能である。
（第３実施例） 第３図Ａ〜第３図Ｃは、第３実施例の各工程を示して
る。
る。
本実施例においても、第２実施例と同様に、下地とな
るSiO2膜10上に厚さ0.65μｍのSiO2膜11をCVD法により
形成する。
るSiO2膜10上に厚さ0.65μｍのSiO2膜11をCVD法により
形成する。
次に、第３図Ａに示すように、フォトリソグラフィー
技術を用いてエッチングマスクを形成した後、ドライエ
ッチングを施して下地SiO2膜10を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。そ
して、パターン溝12の底部のみにCuの選択成長の核とな
る例えばアルミニウム層14を蒸着、スパッタ等の周知の
技術で形成しておく。
技術を用いてエッチングマスクを形成した後、ドライエ
ッチングを施して下地SiO2膜10を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。そ
して、パターン溝12の底部のみにCuの選択成長の核とな
る例えばアルミニウム層14を蒸着、スパッタ等の周知の
技術で形成しておく。
または、下地となるSiO2膜10上に、Cuの選択成長の核
となる例えば、予めアルミニウム層14を蒸着、パターニ
ングする。そして、厚さ0.56〜0.60μｍのSiO2膜11をCV
D法により形成して、フォトリソグラフィー技術を用い
てエッチングマスクを形成した後、ドライエッチングを
施して、上記アルミニウム層14を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。な
お、この実施例では、Cuの選択成長の核としてアルミニ
ウムを用いるが、シリコン等であってもよい。
となる例えば、予めアルミニウム層14を蒸着、パターニ
ングする。そして、厚さ0.56〜0.60μｍのSiO2膜11をCV
D法により形成して、フォトリソグラフィー技術を用い
てエッチングマスクを形成した後、ドライエッチングを
施して、上記アルミニウム層14を露出させ、SiO2膜11に
幅0.35μｍの凹部としてのパターン溝12を形成する。な
お、この実施例では、Cuの選択成長の核としてアルミニ
ウムを用いるが、シリコン等であってもよい。
次に、第３図Ｂに示すように、パターン溝12にCuを選
択成長させ選択成長Cu層13を形成する。このような選択
成長は、上記第１実施例と同様の条件を用いて行なう。
択成長させ選択成長Cu層13を形成する。このような選択
成長は、上記第１実施例と同様の条件を用いて行なう。
なお、この選択成長Cu層13の厚さは、SiO2膜11よりも
薄く、配線としての所定の厚さに形成する。
薄く、配線としての所定の厚さに形成する。
次に、第３図Ｃに示すように、選択成長Cu層13上の凹
部に、液相CVD法を用いて絶縁物層としてのSiO2層16を
埋め込む。このSiO2層16は、液相CVDで形成するため、
凹部のみの埋め込みが可能である。
部に、液相CVD法を用いて絶縁物層としてのSiO2層16を
埋め込む。このSiO2層16は、液相CVDで形成するため、
凹部のみの埋め込みが可能である。
なお、液相CVDを行なう装置を、Cuの選択成長を行な
った装置とゲートバルブを介して連続的に行なえるよう
にしておけば、選択成長Cu層13が酸化されることを防止
できる。
った装置とゲートバルブを介して連続的に行なえるよう
にしておけば、選択成長Cu層13が酸化されることを防止
できる。
また、本実施例においても、各種の設計変更が可能で
あり、液相CVDの条件も変更可能である。以上、各実施
例について説明したが、この他、選択成長法により形成
可能な他の金属も本発明に適用することが可能である。
あり、液相CVDの条件も変更可能である。以上、各実施
例について説明したが、この他、選択成長法により形成
可能な他の金属も本発明に適用することが可能である。
［発明の効果］ 以上の説明から明らかなように、請求項１及び請求項
２の発明においては、 選択成長Cu層の上面を絶縁層上面と面一に形成するこ
とが可能となり、絶縁層をそのまま層間膜として用いる
ことが可能となる効果がある。また、上層の絶縁層と同
一装置を用いて連続プロセスで形成することも可能であ
るため、選択成長Cu層の酸化を防止する効果がある。
２の発明においては、 選択成長Cu層の上面を絶縁層上面と面一に形成するこ
とが可能となり、絶縁層をそのまま層間膜として用いる
ことが可能となる効果がある。また、上層の絶縁層と同
一装置を用いて連続プロセスで形成することも可能であ
るため、選択成長Cu層の酸化を防止する効果がある。
請求項３の発明は、 銅（Cu）の選択成長にバラツキが生じたとしても選択
成長Cu層オーバーグロースすることなく、ショートの発
生や、平坦性の悪化を防止する効果がある。
成長Cu層オーバーグロースすることなく、ショートの発
生や、平坦性の悪化を防止する効果がある。
第１図Ａ〜第１図Ｄは、本発明に係る半導体装置の製造
方法の第１実施例の工程を示す断面図、第２図Ａ〜第２
図Ｄは第２実施例の工程を示す断面図、第３図Ａ〜第３
図Ｃは第３実施例の工程を示す断面図、第４図は従来例
を示す断面図である。10……SiO2膜（下地）、11……Si
O2膜（絶縁層）、12……パターン溝（凹部）、13……選
択成長Cu層、14……アルミニウム層（選択成長の核とな
る層）、15……SiO2膜（上層絶縁層）、16……（液相CV
D）SiO2層。
方法の第１実施例の工程を示す断面図、第２図Ａ〜第２
図Ｄは第２実施例の工程を示す断面図、第３図Ａ〜第３
図Ｃは第３実施例の工程を示す断面図、第４図は従来例
を示す断面図である。10……SiO2膜（下地）、11……Si
O2膜（絶縁層）、12……パターン溝（凹部）、13……選
択成長Cu層、14……アルミニウム層（選択成長の核とな
る層）、15……SiO2膜（上層絶縁層）、16……（液相CV
D）SiO2層。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51
Claims (3)
- 【請求項１】底部に選択成長の核となる層が形成された
凹部を有する絶縁層の該凹部に選択成長Cu層を形成する
工程を有する半導体装置の製造方法において、 前記選択成長Cu層を前記絶縁層の厚さより厚く形成し、
該選択成長Cu層の厚さをバイアスECRCVDによって該絶縁
層の厚さと同一に揃えることを特徴とする半導体装置の
製造方法。 - 【請求項２】底部に選択成長の核となる層が形成された
凹部を有する絶縁層の該凹部に選択成長Cu層を形成する
工程を有する半導体装置の製造方法において、 前記選択成長Cu層を前記絶縁層の厚さより薄く形成し、
該絶縁層の厚さを選択成長Cu層の厚さと同一に揃えるこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】底部に選択成長の核となる層が形成された
凹部を有する絶縁層の該凹部に選択成長Cu層を形成する
工程を有する半導体装置の製造方法において、 前記選択成長Cu層を前記絶縁層の厚さより薄く形成し、
該選択成長Cu層上に液相CVD法により絶縁層を埋め込む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012288A JP2985204B2 (ja) | 1990-01-22 | 1990-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012288A JP2985204B2 (ja) | 1990-01-22 | 1990-01-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03217020A JPH03217020A (ja) | 1991-09-24 |
| JP2985204B2 true JP2985204B2 (ja) | 1999-11-29 |
Family
ID=11801166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012288A Expired - Fee Related JP2985204B2 (ja) | 1990-01-22 | 1990-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985204B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3358587B2 (ja) | 1999-05-26 | 2002-12-24 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-01-22 JP JP2012288A patent/JP2985204B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03217020A (ja) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| US6177331B1 (en) | Method for manufacturing semiconductor device | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JP3175195B2 (ja) | 多層配線の形成方法 | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| JPH0563940B2 (ja) | ||
| US4696098A (en) | Metallization technique for integrated circuit structures | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JP2985204B2 (ja) | 半導体装置の製造方法 | |
| JPH09148269A (ja) | Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法 | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JPH0551174B2 (ja) | ||
| JP3036499B2 (ja) | 配線用アルミニウム膜の形成方法及びアルミニウム配線を有する半導体装置 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| US5324536A (en) | Method of forming a multilayered structure | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH02148760A (ja) | 半導体装置およびその製造方法 | |
| JPH0864676A (ja) | 半導体装置の製造方法 | |
| JPH05291185A (ja) | プラグイン縦配線の形成方法 | |
| KR0127271B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH088223B2 (ja) | 集積回路製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JPH0249017B2 (ja) | ||
| JPH0334430A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |