JPH0334430A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に微細で高密
度なＬＳＩの多層配線形成において、電極配線の微細な
穴領域に金属膜を埋め込み微細々穴領域の表面を平坦な
構造にする技術に関するものである。

〔従来の技術〕

一般に高密度な集積回路を実現するには、多層配線技術
が不可欠である。多層配線を形成する場合、微細なコン
タクト部に被覆した電極配線上に形成された微細穴部は
、アスペクト比１．０以上となる。また、この穴に絶縁
膜を形成する必要がある。その構造例を第３図（＆）及
び（ｂ）を参照して説明する。

ここで、第３図（、）は従来の多層配線構造の一部断面
を示し、第１の電極配線２１上に絶縁膜２２を形成した
後、その絶縁膜２２に微細なスルーホール２５を形成し
て、このスルーホール２５を含む絶縁膜２２上に第２の
電極配線２３．絶絶膜２４を順次形成したものである。

筐た、第３図（ｂ）は同じ〈従来の電極配線構造の一部
断面を示し、素子を形成する拡散層３２を含む半導体基
板３１上に絶縁層３３を形成した後、その拡散層３２を
露出すべく微細なスルーホール３６を形成して、このス
ルーホール３６を含む絶縁膜３３上に電極配線３４．絶
縁膜３５を順次形成したものである。

しかし、かかる構造において微細穴部に化学気相成長法
（ＣＶＤ法）を用いて絶縁膜２４．３５を形成すると、
第３図（、）及び（ｂ）に示すように、ボイド３０が発
生する。このボイドが発生した場合、後の工程にかいて
、ボイドからのガス発生や真空装置に処理のために入れ
た場合に絶縁膜が割れるなど工程の妨げとなる。これ筐
でに、微細穴への絶縁膜形成が不可能と考えられ、電極
配線を形成する前にコンタクト部を平坦化する試みがな
されて来た。

特に、最近第３図（Ｃ）に示すようにタングステン選択
ＣＶＤ法によりコンタクト部のみにタングステン３７を
成長させる技術が注目されている。しかし、この方法に
かいてコンタクト部にタングステン３Ｔを成長させる場
合、下地の基板３１つまりシリコン基板をタングステン
が侵食するという問題があり、この問題を解決するため
にシラン還元法等検討されているのが実情であシ、プロ
セスに導入されるには至っていない。また、スルーホー
ル部に釦いてもタングステン選択成長を適用することが
試みられているが、堆積前の金属配線表面の処理法及び
表面状態のコントロールが難しく実用化には至っていな
い。

一方、電極配線を形成した後に、樹脂を塗布して微細穴
を埋め込む方法もあるが、微細穴部の樹脂からガスが発
生する等の問題があうプロセスに導入するに到っていな
い。筐た、樹脂では、耐熱性や膜質の点から未だにＬＳ
Ｉプロセスに使える材料がないのが現状である。また金
属膜を堆積する場合に基板ホルダーにバイアスを印加し
ながら形成するバイアススパッタ法で微細な穴に金属膜
を埋め込み平坦化する方法も検討されている。しかし、
この方法は、スパッタガスとしてＡｒ等の不活性ガスを
使用していることおよび堆積粒子の飛来方向が斜め方向
のために、アスペクト比が１．０以上になる穴では、バ
イアスを印加しながら膜を形成すると堆積量よυもエツ
チング成分が勝υ、穴の底部を削う込んでし１う現象が
生じるという問題がある。一方、第３図（、）及び（ｂ
）に示すように、微細穴部に金属が埋め込まれても堆積
量が少ないか、もしくは、堆積されていない場合があシ
、導通を困難にすることがある。そこで第３図（ｄ）に
示すように、穴３６＆の形状をテーパ化し金属が埋めこ
１れやすくする方法がとられる。しかし、この方法で、
電極配線を形成しても電極配線に微細穴部が形成される
ことに変わルはｉく、その上に絶縁膜を形成することは
困難である。なか、第３図（ｂ）　、　（ｃ）及び（ｄ
）中、同一符号は同一または相当部分を示している。

〔発明が解決しようとする課題〕

このように、以上述べた従来の技術では、スルーホール
やコンタクト部での平坦な構造を得るか、もしくは絶縁
膜や金属膜の埋め込みを達成することは不可能である。

本発明はかかる点に鑑みてなされたもので、その目的は
、高密度な集積回路を実現するための、多層配線技術の
微細な電極配線上に形成された穴へ金属膜を埋め込み、
かつその表面を平坦な構造にすることにより、信頼性の
高い半導体装置の製造方法を提供することにある。

〔課題を解決するための手段〕

このような目的を達成するため、本発明は、電極配線上
の微細な穴に金属膜を埋め込み表面を平坦に形成するに
際し、絶縁膜に形成された接続孔内部の電極配線の側壁
への堆積膜厚が電極配線上の平坦面への堆積膜厚よりも
薄く絶縁膜を形成し、さらに、接続孔内部の電極配線に
化学気相成長法を用いて選択的に金属配線を形成して接
続孔部の表面を平坦に形成することを最も主要な特徴と
するものである。

〔作用〕

したがって、本発明によれば、ボイドが発生すること＆
＜、微細な接続孔部を形成することが可能となる。

〔実施例〕

以下、本発明を図面に示す実施例に基づいて詳細に説明
する。

第１図は本発明方法の一実施例を示す工程断面図であり
１ことでは多層配線を形成する場合を示す０ まず第１図（、）は、下地の絶縁膜１を形成した後に、
第１の電極配線２を形成後第１の絶縁膜３を堆積し、次
にリソグラフィ工程によりスルーホール５を形成して、
さらに第２の電極配線４を形成したものである。このと
き本実施例では、第１の絶縁膜３としては、ＣＶＤ法に
より５ｌｙ２をＳｉＨ４と０２雰囲気で５００ＯＡ堆積
し、次に、リソグラフィ工程によりスルーホール５を形
成したものである。さらに、第２の電極配線４として、
Ｍｏをスパッタ法によＦ）５０００Ａ堆積した後に、リ
ソグラフィ工程によ膜形成したものである。従って、本
工程により、スルーホール部５の第２の電極配線４にア
スペクト比１．０以上の微細な穴６が形成されることに
なる。

次に第１図（ｂ）は、第１図（、）で形成された微細な
穴部６に、膜形成に方向性を有する方法で絶縁膜７を堆
積したものである。従って、電極配線４の段差側壁部へ
の絶縁膜Ｔの堆積膜厚は少なく、平坦部と穴６の底部に
主に絶縁膜７が堆積されたことになる。本実施例では、
バイアスＥＣＲ法によう絶縁膜ＴとしてＳｔＯ，を堆積
したものである。ここで、バイアスＥＣＲ法とは、１０
−５〜Ｉ　Ｑ−３Ｔｏｒｒの低ガス圧において電子サイ
クロトロン共鳴法（共鳴条件：マイクロ波周波数２．４
５ＧＨｚ、磁場強度８７５Ｇａｕｓｓ　）により１ガス
導入口より導入した５ｔＨ１と０２を用いて、膜形成に
必要なプラズマを生成し、試料基板ホルダーにｒｆバイ
アスを印加しながら膜形成を行う方法である。その特徴
は、堆積粒子が、試料基板に対して垂直に入射するとい
う方向性があシ、段差側壁部への堆積膜厚は平坦部の約
１／３−１／４程度である。第１図（ｂ）の本発明の実
施例は、マイクロ波パワー９００　Ｗ　−Ｓ　ｉ　Ｈ４
と０２の流量比１対２．バイアスパワー密度１．１７Ｗ
／ｃｌＩの条件のもとに絶縁膜を１５０ＯＡ堆積した。

ｉお、バイアスを印加せずに、ＥＣＲプラズマ堆積法で
膜形成を行なっても本発明を実施できることはいうまで
もない。

次にかかる工程後、段差側壁部の電極配線４を露出させ
た後、タングステンの選択ＣＶＤを用いて、この露出し
た電極配線部分にだけタングステンを成長させ、穴６を
埋め込み平坦な構造を実現する。

すなわち、本実施例では、段差側壁部の第２の電極配線
４を露出させるために弗酸系のウェットエッチ／グによ
＃）Ｓ！Ｏ！を約５０ＯＡエツチングした。

その結果、段差部の電極配線４が露出するとともに、他
の平坦部と穴６の底にはＳ　ｉＯ！が残ることになる（
第１図（Ｃ））。ここで、平坦部だけにＳｔＯ□が残っ
ていればよいことはいう１でもない。

続いて、ＷＦ６とＨ２のガスを用いタングステン８を該
段差側壁部の電極配線露出部にのみ選択成長させる。本
実施例では、第１図（、）のごとく加工した基板を、減
圧ＣＶＤ装置に導入し、全圧Ｑ、１７ｔｏｒｒ＋基板温
度４２０℃とし、ＷＦ、を１０１０５ｃ＋Ｈ２を１８０
０ｓｅｃｍ基板上に導入して、タングステン８を２５０
ＯＡ戒長させた。第１図（ｄ）は段差側壁部ようタング
ステン８が選択成長してゆく途中を示したものである。

その結果、微細穴部にボイドが形成されることｉくタン
グステン８が埋め込まれ平坦な構造が容易に実現される
（第１図（ｅ））。

第２図は本発明方法の別の実施例を示す工程断面図であ
り１前述した第１図の実施例の電極配線のかわシに半導
体基板上に穴が形成されたコンタクト部での実施例を示
すものである。すなわち、第２図（ａ）に示すように、
素子を形成する拡散層１２を含む半導体基板１１上に絶
縁膜１３を形成した後、その拡散層１３を露出させるべ
くスルーホール１４を形成する。そしてこの絶縁膜１３
上に電極配線１５を形成する。次にこの微細な穴部１６
に、膜形成に方向性を有する方法で絶縁膜１７を堆積し
て、その段差側壁部の電極配線１５を露出させた後（第
２図（ｂ）　）　、タングステンの選択ＣＶＤを用いて
、この露出された電極配線部分にだけタングステン１８
を成長させるようにしたものである。従って、本実施例
においても、第１図の実施例と同様に微細穴部を埋め込
み平坦化することができる。

〔発明の効果〕

以上説明したように、本発明は、微細な穴を金属膜で埋
め込み平坦な構造を実現するものであシ、本製造法にか
いて以下の利点がある。

（１）金属膜で穴を埋め込む工程の前工程は、従来の技
術を用い、プロセスとして単純であり１信頼性の高いも
のである。

（２）微細な穴がボイドの発生もなく埋め込み形成され
たことにより、後の工程でのトラブルを生じないもので
ある。

（３）微細な穴部の表面が平坦化されたことにより、後
工程の絶縁膜形成で穴部を埋め込む必要がなく容易に膜
形成を行うことができる。

【図面の簡単な説明】

第１図は本発明方法の一実施例を示す工程断面図、第２
図は本発明方法の別の実施例を示す工程断面図、第３図
（ａ）　、　（ｂ）　、　（ｃ）及び（ｄ）はそれぞれ
従来例を示す説明図である。 １．３，７，１３，１７・・・・絶縁膜、２・・・・第
１の電極配線、４・・・・第２の電極配線、５゜１４・
・・・スルーホール、６．１６・―・・穴部、８．１８
・・・・タングステン、１１・・・・半導体基板、１２
・・・・拡散層、１５・・・・電極配線。

Claims (1)

【特許請求の範囲】
1. 半導体基板上の素子または第１の電極配線上に第１の絶
   縁膜を形成しリソグラフィ工程により接続孔を形成して
   、さらに第２の電極配線を形成する工程と、しかる後に
   上記第１の絶縁膜に形成された接続孔内部の該第２の電
   極配線の側壁への堆積膜厚が該第２の電極配線上の平坦
   面への堆積膜厚よりも少なくとも薄く第２の絶縁膜を形
   成する工程と、上記接続孔内の該第２の電極配線上に化
   学気相成長法を用いて金属配線を形成して該接続孔部の
   表面を平坦に形成する工程を具備することを特徴とする
   半導体装置の製造方法。