JP3070564B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、多層配線を有する半導体装置の製造
方法に関する。

【０００２】

【従来の技術】従来の多層配線を有する半導体装置の製
造方法は、例えば、特開平８ー２９３５５１号公報に開
示されている。図１５は、上記公報に開示された半導体
装置の構造を示す断面図である。

【０００３】図１５に示すように、選択的に素子分離領
域１０２を有する半導体基板１０１上に、約８００ｎｍ
の膜厚を有する第１の層間絶縁膜１０４が形成され、こ
の層間絶縁膜１０４には素子領域に対応してコンタクト
ホール１０３が選択的に形成されている。

【０００４】第１の層間絶縁膜１０４上のー部及びコン
タクトホール１０３内には、バリアメタル２００が形成
され、コンタクトホール１０３内にはタングステン１０
７ａが埋設されている。

【０００５】バリアメタル２００は、例えば下から順に
膜厚６０ｎｍのチタン１０５ａ及び膜厚１００ｎｍの窒
化チタン１０６ａからなる。バリアメタル２００及びコ
ンタクトホール１０３を含む領域には、選択的に第１の
配線１０９ａ、１０９ｂが形成されている。

【０００６】ここで、第１の配線１０９ａは、回路動作
上、配線遅延時間が回路全体の動作速度を律速する配線
（以下、クリティカルパスという）に相当し、下から順
にバリアメタル２００、全体で約８００ｎｍの膜厚をも
つアルミニウム１０８ａからなる積層構造になってい
る。また、第２の配線１０９ｂは、クリティカルパス以
外の配線に相当し、下から順にバリアメタル２００、約
４００ｎｍの膜厚をもつアルミニウム１０８ｂ、約５０
ｎｍの膜厚をもつ窒化チタン１０６ｂからなる積層構造
になっている。このように、クリティカルパスに相当す
る第１の配線１０９ａの膜厚は、それ以外の配線に相当
する第２の配線１０９ｂよりも厚く形成されている。

【０００７】また、第１の配線１０９ａ、１０９ｂを覆
うように、第２の層間絶縁膜１１１が形成され、この層
間絶縁膜１１１には第１の配線層１０９ａに選択的に電
気導通するためのビアホール１１０が開口されている。
ビアホール１１０内には、アルミニウム１０８ａが埋設
されている。ビアホール１１０を含む第２の層間絶縁膜
１１１の上には、第２の配線１１２が形成されている。
なお、第２の層間絶縁膜１１１の膜厚は、クリティカル
パスの第１の配線１０９ａ上で約８００ｎｍとなるよう
にする。

【０００８】第２の配線１１２は、下から順に６００ｎ
ｍの厚さのアルミニウム１０８ｄ、５０ｎｍの厚さの窒
化チタン１０６ｃから構成されている。第２の配線１１
２上を含む全面を覆うためにカバー膜１１３が形成され
ている。

【０００９】次に、従来の半導体装置の製造方法を、図
１６乃至図１９を参照して説明する。まず、図１６に示
すように、通常のシリコン窒化膜を酸化時のマスクとし
て用いた選択酸化法により、半導体基板１０１に素子分
離領域１０２を形成し、区画された素子領域に所用の素
子を形成する。そして、半導体基板１０１の上に第１の
層間絶縁膜１０４を平坦に形成し、フォトリソグラフィ
工程及び反応性イオンエッチングにより、所要箇所にコ
ンタクトホール１０３を形成する。

【００１０】この第１の層間絶縁膜１０４は、例えば、
常圧ＣＶＤ法でシリコン酸化膜を１５０ｎｍ形成した
後、ＴＥＯＳとオゾン（Ｏ₃）を原料ガスとした常圧Ｃ
ＶＤ法によりＢＰＳＧを約１μｍの厚さだけ形成した
後、第１の層間絶縁膜１０４の全体の膜厚が約８００ｎ
ｍとなるように形成する。

【００１１】次いで、チタン１０５ａ、窒化チタン１０
６ａをスパッタ法により形成することによりバリアメタ
ル２００を形成し、タングステンを全面気相成長法によ
り成長し、エッチバックを行うことでコンタクトホール
１０３内にタングステン１０７ａを残して充填させる。

【００１２】次いで、アルミニウム１０８ｂ、窒化チタ
ン１０６ｂを各々４００ｎｍ、５００ｎｍの膜厚だけス
パッタ法により形成し、フォトリソグラフィ工程及び反
応性イオンエッチングによりパターニングし、第１の配
線１０９ａ、１０９ｂを形成する。ただし、第１の配線
１０９ａはクリティカルパスに相当する配線であり、第
２の配線１０９ｂはクリティカルパス以外に相当する配
線である。

【００１３】次いで、図１７に示すように、第１の層間
絶縁膜１０４及び第１の配線１０９ａ、１０９ｂの上
に、これらを被覆する第２の層間絶縁膜１１１ａを平坦
に形成し、フォトリソグラフィ工程及びＣＦ₄を原料ガ
スとする反応性イオンエッチングにより、第１の配線の
うち、クリティカルパスに相当する第１の配線１０９ａ
上の第１の層間絶縁膜１１１ａを選択的にエッチング除
去して溝１１４を形成する。なお、これと同時にクリテ
ィカルパス以外の第１の配線１０９ｂ上の必要箇所には
ビアホールの下半部１１５ａを開口する。このとき、溝
１１４及びビアホールの下半部１１５ａは、第１の配線
１０９ａ、１０９ｂ上の窒化チタン１０６ｂを貫通する
まで深く形成される。

【００１４】次いで、図１８に示すように、アルミニウ
ム１０８ｃをテトラメチルアルミニウム（ＴＭＡ）等を
原料ガスとして用いた化学的気相成長法により、溝１１
４及びビアホールの下半部１１５ａが埋め込まれるまで
全面気相成長法を行い、化学的機械的研磨（ＣＭＰ）を
施すことにより、溝１１４及びビアホールの下半部１１
５ａの内部のみにアルミニウム１０８ｃを残して充榎す
る。さらにその上に第２の層間絶縁膜１１１ｂを全面形
成した後、クリティカルパスに接続されるビアホール１
１６と、前記ビアホールの下半分につながる上半部１１
５ｂをフォトリソグラフィ工程と反応性イオンエッチン
グにより開口する。

【００１５】次いで、図１９に示すように、アルミニウ
ム１０８ｄをＣＶＤ法により約１μｍ形成し、ビアホー
ル１１６と上半分１１５ｂの内部のみを残して充填す
る。

【００１６】そして、フォトリソグラフィ工程における
反射防止用の窒化チタン１０６ｃをスパッタ法により形
成し、フォトリソグラフィ工程及び反応性イオンエッチ
ング法により所望の領域のみにパターニングを行い、第
２の配線１１２が形成される。

【００１７】最後に、カバー膜１１３を形成し、図１５
に示す構造の半導体装置が完成する。

【００１８】従来の半導体装置の製造方法によれば、ク
リティカルパスに相当する第１の配線１０９ａの膜厚を
クリティカルパス以外に相当する第２の配線１０９ｂの
膜厚よりも厚くすることにより、クリティカルパスの配
線抵抗が低くなり、クリティカルパスの配線遅延時間が
短くなり、回路全体の動作速度を速くすることができ
る。これによって、クリティカルパスに相当する配線の
配線幅を広くすることなく、集積度を向上させることが
できる。

【００１９】

【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法では、クリティカルパスに相当する第１
の配線１０９ａの膜厚とクリティカルパス以外に相当す
る第２の配線１０９ｂの膜厚に差を付けるのに、フォト
リソグラフィ工程が１回追加されるため、その分製造時
間が長くなり、製造コストが高くなってしまうという問
題があった。この問題は、配線層数が増加するにしたが
って、顕著となる。

【００２０】本発明は、上記課題を解決するためになさ
れたものであり、フォトリソグラフィ工程を行うことな
く、各配線の膜厚や膜幅に差を付けることができる半導
体装置の製造方法を提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、（１）半導体基板に配線をパターニングする
工程と、（２）配線上にシリコン酸化膜を被覆する工程
と、（３）シリコン酸化膜上に有機系絶縁膜を塗布する
工程と、（４）有機系絶縁膜をエッチバックすることに
より配線のうち孤立した領域の配線上のシリコン酸化膜
を露出する工程と、（５）露出した部分のシリコン酸化
膜を選択的にエッチングして孤立した領域の配線を露出
する工程と、（６）露出した部分の配線上に導電膜を形
成する工程と、を有し、（１）から（６）の順序で行わ
れることを特徴とするものである。

【００２２】本発明によれば、配線上に被覆されたシリ
コン酸化膜上に有機系絶縁膜を塗布すると、有機系絶縁
膜は、配線の密集した領域では厚く付着し、配線の孤立
した領域では薄く付着する。そして、この有機系絶縁膜
をエッチバックすることにより配線のうち孤立した領域
の配線上のシリコン酸化膜を露出させ、選択的にエッチ
ングし、狐立した部分の露出した配線に導電膜を形成す
る。そのため、フォトリソグラフィ工程を行うことな
く、自己整合的に、配線の密集した領域では薄く、孤立
した領域では厚くなるように、配線の膜厚を変化させる
ことができる。

【００２３】本発明の半導体装置の製造方法は又、
（１）半導体基板上に絶縁膜を介して第１の配線をパタ
ーニングする工程と、（２）第１の配線上に第１のシリ
コン酸化膜を被覆する工程と、（３）第１のシリコン酸
化膜上に有機系絶縁膜を塗布する工程と、（４）有機系
絶縁膜をエッチバックすることにより配線のうち孤立し
た領域の配線上の第１のシリコン酸化膜を露出する工程
と、（５）露出した部分の第１のシリコン酸化膜を選択
的にエッチングして孤立した領域の配線を露出する工程
と、（６）露出した部分の配線上に導電膜を形成する工
程と、（７）有機系絶縁膜上に第２のシリコン酸化膜を
形成する工程と、（８）第２のシリコン酸化膜及び有機
系絶縁膜を開口してビアホールを選択的に形成する工程
と、（９）第２のシリコン酸化膜上に、ビアホールを介
して第１の配線と電気的に接続する第２の配線を形成す
る工程と、を有し、（１）から（９）の順序で行われる
ことを特徴とするものである。

【００２４】上記配線上のシリコン酸化膜は、先細りに
形成されてもよい。

【００２５】本発明の他の半導体装置の製造方法は、
（１）半導体基板に配線をパターニングする工程と、
（２）配線上に先細り部を有するシリコン酸化膜を被覆
する工程と、（３）シリコン酸化膜上に有機系絶縁膜を
塗布する工程と、（４）有機系絶縁膜をエッチバックす
ることにより、配線のうち孤立した領域の配線上のシリ
コン酸化膜及び配線のうち密集した領域の配線上のシリ
コン酸化膜を露出する工程と、（５）露出した部分のシ
リコン酸化膜を選択的にエッチングして、配線を露出す
る工程と、（６）露出した部分の配線上に導電膜を形成
する工程と、を有し、（１）から（６）の順序で行われ
ることを特徴とするものである。

【００２６】本発明によれば、配線上に被覆されたシリ
コン酸化膜上に有機系絶縁膜を塗布すると、有機系絶縁
膜は、配線の密集した領域では厚く付着し、配線の孤立
した領域では薄く付着する。そして、この有機系絶縁膜
をエッチバックすることにより、配線のうち孤立した領
域の配線上のシリコン酸化膜及び配線のうち密集した領
域の配線上のシリコン酸化膜を露出させ、選択的にエッ
チングし、露出した配線に導電膜を形成する。この時、
配線上に被覆されるシリコン酸化膜は先細りになってい
るので、配線のうち孤立した領域の配線の露出幅が密集
した領域の配線の露出幅よりも広くなる。そのため、フ
ォトリソグラフィ工程を行うことなく、自己整合的に、
配線の密集した領域では狭く、孤立した領域では広くな
るように、配線の膜幅を変化させることができる。

【００２７】本発明の他の半導体装置の製造方法は又、
（１）半導体基板上に絶縁膜を介して第１の配線をパタ
ーニングする工程と、（２）第１の配線上に先細り部を
有する第１のシリコン酸化膜を被覆する工程と、（３）
第１のシリコン酸化膜上に有機系絶縁膜を塗布する工程
と、（４）有機系絶縁膜をエッチバックすることによ
り、配線のうち孤立した領域の配線上の第１のシリコン
酸化膜及び配線のうち密集した領域の配線上の第１のシ
リコン酸化膜を露出する工程と、（５）露出した部分の
第１のシリコン酸化膜を選択的にエッチングして、配線
を露出する工程と、（６）露出した部分の配線上に導電
膜を形成する工程と、（７）有機系絶縁膜上に第２のシ
リコン酸化膜を形成する工程と、（８）第２のシリコン
酸化膜及び有機系絶縁膜を開口してビアホールを選択的
に形成する工程と、（９）第２のシリコン酸化膜上に、
ビアホールを介して第１の配線と電気的に接続する第２
の配線を形成する工程と、を有し、（１）から（９）の
順序で行われることを特徴とするものである。

【００２８】上記（２）の工程におけるシリコン酸化膜
は、バイアスＥＣＲ法により形成されるのが好ましい。

【００２９】上記有機系絶縁膜は、ＢＣＢ、有機ＳＯ
Ｇ、バリレン−Ｆ、バリレンーＮ、アモルファスカーボ
ン、フッ素化アモルファスカーボンからなる群から選択
される物質を含むのが好ましい。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。図１乃至図７は、本発明の第１
の実施の形態に係る半導体装置の製造方法を示す工程図
である。

【００３１】まず、図１に示すように、通常のシリコン
窒化膜を酸化時のマスクとして用いた選択酸化法によ
り、半導体基板１上に素子分離領域２を形成し、区画さ
れた素子領域に所用の素子を形成する。そして、半導体
基板１の上に第１の層間絶縁膜３を平坦に形成し、フォ
トリソグラフィ工程及び反応性イオンエッチングによ
り、所要箇所にコンタクトホール４を形成する。

【００３２】この第１の層間絶縁膜３は、例えば、常圧
ＣＶＤ法でシリコン酸化膜を１５０ｎｍ形成した後、Ｔ
ＥＯＳ（テトラエトキシオキシシラン）とオゾン
（Ｏ₃）を原料ガスとした常圧ＣＶＤ法によりＢＰＳＧ
（ボロン・フォスフォ・シリケート・グラス）を約１μ
ｍの厚さだけ形成した後、第１の層間絶縁膜３の全体の
膜厚が約８００ｎｍとなるように形成する。

【００３３】次いで、第１の層間絶縁膜３上にバリアメ
タル５をスパッタ法により形成し、タングステンを全面
気相成長法により成長し、エッチバックを行うことでコ
ンタクトホール４内にタングステン６を残して充填させ
る。

【００３４】次いで、アルミニウム７ａ、窒化チタン８
ａを各々４００ｎｍ、５０ｎｍの膜厚だけスパッタ法に
より形成しパターニングし、第１層配線９ａ、９ｂを形
成する。ここで、第１層配線９ａは配線の密集した領域
の配線に相当し、第１層配線９ｂは配線の疎らな孤立し
た領域の配線に相当する。

【００３５】次いで、図２に示すように、Ａｒイオンを
照射しながら行うバイアスＥＣＲ（Electron Cyclotron
Resonance)プラズマＣＶＤ法により、第１層配線９
ａ、９ｂ上に、ＳｉＯ₂、ＳｉＯＦ等からなり先細り部
１０ａを有する第１のシリコン酸化膜１０を約３００ｎ
ｍの膜厚に形成する。

【００３６】次いで、第１のシリコン酸化膜１０上に有
機ＳＯＧ（スピンオン・グラス）等の有機系絶縁膜１１
を回転塗布法により形成し、アニールを行う。有機系絶
縁膜１１は、配線パターンの密集した領域、すなわち第
１層配線９ａの領域に厚く付着し、配線パターンの疎ら
な孤立した領域、すなわち第１層配線９ｂの領域に薄く
付着する。有機系絶縁膜１１は、有機ＳＯＧ以外に、例
えば、ＢＣＢ（ベンゾシクロブテン）、バリレン−Ｆ、
バリレンーＮ、アモルファスカーボン、フッ素化アモル
ファスカーボンでもよい。

【００３７】次いで、図３に示すように、有機系絶縁膜
１１を異方性の反応性イオンエッチングにより、エッチ
バックを行い、孤立した領域の第１層配線９ｂ上の第１
のシリコン酸化膜１０の上部を露出させる。

【００３８】次いで、図４に示すように、孤立した領域
の第１層配線９ｂ上の露出した第１のシリコン酸化膜１
０を、有機系絶縁膜１１に対し選択性をもたせた反応性
イオンエッチングにより、除去する。このときのエッチ
ング条件は、例えばＣＦ₄とＣＨＦ₃の混合ガスを用い、
気圧約１Torr、ＲＦパワー約１００Ｗである。

【００３９】次いで、図５に示すように、例えばテトラ
メチルアルミニウム（ＴＭＡ）を原料とした選択ＣＶＤ
法により、第１層配線９ｂ上に選択的にアルミニウム７
ｂを形成する。このアルミニウム７ｂは、残った第１の
シリコン酸化膜１０の上面までははみ出さないようにす
る。

【００４０】次いで、図６に示すように、第２のシリコ
ン酸化膜１２をプラズマＣＶＤ法により形成し、グロー
バルに平坦化するために化学的機械的研磨により配線上
での合計の膜厚が約８００ｎｍになるように研磨する。

【００４１】次いで、図７に示すように、ビアホール１
３を選択的に開口し、チタン１４を約３０ｎｍの厚さに
スパッタ法により形成し、連続的にアルミニウム７ｃを
約４５０℃の高温でスパッタすることにより、ビアホー
ル１３内にアルミニウム７ｃを埋め込む。

【００４２】次いで、配線をパターニングする際のフォ
トリソグラフィ工程時の反射防止膜としての窒化チタン
８ｂを約５０ｎｍの厚さにスパッタ法により形成し、フ
ォトリソグラフィ工程と反応性イオンエッチングによ
り、所望の領域にのみ窒化チタン８ｂ、アルミニウム７
ｃ、チタン１４を残し、第２層配線１５を形成する。な
お、アルミニウム７ｃを約４５０℃の高温でスパッタす
る際、アルミニウム７ｃとチタン１４が反応し、ＴｉＡ
ｌ₃層が形成される。

【００４３】最後に、カバー膜１６を全面に形成し、半
導体装置が完成する。

【００４４】次に、本発明の第１の実施の形態の効果を
説明する。例えば、図８に示すようなチップ構成におい
て、セル内の配線２０ａは、比較的密に配置されてお
り、また、その配線長は１ｍｍ以下の短いものとなって
いる。また、セル間を結ぶ配線２０ｂは、比較的疎らに
配置されており、また、その配線長は１ｍｍ以上の長い
ものとなっている。配線長が短い場合は、配線容量を低
減することが配線遅延低減に有効に働く。ー方、配線長
が長い場合は、配線抵抗を低減することが配線遅延低減
に有効に働く。

【００４５】第１の実施の形態では、配線の孤立した領
域の第１層配線９ｂの膜厚が、配線の密集した領域の第
１層配線９ａより厚くなっており、配線抵抗を低減する
ことができる。

【００４６】また、第１の実施の形態では、有機系絶縁
膜１１を塗布することにより、膜厚を厚くして配線抵抗
を下げる領域は、配線の疎らな孤立した領域に自己整合
的に限定できるため、配線の膜厚を厚くすることによる
隣接する配線間の容量の増加を極めて小さく抑えられる
ため、配線遅延を有効に低減することができる。

【００４７】さらに、配線の密集した領域の第１層配線
９ａの膜厚は薄くできるので、配線容量の大部分を占め
る隣接配線間容量を低減でき、配線遅延を大幅に低減す
ることができる。

【００４８】図９（Ａ）は、本発明の製造方法と従来の
製造方法における、配線層数と製造工程数との関係を示
すグラフであり、図９（Ｂ）は、本発明と従来の方法に
より製造された半導体装置における、配線遅延時間の度
数分布を示すグラフである。

【００４９】図９（Ｂ）からわかるように、回路動作速
度の配線長依存性に関しては、本発明の方法は、クリテ
ィカルパスについて配線膜厚が最適化された従来の方法
と比べてそれほど変わらない。また、図９（Ａ）からわ
かるように、製造工程数に関しては、本発明の方法は、
従来の方法よりも工程数を減らすことができ、配線層数
が増えるに従ってこの効果は顕著となる。

【００５０】次に、本発明の第２の実施の形態を、図面
を参照して説明する。図１０乃至図１４は、本発明の第
２の実施の形態に係る半導体装置の製造方法を示す工程
図である。

【００５１】第２の実施の形態では、まず、図１０に示
すように、第１層配線９ａ，９ｂを形成した後、バイア
スＥＣＲプラズマＣＶＤ法により先細り部１０ａを有す
る第１のシリコン酸化膜１０（バイアスＥＣＲシリコン
酸化膜）を約３００ｎｍの膜厚に形成し、有機ＳＯＧ等
の有機系絶縁膜１１を回転塗布法により形成、アニール
を行う。この工程までは、第１の実施の形態と同じであ
る（図２参照）。

【００５２】次いで、図１１に示すように、有機系絶縁
膜１１をエッチングバックし、配線の孤立した領域の第
１層配線９ｂ上及び配線の密集した領域の第１層配線９
ａ上の両方の第１のシリコン酸化膜１０を露出させる。

【００５３】次いで、図１２に示すように、配線の孤立
した領域の第１層配線９ｂ上の露出した第１のシリコン
酸化膜１０及び配線の密集した領域の第１層配線９ａ上
の第１のシリコン酸化膜１０を、有機系絶縁膜１１に対
し選択性をもたせた反応性イオンエッチングにより除去
する。このときの反応性イオンエッチングの条件は、例
えば、ＣＦ₄とＣＨＦ₃の混合ガスを用いて気圧約０．１
Ｔｏｒｒ、高周波電力約１００Ｗである。また、このと
き、配線９ａ，９ｂ上に被覆されるシリコン酸化膜１１
は先細りになっているので、配線の孤立した領域の第１
層配線９ｂ上の第１のシリコン酸化膜１０のエッチング
除去された幅は、配線の密集した領域の第１層配線９ａ
上の第１のシリコン酸化膜１０のエッチング除去された
幅よりも広くなる。

【００５４】次いで、図１３に示すように、例えばテト
ラメチルアルミニウム（ＴＭＡ）を原料とした選択ＣＶ
Ｄ法により、配線の密集した領域の第１層配線９ａ上及
び配線の孤立した領域の第１層配線９ｂ上に選択的にア
ルミニウム７ｂを形成する。この時、配線の密集した領
域におけるアルミニウム７ｂの膜厚は、配線の孤立した
領域におけるアルミニウム７ｂの膜厚よりも薄く形成す
る。

【００５５】次いで、図１４に示すように、第２のシリ
コン酸化膜（プラズマ酸化膜）１２を形成し、グローバ
ルに平坦するために、化学的機械的研磨により配線上で
の合計の膜厚が約８００ｎｍになるように研磨し、ビア
ホール１３を選択的に開口する。

【００５６】次いで、チタン１４を約３０ｎｍの厚さに
スパッタ法により形成し、連続的にアルミニウム７ｃを
約４５０℃の高温でスパッタすることにより、ビアホー
ル１３内にアルミニウム７ｃを埋め込む。

【００５７】次いで、配線をパターニングする際のフォ
トリソグラフィ工程時の反射防止膜としての窒化チタン
８ｂを約５０ｎｍの厚さにスパッタ法により形成し、フ
ォトリソグラフィ工程と反応性イオンエッチングによ
り、所望の領域にのみ窒化チタン８ｂ、アルミニウム７
ｃ、チタン１４を残し、第２層配線１５を形成する。
尚、アルミニウム７ｃを約４５０℃の高温でスパッタす
る際、アルミニウム７ｃとチタン１４とが反応し、Ｔｉ
Ａｌ₃層が形成される。

【００５８】最後に、カバー膜１６を全面に形成し、半
導体装置が完成する。

【００５９】第２の実施の形態では、配線の密集した領
域にも、配線膜厚を厚くするためのアルミニウム７ｂが
選択ＣＶＤ法により形成されている点が第１の実施の形
態と異なっている。密集した領域の配線のうち選択ＣＶ
Ｄ法で形成された上半部は、幅が細くなっているため、
隣接配線間容量の増加が少なく、しかも配線抵抗を下げ
ることができる。孤立した領域の配線については上半部
の幅は下半部と同程度であるため、配線抵抗低減の効果
が大きい。

【００６０】また、密集した領域の配線と孤立した領域
の配線の膜厚が略等しいため、ビアホールの深さをー定
にすることができ、エッチング時間の制御が容易とな
る。ビアホールの深さが不均一な場合に、深い方のビア
ホールにエッチング時間を合わせると、浅いビアホール
ではオーバーエッチングがかかってしまい、ビアホール
の底にアルミナ等の析出物が発生しやすく、ビア抵抗増
加や導通不良を起こす要図となっていた。しかし、第２
の実施の形態では、ビアホールの深さをー定にできるた
め、このような不良原因を除去できる。

【００６１】本発明は、上記実施の形態に限定されるこ
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。例えば、先細
り部１０ａの形状は、図示されたものに限らず他の形状
でもよい。

【００６２】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、フォトリソグラフィ工程を行うことなく、自己整合
的に領域を限定して配線の膜厚や膜幅に差を付けること
ができるので、その分製造時間が短縮され、製造コスト
を削減できる。この効果は、配線層数が増えるに従って
顕著となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程図である。

【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程図である。

【図３】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程図である。

【図４】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程図である。

【図５】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程図である。

【図６】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程図である。

【図７】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程図である。

【図８】本発明の第１の実施の形態に係る半導体装置の
製造方法の効果を説明するためのチップ構成を示す説明
図である。

【図９】（Ａ）は、本発明の製造方法と従来の製造方法
における、配線層数と製造工程数との関係を示すグラフ
であり、（Ｂ）は、本発明と従来の方法により製造され
た半導体装置における、配線遅延時間の度数分布を示す
グラフである。

【図１０】本発明の第２の実施の形態に係る半導体装置
の製造方法を示す工程図である。

【図１１】本発明の第２の実施の形態に係る半導体装置
の製造方法を示す工程図である。

【図１２】本発明の第２の実施の形態に係る半導体装置
の製造方法を示す工程図である。

【図１３】本発明の第２の実施の形態に係る半導体装置
の製造方法を示す工程図である。

【図１４】本発明の第２の実施の形態に係る半導体装置
の製造方法を示す工程図である。

【図１５】従来の半導体装置の構造を示す断面図であ
る。

【図１６】従来の半導体装置の製造方法を示す工程図で
ある。

【図１７】従来の半導体装置の製造方法を示す工程図で
ある。

【図１８】従来の半導体装置の製造方法を示す工程図で
ある。

【図１９】従来の半導体装置の製造方法を示す工程図で
ある。

【符号の説明】

１：半導体基板 ２：素子分離領域 ３：第１の層間絶縁膜 ４：コンタクトホール ５：バリアメタル ６：タングステン ７ａ、７ｂ、７ｃ：アルミニウム ８ａ：８ｂ窒化チタン ９ａ、９ｂ：第１層配線 １０：第１のシリコン酸化膜 １０ａ：先細り部 １１：有機系絶縁膜 １２：第２のシリコン酸化膜 １３：ビアホール １４：チタン １５：第２層配線 １６：カバー膜

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】（１）半導体基板に配線をパターニングす
   る工程と、（２）前記配線上にシリコン酸化膜を被覆す
   る工程と、（３）前記シリコン酸化膜上に有機系絶縁膜
   を塗布する工程と、（４）前記有機系絶縁膜をエッチバ
   ックすることにより前記配線のうち孤立した領域の前記
   配線上の前記シリコン酸化膜を露出する工程と、（５）
   前記露出した部分の前記シリコン酸化膜を選択的にエッ
   チングして前記孤立した領域の前記配線を露出する工程
   と、（６）前記露出した部分の前記配線上に導電膜を形
   成する工程と、 を有し、（１）から（６）の順序で行われることを特徴
   とする半導体装置の製造方法。
2. 【請求項２】（１）半導体基板上に絶縁膜を介して第１
   の配線をパターニングする工程と、（２）前記第１の配
   線上に第１のシリコン酸化膜を被覆する工程と、（３）
   前記第１のシリコン酸化膜上に有機系絶縁膜を塗布する
   工程と、（４）前記有機系絶縁膜をエッチバックするこ
   とにより前記配線のうち孤立した領域の前記配線上の前
   記第１のシリコン酸化膜を露出する工程と、（５）前記
   露出した部分の前記第１のシリコン酸化膜を選択的にエ
   ッチングして前記孤立した領域の前記配線を露出する工
   程と、（６）前記露出した部分の前記配線上に導電膜を
   形成する工程と、（７）前記有機系絶縁膜上に第２のシ
   リコン酸化膜を形成する工程と、（８）前記第２のシリ
   コン酸化膜及び有機系絶縁膜を開口してビアホールを選
   択的に形成する工程と、（９）前記第２のシリコン酸化
   膜上に、前記ビアホールを介して前記第１の配線と電気
   的に接続する第２の配線を形成する工程と、 を有し、（１）から（９）の順序で行われることを特徴
   とする半導体装置の製造方法。
3. 【請求項３】前記配線上のシリコン酸化膜は、先細りに
   形成されることを特徴とする請求項１又は２に記載の半
   導体装置の製造方法。
4. 【請求項４】（１）半導体基板に配線をパターニングす
   る工程と、（２）前記配線上に先細り部を有するシリコ
   ン酸化膜を被覆する工程と、（３）前記シリコン酸化膜
   上に有機系絶縁膜を塗布する工程と、（４）前記有機系
   絶縁膜をエッチバックすることにより、前記配線のうち
   孤立した領域の前記配線上の前記シリコン酸化膜及び前
   記配線のうち密集した領域の前記配線上の前記シリコン
   酸化膜を露出する工程と、（５）前記露出した部分の前
   記シリコン酸化膜を選択的にエッチングして、前記配線
   を露出する工程と、（６）前記露出した部分の前記配線
   上に導電膜を形成する工程と、 を有し、（１）から（６）の順序で行われることを特徴
   とする半導体装置の製造方法。
5. 【請求項５】（１）半導体基板上に絶縁膜を介して第１
   の配線をパターニングする工程と、（２）前記第１の配
   線上に先細り部を有する第１のシリコン酸化膜を被覆す
   る工程と、（３）前記第１のシリコン酸化膜上に有機系
   絶縁膜を塗布する工程と、（４）前記有機系絶縁膜をエ
   ッチバックすることにより、前記配線のうち孤立した領
   域の前記配線上の前記第１のシリコン酸化膜及び前記配
   線のうち密集した領域の前記配線上の前記第１のシリコ
   ン酸化膜を露出する工程と、（５）前記露出した部分の
   前記第１のシリコン酸化膜を選択的にエッチングして、
   前記配線を露出する工程と、（６）前記露出した部分の
   前記配線上に導電膜を形成する工程と、（７）前記有機
   系絶縁膜上に第２のシリコン酸化膜を形成する工程と、
   （８）前記第２のシリコン酸化膜及び有機系絶縁膜を開
   口してビアホールを選択的に形成する工程と、（９）前
   記第２のシリコン酸化膜上に、前記ビアホールを介して
   前記第１の配線と電気的に接続する第２の配線を形成す
   る工程と、 を有し、（１）から（９）の順序で行われることを特徴
   とする半導体装置の製造方法。
6. 【請求項６】前記（２）の工程におけるシリコン酸化膜
   は、バイアスＥＣＲ法により形成されることを特徴とす
   る請求項１乃至５のいずれか１つの項に記載の半導体装
   置の製造方法。
7. 【請求項７】前記有機系絶縁膜は、ＢＣＢ、有機ＳＯ
   Ｇ、バリレン−Ｆ、バリレンーＮ、アモルファスカーボ
   ン、フッ素化アモルファスカーボンからなる群から選択
   される物質を含むことを特徴とする請求項１乃至６のい
   ずれか１つの項に記載の半導体装置の製造方法。