JPH0864676A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0864676A JPH0864676A JP19338194A JP19338194A JPH0864676A JP H0864676 A JPH0864676 A JP H0864676A JP 19338194 A JP19338194 A JP 19338194A JP 19338194 A JP19338194 A JP 19338194A JP H0864676 A JPH0864676 A JP H0864676A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma cvd
- semiconductor device
- forming
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 良好なステップカバレッジにて段差部分にＡ
ｌを形成することが可能な半導体装置の製造方法の提供 【構成】 コンタクトホール2aが形成されたＳｉ基板１
上にバリアメタルとしてのＴｉＮ膜３(500Å) を形成
し、Ｔｉ膜４(300Å) をＥＣＲプラズマＣＶＤ法によ
り、成膜ガスをＴｉＣｌ4 ：10sccm，Ｈ2 ：26sccm，Ａ
ｒ：75sccmとし、マイクロ波パワー 2.8ｋＷ，基板温度
500℃，成膜圧力 3.0mTorr の成膜条件で成膜する。Ｅ
ＣＲプラズマＣＶＤ法で形成したＴｉ膜上のＡｌの接触
角（２３度）は、反応性スパッタ法で形成したＴｉ膜上
のＡｌの接触角（３８度）と有意的な差異があり良好な
濡れ性が得られる。
ｌを形成することが可能な半導体装置の製造方法の提供 【構成】 コンタクトホール2aが形成されたＳｉ基板１
上にバリアメタルとしてのＴｉＮ膜３(500Å) を形成
し、Ｔｉ膜４(300Å) をＥＣＲプラズマＣＶＤ法によ
り、成膜ガスをＴｉＣｌ4 ：10sccm，Ｈ2 ：26sccm，Ａ
ｒ：75sccmとし、マイクロ波パワー 2.8ｋＷ，基板温度
500℃，成膜圧力 3.0mTorr の成膜条件で成膜する。Ｅ
ＣＲプラズマＣＶＤ法で形成したＴｉ膜上のＡｌの接触
角（２３度）は、反応性スパッタ法で形成したＴｉ膜上
のＡｌの接触角（３８度）と有意的な差異があり良好な
濡れ性が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、詳しくはホールが形成された部分への薄膜の形
成方法に関する。
に関し、詳しくはホールが形成された部分への薄膜の形
成方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの微細化，高集積化に伴い
コンタクトホールのアスペクト比が増大しており、配線
として使用される金属（Ａｌ）のコンタクトホールへの
埋め込み特性が問題となっている。コンタクトホールの
埋め込みが不完全である場合は、その部分において信号
が伝わらず、そのデバイスは不良品となり、歩留りを低
下させる。従って通常数万個あるコンタクトホールが完
全に埋め込まれていなければならない。
コンタクトホールのアスペクト比が増大しており、配線
として使用される金属（Ａｌ）のコンタクトホールへの
埋め込み特性が問題となっている。コンタクトホールの
埋め込みが不完全である場合は、その部分において信号
が伝わらず、そのデバイスは不良品となり、歩留りを低
下させる。従って通常数万個あるコンタクトホールが完
全に埋め込まれていなければならない。
【０００３】そこで絶縁膜（例えばＳｉＯX 膜）上に形
成したＡｌ層を高温（ 500℃程度）で熱処理する、Ａｌ
のコンタクトホールへの流し込み（Ａｌリフロープロセ
ス）が行われている。このＡｌリフロープロセスは、工
程が煩雑化されることなく、またこれによりコストもあ
まり増大しないという利点がある。しかしながら高温で
の熱処理によりＡｌスパイク，Ｓｉ析出等の問題が生じ
る虞があるため、高バリア性を有する拡散防止膜（バリ
アメタル）を形成する必要がある。
成したＡｌ層を高温（ 500℃程度）で熱処理する、Ａｌ
のコンタクトホールへの流し込み（Ａｌリフロープロセ
ス）が行われている。このＡｌリフロープロセスは、工
程が煩雑化されることなく、またこれによりコストもあ
まり増大しないという利点がある。しかしながら高温で
の熱処理によりＡｌスパイク，Ｓｉ析出等の問題が生じ
る虞があるため、高バリア性を有する拡散防止膜（バリ
アメタル）を形成する必要がある。
【０００４】
【発明が解決しようとする課題】このバリアメタルとし
ては、従来から高バリア性を有するＴｉＮ膜が使用され
ており、通常、反応性スパッタ法にて成膜されている。
しかしながら反応性スパッタ法にて成膜されたＴｉＮ膜
はステップカバレッジ（段差被覆性）が悪く、コンタク
トホール底部にはほとんどＴｉＮ膜が形成されないとい
う欠点がある。そこで反応性スパッタ法に代えてプラズ
マＣＶＤ法、中でも指向性に優れた電子サイクロトロン
共鳴励起（ＥＣＲ）プラズマＣＶＤ法を使用することに
より、コンタクトホール底部まで十分にＴｉＮ膜を形成
する方法が採用されている。この方法は次世代のＵＬＳ
Ｉのバリアメタルとして有望視されている。
ては、従来から高バリア性を有するＴｉＮ膜が使用され
ており、通常、反応性スパッタ法にて成膜されている。
しかしながら反応性スパッタ法にて成膜されたＴｉＮ膜
はステップカバレッジ（段差被覆性）が悪く、コンタク
トホール底部にはほとんどＴｉＮ膜が形成されないとい
う欠点がある。そこで反応性スパッタ法に代えてプラズ
マＣＶＤ法、中でも指向性に優れた電子サイクロトロン
共鳴励起（ＥＣＲ）プラズマＣＶＤ法を使用することに
より、コンタクトホール底部まで十分にＴｉＮ膜を形成
する方法が採用されている。この方法は次世代のＵＬＳ
Ｉのバリアメタルとして有望視されている。
【０００５】本発明者らは、特開平５-47707号公報に
て、マイクロ波による電界及び励磁コイルによる磁界と
の作用を使用し、Ａｒ，Ｈ2 ，Ｎ2 ガスに加え、金属系
ガスをプラズマ生成室に導入して金属窒化膜を形成する
方法を開示している。また特開平５−211134号公報にお
いて本発明者は、有磁場プラズマＣＶＤ法によりＡｒ，
Ｈ2 ，ＴｉＣｌ4 ガスを使用してＴｉ膜を形成すること
により、バリヤ性が高く低抵抗なコンタクトを、歩留り
及び再現性良く得る方法を開示している。
て、マイクロ波による電界及び励磁コイルによる磁界と
の作用を使用し、Ａｒ，Ｈ2 ，Ｎ2 ガスに加え、金属系
ガスをプラズマ生成室に導入して金属窒化膜を形成する
方法を開示している。また特開平５−211134号公報にお
いて本発明者は、有磁場プラズマＣＶＤ法によりＡｒ，
Ｈ2 ，ＴｉＣｌ4 ガスを使用してＴｉ膜を形成すること
により、バリヤ性が高く低抵抗なコンタクトを、歩留り
及び再現性良く得る方法を開示している。
【０００６】またＡｌを高温にて流し込むＡｌリフロー
プロセスを行う場合、下地がＴｉＮ膜であると、Ａｌが
はじかれ、所謂濡れ性（なじみ易さ）が悪く、十分に流
れ込まないことがある。この濡れ性を向上させるために
ＴｉＮ膜上にＴｉ膜を成膜し、その上にＡｌ層を形成し
た後、高温の熱処理を施す方法がある。この方法では高
温熱処理によりＡｌとＴｉが反応して合金化するので、
十分な濡れ性が得られる。ここでＴｉ膜も反応性スパッ
タ法にて成膜しているため、Ｔｉ膜のステップカバレッ
ジが悪い。従ってＡｌがコンタクトホール内に十分に流
れ込まず、ボイドの発生を招来する。
プロセスを行う場合、下地がＴｉＮ膜であると、Ａｌが
はじかれ、所謂濡れ性（なじみ易さ）が悪く、十分に流
れ込まないことがある。この濡れ性を向上させるために
ＴｉＮ膜上にＴｉ膜を成膜し、その上にＡｌ層を形成し
た後、高温の熱処理を施す方法がある。この方法では高
温熱処理によりＡｌとＴｉが反応して合金化するので、
十分な濡れ性が得られる。ここでＴｉ膜も反応性スパッ
タ法にて成膜しているため、Ｔｉ膜のステップカバレッ
ジが悪い。従ってＡｌがコンタクトホール内に十分に流
れ込まず、ボイドの発生を招来する。
【０００７】本発明は、斯かる事情に鑑みてなされたも
のであり、Ａｌとの濡れ性が良好なＴｉ膜を、ＥＣＲプ
ラズマＣＶＤ法にて形成することにより、ホール部に良
好なステップカバレッジにてＡｌを形成することが可能
な半導体装置の製造方法を提供することを目的とする。
のであり、Ａｌとの濡れ性が良好なＴｉ膜を、ＥＣＲプ
ラズマＣＶＤ法にて形成することにより、ホール部に良
好なステップカバレッジにてＡｌを形成することが可能
な半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】第１発明に係る半導体装
置の製造方法は、ＳｉＯX 膜に設けられたホール部にＡ
ｌ層を形成する工程と、熱処理によりこのＡｌを溶融さ
せる工程とを含む半導体装置の製造方法において、ＥＣ
ＲプラズマＣＶＤ法にて前記ホール部にＴｉ膜を形成す
る工程を含むことを特徴とする。
置の製造方法は、ＳｉＯX 膜に設けられたホール部にＡ
ｌ層を形成する工程と、熱処理によりこのＡｌを溶融さ
せる工程とを含む半導体装置の製造方法において、ＥＣ
ＲプラズマＣＶＤ法にて前記ホール部にＴｉ膜を形成す
る工程を含むことを特徴とする。
【０００９】第２発明に係る半導体装置の製造方法は、
第１発明において、前記ＥＣＲプラズマＣＶＤ法で、Ｔ
ｉＣｌ4 ，Ｈ2 ，Ａｒを含むガスを使用することを特徴
とする。
第１発明において、前記ＥＣＲプラズマＣＶＤ法で、Ｔ
ｉＣｌ4 ，Ｈ2 ，Ａｒを含むガスを使用することを特徴
とする。
【００１０】第３発明に係る半導体装置の製造方法は、
第１又は第２発明において、前記Ｔｉ膜を形成した後、
大気暴露なしでＡｌ層を形成することを特徴とする。
第１又は第２発明において、前記Ｔｉ膜を形成した後、
大気暴露なしでＡｌ層を形成することを特徴とする。
【００１１】
【作用】本発明にあっては、Ｔｉ膜をＥＣＲプラズマＣ
ＶＤ法にて形成することにより、その上に形成するＡｌ
との良好な濡れ性が得られる。このときの濡れ性は、反
応性スパッタ法により形成されたＴｉ膜の濡れ性と比較
して有意的な差異があるが、これはＴｉ膜の構造の違い
によるものと考えられる。またＥＣＲプラズマＣＶＤ法
を使用した場合はステップカバレッジも良好であるの
で、コンタクトホールにおいてＡｌリフローを行っても
Ａｌが側壁部で止まることなく良好な埋め込みが行え
る。さらにＴｉ膜は大気暴露により表面が酸化し易く埋
め込み特性の劣化を招来するため、大気暴露なしに次工
程（Ａｌ層形成）を実施する方が良好な埋め込み特性が
得られる。
ＶＤ法にて形成することにより、その上に形成するＡｌ
との良好な濡れ性が得られる。このときの濡れ性は、反
応性スパッタ法により形成されたＴｉ膜の濡れ性と比較
して有意的な差異があるが、これはＴｉ膜の構造の違い
によるものと考えられる。またＥＣＲプラズマＣＶＤ法
を使用した場合はステップカバレッジも良好であるの
で、コンタクトホールにおいてＡｌリフローを行っても
Ａｌが側壁部で止まることなく良好な埋め込みが行え
る。さらにＴｉ膜は大気暴露により表面が酸化し易く埋
め込み特性の劣化を招来するため、大気暴露なしに次工
程（Ａｌ層形成）を実施する方が良好な埋め込み特性が
得られる。
【００１２】
【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図１は、本発明方法（図１(a))と
従来方法（図１(b),図１(c))とにおいて得られたコンタ
クトホールの成膜状態をＳＥＭ写真で撮影した結果を模
式的に示す断面図である。Ｓｉ基板１上に、コンタクト
ホール2aが形成されたＳｉＯ2 膜２が積層されており、
この上にＴｉＮ膜３及びＴｉ膜４が形成されている。コ
ンタクトホールのサイズは直径0.75μm , 深さ１μm で
ある。
き具体的に説明する。図１は、本発明方法（図１(a))と
従来方法（図１(b),図１(c))とにおいて得られたコンタ
クトホールの成膜状態をＳＥＭ写真で撮影した結果を模
式的に示す断面図である。Ｓｉ基板１上に、コンタクト
ホール2aが形成されたＳｉＯ2 膜２が積層されており、
この上にＴｉＮ膜３及びＴｉ膜４が形成されている。コ
ンタクトホールのサイズは直径0.75μm , 深さ１μm で
ある。
【００１３】図１(a) に示す成膜状態が得られる本発明
方法について説明する。まずコンタクトホール2aが形成
されたＳｉ基板１上にバリアメタルとしてのＴｉＮ膜３
(500Å) 及びＴｉ膜４(300Å) をＥＣＲプラズマＣＶＤ
法にて成膜する。以下にその成膜条件を示す。 〔ＴｉＮ膜３〕 成膜ガス ＴｉＣｌ4 ：10sccm，Ｎ2 ：８sccm，Ｈ2 ：
26sccm，Ａｒ：75sccm マイクロ波パワー 2.8ｋＷ ，基板温度 500℃ ，成膜
圧力 3.0mTorr 〔Ｔｉ膜４〕 成膜ガス ＴｉＣｌ4 ：10sccm，Ｈ2 ：26sccm，Ａｒ：
75sccm マイクロ波パワー 2.8ｋＷ ，基板温度 500℃ ，成膜
圧力 3.0mTorr
方法について説明する。まずコンタクトホール2aが形成
されたＳｉ基板１上にバリアメタルとしてのＴｉＮ膜３
(500Å) 及びＴｉ膜４(300Å) をＥＣＲプラズマＣＶＤ
法にて成膜する。以下にその成膜条件を示す。 〔ＴｉＮ膜３〕 成膜ガス ＴｉＣｌ4 ：10sccm，Ｎ2 ：８sccm，Ｈ2 ：
26sccm，Ａｒ：75sccm マイクロ波パワー 2.8ｋＷ ，基板温度 500℃ ，成膜
圧力 3.0mTorr 〔Ｔｉ膜４〕 成膜ガス ＴｉＣｌ4 ：10sccm，Ｈ2 ：26sccm，Ａｒ：
75sccm マイクロ波パワー 2.8ｋＷ ，基板温度 500℃ ，成膜
圧力 3.0mTorr
【００１４】図１(b) に示すＴｉＮ膜３及びＴｉ膜４の
成膜状態は、コリメータという多穴状のスパッタ粒子
の、試料に対する垂直成分を通過させるフィルターを使
用したコリメーションスパッタ法にて得られたものであ
る。ここでコリメータは、穴のアスペクト比（深さ／直
径）が２であるものを使用している。図１(c) に示すＴ
ｉＮ膜３及びＴｉ膜４の成膜状態は、通常の反応式スパ
ッタ法にて得られたものである。
成膜状態は、コリメータという多穴状のスパッタ粒子
の、試料に対する垂直成分を通過させるフィルターを使
用したコリメーションスパッタ法にて得られたものであ
る。ここでコリメータは、穴のアスペクト比（深さ／直
径）が２であるものを使用している。図１(c) に示すＴ
ｉＮ膜３及びＴｉ膜４の成膜状態は、通常の反応式スパ
ッタ法にて得られたものである。
【００１５】ＴｉＣｌ4 ，Ｈ2 を原料としたＴｉ膜４成
膜時の反応は以下式にて表せる。 ２ＴｉＣｌ4 ＋ ４Ｈ2 → ２Ｔｉ ＋ ８ＨＣｌ↑ 通常、Ｔｉ膜の成膜は、ＣＶＤ法では不可能であり、高
密度，高活性プラズマを実現できるＥＣＲプラズマＣＶ
Ｄ法では可能であることは公知である（1993 Proceedin
gs Tenth international VLSI Multilevel interconnec
tion conference)。そしてＥＣＲプラズマＣＶＤ法はプ
ラズマの指向性が良好であり、微細なコンタクトホール
に対しても十分なステップカバレッジが得られる。従っ
てコンタクトホール2a内部（側面及び底面）におけるＴ
ｉ膜４の成膜状態が、従来のコリメーションスパッタ法
（図１(b))，反応性スパッタ法（図１(c))に比較して格
段に向上していることが判る。
膜時の反応は以下式にて表せる。 ２ＴｉＣｌ4 ＋ ４Ｈ2 → ２Ｔｉ ＋ ８ＨＣｌ↑ 通常、Ｔｉ膜の成膜は、ＣＶＤ法では不可能であり、高
密度，高活性プラズマを実現できるＥＣＲプラズマＣＶ
Ｄ法では可能であることは公知である（1993 Proceedin
gs Tenth international VLSI Multilevel interconnec
tion conference)。そしてＥＣＲプラズマＣＶＤ法はプ
ラズマの指向性が良好であり、微細なコンタクトホール
に対しても十分なステップカバレッジが得られる。従っ
てコンタクトホール2a内部（側面及び底面）におけるＴ
ｉ膜４の成膜状態が、従来のコリメーションスパッタ法
（図１(b))，反応性スパッタ法（図１(c))に比較して格
段に向上していることが判る。
【００１６】図２は、図１に示す状態のものに反応式ス
パッタ法にて8000ÅのＡｌ層５を形成し、スパッタ装置
内にて大気開放せずに 550℃, 30分の熱処理によりＡｌ
リフローを行った状態を示す、同じくＳＥＭ写真の模式
的断面図である。図２よりＡｌリフローにおける埋め込
み特性は、従来方法よりもＥＣＲプラズマＣＶＤ法の方
が優れていることが判る。
パッタ法にて8000ÅのＡｌ層５を形成し、スパッタ装置
内にて大気開放せずに 550℃, 30分の熱処理によりＡｌ
リフローを行った状態を示す、同じくＳＥＭ写真の模式
的断面図である。図２よりＡｌリフローにおける埋め込
み特性は、従来方法よりもＥＣＲプラズマＣＶＤ法の方
が優れていることが判る。
【００１７】次にＳｉ基板上に反応性スパッタ法及びＥ
ＣＲプラズマＣＶＤ法により形成されたＴｉ膜の、Ａｌ
に対する濡れ性を比較した結果について説明する。まず
Ｓｉ基板上にＴｉＮ膜を反応性スパッタ法にて成膜し、
その上にＴｉ膜を、反応性スパッタ法及びＥＣＲプラズ
マＣＶＤ法により形成する。以上を下地とする。そして
マスクを使用した蒸着法にてＡｌ層を部分的に形成した
後、 550℃, 30分の熱処理を施して接触角を測定し、濡
れ性を評価する。接触角は図３に示す如く、Ａｌリフロ
ー（Ａｌ層形成後の熱処理）後の、その端部におけるＡ
ｌの接線と下地とがなす角度としている。通常下地との
濡れ性が良好であると接触角は小さく、濡れ性が悪いと
接触角は大きい。
ＣＲプラズマＣＶＤ法により形成されたＴｉ膜の、Ａｌ
に対する濡れ性を比較した結果について説明する。まず
Ｓｉ基板上にＴｉＮ膜を反応性スパッタ法にて成膜し、
その上にＴｉ膜を、反応性スパッタ法及びＥＣＲプラズ
マＣＶＤ法により形成する。以上を下地とする。そして
マスクを使用した蒸着法にてＡｌ層を部分的に形成した
後、 550℃, 30分の熱処理を施して接触角を測定し、濡
れ性を評価する。接触角は図３に示す如く、Ａｌリフロ
ー（Ａｌ層形成後の熱処理）後の、その端部におけるＡ
ｌの接線と下地とがなす角度としている。通常下地との
濡れ性が良好であると接触角は小さく、濡れ性が悪いと
接触角は大きい。
【００１８】測定の結果、Ｔｉ膜を反応性スパッタ法で
形成した場合の接触角は３８度であったのに対し、ＥＣ
ＲプラズマＣＶＤ法で形成した場合の接触角は２３度で
あった。これによりＥＣＲプラズマＣＶＤ法にて成膜し
たＴｉ膜の方が、反応性スパッタ法にて成膜したＴｉ膜
より濡れ性が良好であることが判る。これは前者と後者
とでは、Ｔｉ膜の構造が異なっているためであると考え
られる。
形成した場合の接触角は３８度であったのに対し、ＥＣ
ＲプラズマＣＶＤ法で形成した場合の接触角は２３度で
あった。これによりＥＣＲプラズマＣＶＤ法にて成膜し
たＴｉ膜の方が、反応性スパッタ法にて成膜したＴｉ膜
より濡れ性が良好であることが判る。これは前者と後者
とでは、Ｔｉ膜の構造が異なっているためであると考え
られる。
【００１９】また前述した如く、通常数万個あるコンタ
クトホールが完全に埋め込まれていなければ、そのデバ
イスは不良品となる。従って埋め込み率 100％でないこ
とは製造プロセス上、大きな問題である。図４は、ＥＣ
ＲプラズマＣＶＤ法によりＴｉＮ膜３及びＴｉ膜４を成
膜した後、大気暴露（大気中に３０分放置）したもの
と、しないものとにおける、コンタクトホール内部埋め
込み率を示すグラフである。サンプルとして 100個のコ
ンタクトホールについて埋め込み率を調べ平均してい
る。
クトホールが完全に埋め込まれていなければ、そのデバ
イスは不良品となる。従って埋め込み率 100％でないこ
とは製造プロセス上、大きな問題である。図４は、ＥＣ
ＲプラズマＣＶＤ法によりＴｉＮ膜３及びＴｉ膜４を成
膜した後、大気暴露（大気中に３０分放置）したもの
と、しないものとにおける、コンタクトホール内部埋め
込み率を示すグラフである。サンプルとして 100個のコ
ンタクトホールについて埋め込み率を調べ平均してい
る。
【００２０】大気暴露したものでは、埋め込み率の平均
が89％である。上述の如くＥＣＲプラズマＣＶＤ法を使
用した本発明方法では、Ａｌ層形成後の熱処理において
コンタクトホール側面が断線することがあり、従来のス
パッタ法より悪くなる可能性が高い。しかしながら大気
暴露しないものでは 100％の埋め込み率が得られている
ことから、大気暴露なしで連続してＡｌ層を形成する方
法が適当であるといえる。
が89％である。上述の如くＥＣＲプラズマＣＶＤ法を使
用した本発明方法では、Ａｌ層形成後の熱処理において
コンタクトホール側面が断線することがあり、従来のス
パッタ法より悪くなる可能性が高い。しかしながら大気
暴露しないものでは 100％の埋め込み率が得られている
ことから、大気暴露なしで連続してＡｌ層を形成する方
法が適当であるといえる。
【００２１】なお本実施例では、Ｔｉ膜と絶縁膜（Ｓｉ
Ｏ2 膜）との間にＴｉＮ膜を形成しているが、ＴｉＷ膜
等のバリア性に優れる他の膜を形成してもよい。
Ｏ2 膜）との間にＴｉＮ膜を形成しているが、ＴｉＷ膜
等のバリア性に優れる他の膜を形成してもよい。
【００２２】
【発明の効果】以上のように本発明に係る半導体装置の
製造方法は、Ｔｉ膜をＥＣＲプラズマＣＶＤ法にて形成
することにより、その上に形成するＡｌとの良好な濡れ
性が得られ、またステップカバレッジも良好であるの
で、その後のＡｌリフロー工程において良好な埋め込み
が行える等、本発明は優れた効果を奏する。
製造方法は、Ｔｉ膜をＥＣＲプラズマＣＶＤ法にて形成
することにより、その上に形成するＡｌとの良好な濡れ
性が得られ、またステップカバレッジも良好であるの
で、その後のＡｌリフロー工程において良好な埋め込み
が行える等、本発明は優れた効果を奏する。
【図１】本発明方法と従来方法とにおいて得られたコン
タクトホールの成膜状態を模式的に示す断面図である。
タクトホールの成膜状態を模式的に示す断面図である。
【図２】図１に示す状態のものにＡｌ層を形成した状態
を示す模式的断面図である。
を示す模式的断面図である。
【図３】接触角を示す説明図である。
【図４】ＥＣＲプラズマＣＶＤ法によりＴｉＮ膜及びＴ
ｉ膜を成膜した後、大気暴露したものと、しないものと
における、コンタクトホール内部埋め込み率を示すグラ
フである。
ｉ膜を成膜した後、大気暴露したものと、しないものと
における、コンタクトホール内部埋め込み率を示すグラ
フである。
１ Ｓｉ基板 ２ ＳｉＯ2 膜 2a コンタクトホール ３ ＴｉＮ膜 ４ Ｔｉ膜 ５ Ａｌ層
Claims (3)
- 【請求項１】 ＳｉＯX 膜に設けられたホール部にＡｌ
層を形成する工程と、熱処理によりこのＡｌを溶融させ
る工程とを含む半導体装置の製造方法において、ＥＣＲ
プラズマＣＶＤ法にて前記ホール部にＴｉ膜を形成する
工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ＥＣＲプラズマＣＶＤ法で、ＴｉＣ
ｌ4 ，Ｈ2 ，Ａｒを含むガスを使用することを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記Ｔｉ膜を形成した後、大気暴露なし
でＡｌ層を形成することを特徴とする請求項１又は２記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19338194A JPH0864676A (ja) | 1994-08-17 | 1994-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19338194A JPH0864676A (ja) | 1994-08-17 | 1994-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864676A true JPH0864676A (ja) | 1996-03-08 |
Family
ID=16306985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19338194A Pending JPH0864676A (ja) | 1994-08-17 | 1994-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864676A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855452A1 (en) * | 1997-01-24 | 1998-07-29 | Applied Materials, Inc. | Process and apparatus for depositing titanium layers |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| US6051286A (en) * | 1997-02-12 | 2000-04-18 | Applied Materials, Inc. | High temperature, high deposition rate process and apparatus for depositing titanium layers |
| KR20010053894A (ko) * | 1999-12-02 | 2001-07-02 | 박종섭 | 반도체소자의 배리어층 형성방법 |
| KR100665401B1 (ko) * | 2000-06-28 | 2007-01-04 | 주식회사 하이닉스반도체 | 반도체 소자의 티타늄 나이트라이드막 형성 방법 |
-
1994
- 1994-08-17 JP JP19338194A patent/JPH0864676A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855452A1 (en) * | 1997-01-24 | 1998-07-29 | Applied Materials, Inc. | Process and apparatus for depositing titanium layers |
| US6051286A (en) * | 1997-02-12 | 2000-04-18 | Applied Materials, Inc. | High temperature, high deposition rate process and apparatus for depositing titanium layers |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| KR20010053894A (ko) * | 1999-12-02 | 2001-07-02 | 박종섭 | 반도체소자의 배리어층 형성방법 |
| KR100665401B1 (ko) * | 2000-06-28 | 2007-01-04 | 주식회사 하이닉스반도체 | 반도체 소자의 티타늄 나이트라이드막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584054B2 (ja) | 半導体装置及びその製造方法 | |
| US6143377A (en) | Process of forming a refractory metal thin film | |
| JPH08181210A (ja) | 半導体装置の製造方法 | |
| JPH11220021A (ja) | 半導体装置の製造方法 | |
| JPH0548935B2 (ja) | ||
| JPH07161813A (ja) | 半導体装置の製造方法 | |
| JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
| JPH0864676A (ja) | 半導体装置の製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000332106A (ja) | 半導体装置およびその製造方法 | |
| JPH07135186A (ja) | 半導体装置の製造方法 | |
| JPH0246731A (ja) | 半導体装置の製造方法 | |
| JP3289479B2 (ja) | 高融点金属層のｃｖｄ方法および半導体装置の製造方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JPH07201779A (ja) | 電極配線およびその形成方法 | |
| JP3421861B2 (ja) | 半導体装置の製造方法 | |
| JPH1180961A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH07142411A (ja) | 半導体装置における金属薄膜形成方法 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| JP2985204B2 (ja) | 半導体装置の製造方法 | |
| JPH0653332A (ja) | メタルプラグの形成方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH0590425A (ja) | 多層配線形成法 | |
| JPH0334430A (ja) | 半導体装置の製造方法 |