JPH08203891A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08203891A JPH08203891A JP7011470A JP1147095A JPH08203891A JP H08203891 A JPH08203891 A JP H08203891A JP 7011470 A JP7011470 A JP 7011470A JP 1147095 A JP1147095 A JP 1147095A JP H08203891 A JPH08203891 A JP H08203891A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- plasma
- teos
- film
- insulation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Plasma Technology (AREA)
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 積層構造配線１が形成された半導体基板１全
面にＴＥＯＳプラズマＣＶＤ法により第１の絶縁膜２を
形成する。次に、低周波及び高周波の２周波を同時に上
部電極１５及び下部電極１６に印加しながら、Ｎ2プラ
スマ照射を行う。次に、所定の膜厚のＴＥＯＳ−Ｏ3系
常圧ＣＶＤ法により、第２の絶縁膜３を形成する。 【効果】 ＴＥＯＳ−Ｏ3系ＣＶＤ膜の下地材料依存性
の影響を排除する効果を更に発揮することができるた
め、従来法ではボイドの発生が起こる密集したサブミク
ロン配線の凹凸に対しても、ボイド無く埋め込むことが
でき、良質な膜特性を得ることができる。
面にＴＥＯＳプラズマＣＶＤ法により第１の絶縁膜２を
形成する。次に、低周波及び高周波の２周波を同時に上
部電極１５及び下部電極１６に印加しながら、Ｎ2プラ
スマ照射を行う。次に、所定の膜厚のＴＥＯＳ−Ｏ3系
常圧ＣＶＤ法により、第２の絶縁膜３を形成する。 【効果】 ＴＥＯＳ−Ｏ3系ＣＶＤ膜の下地材料依存性
の影響を排除する効果を更に発揮することができるた
め、従来法ではボイドの発生が起こる密集したサブミク
ロン配線の凹凸に対しても、ボイド無く埋め込むことが
でき、良質な膜特性を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものであり、更に詳しくは、半導体基板上に形
成された配線層等により生じた凹凸を平坦化する層間絶
縁膜の形成方法に関するものである。
に関するものであり、更に詳しくは、半導体基板上に形
成された配線層等により生じた凹凸を平坦化する層間絶
縁膜の形成方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子の高集積化、高密度化
によって増大する表面段差を制御して、埋め込み平坦化
する技術が必要とされている。現在、シラン系ＣＶＤ膜
及びＴＥＯＳ系プラズマＣＶＤ膜が絶縁膜として用いら
れているが、微細化に伴って、オーバーハング形状やボ
イドが発生するようになってきたため、成膜時にリフロ
ー形状が得られるＴＥＯＳ−Ｏ3系常圧ＣＶＤ膜が用い
られる用になってきている。
によって増大する表面段差を制御して、埋め込み平坦化
する技術が必要とされている。現在、シラン系ＣＶＤ膜
及びＴＥＯＳ系プラズマＣＶＤ膜が絶縁膜として用いら
れているが、微細化に伴って、オーバーハング形状やボ
イドが発生するようになってきたため、成膜時にリフロ
ー形状が得られるＴＥＯＳ−Ｏ3系常圧ＣＶＤ膜が用い
られる用になってきている。
【０００３】しかし、ＴＥＯＳ−Ｏ3系常圧ＣＶＤ膜は
下地材料依存性を示すため、ＷＳｉ、Ｐｏｌｙ−Ｓｉ上
に比べて熱酸化膜やＨＴＯ膜等のシリコン酸化膜上では
成膜速度が遅くなったり、表面モフォロジーが悪くなっ
たりするため、良好な埋め込み形状が得られない。
下地材料依存性を示すため、ＷＳｉ、Ｐｏｌｙ−Ｓｉ上
に比べて熱酸化膜やＨＴＯ膜等のシリコン酸化膜上では
成膜速度が遅くなったり、表面モフォロジーが悪くなっ
たりするため、良好な埋め込み形状が得られない。
【０００４】そこで、特開平４−９４５３９号公報で
は、Ｐｏｌｙ−Ｓｉ膜と酸化膜との単一でない下地基板
に対して、基板を加熱した状態で、高周波（１３．５６
ＭＨｚ）で、Ｎ2プラズマ照射処理を行って、基板の表
面に露出しているＳｉＯ2膜を親水性から疎水性に改質
することにより、下地膜の影響を排除して良好な膜形状
及び成膜速度の向上を図っている。このプラズマ処理に
は、例えば、図２（ａ）に示すような、平行平板陽極結
合方式のＲＦプラズマ装置が用いられる。同図におい
て、７はチャンバー、８は上部電極、９はＲＦ電源、１
０はウエハーは加熱するヒーター、１１はウエハーを示
す。尚、上部電極８には、ＲＦ電源９から高周波電力が
供給されている。
は、Ｐｏｌｙ−Ｓｉ膜と酸化膜との単一でない下地基板
に対して、基板を加熱した状態で、高周波（１３．５６
ＭＨｚ）で、Ｎ2プラズマ照射処理を行って、基板の表
面に露出しているＳｉＯ2膜を親水性から疎水性に改質
することにより、下地膜の影響を排除して良好な膜形状
及び成膜速度の向上を図っている。このプラズマ処理に
は、例えば、図２（ａ）に示すような、平行平板陽極結
合方式のＲＦプラズマ装置が用いられる。同図におい
て、７はチャンバー、８は上部電極、９はＲＦ電源、１
０はウエハーは加熱するヒーター、１１はウエハーを示
す。尚、上部電極８には、ＲＦ電源９から高周波電力が
供給されている。
【０００５】上記ＲＦプラズマ装置を用いてプラズマ処
理を行う場合、ウエハー１１をチャンバー内のサセプタ
ー（ヒーター１０）上に載置して、例えば、３５０℃程
度に加熱しておき、次いで、Ｎ2ガスを導入し、且つＲ
Ｆ電源９から電力を２００Ｗ、１３．５６ＭＨｚの高周
波電力を上部電極８に印加してＮ2ガスをプラズマ状態
にする。このとき、圧力は５．０ｔｏｒｒ、Ｎ2流量は
３０００ｓｃｃｍ、処理時間は１分間程度である。
理を行う場合、ウエハー１１をチャンバー内のサセプタ
ー（ヒーター１０）上に載置して、例えば、３５０℃程
度に加熱しておき、次いで、Ｎ2ガスを導入し、且つＲ
Ｆ電源９から電力を２００Ｗ、１３．５６ＭＨｚの高周
波電力を上部電極８に印加してＮ2ガスをプラズマ状態
にする。このとき、圧力は５．０ｔｏｒｒ、Ｎ2流量は
３０００ｓｃｃｍ、処理時間は１分間程度である。
【０００６】
【発明が解決しようとする課題】上述の特開平４−９４
５３９号公報に記載の工程において、基板表面の一部又
は全部がシリコン酸化膜である場合、ＴＥＯＳ−Ｏ3系
ＣＤＶ膜の形成前に、プラズマ処理を行うことは、表面
モフォロジーを良くするため、また、成膜速度を向上さ
せるために必要である。
５３９号公報に記載の工程において、基板表面の一部又
は全部がシリコン酸化膜である場合、ＴＥＯＳ−Ｏ3系
ＣＤＶ膜の形成前に、プラズマ処理を行うことは、表面
モフォロジーを良くするため、また、成膜速度を向上さ
せるために必要である。
【０００７】しかしながら、従来技術でのプラズマ処理
では、図６に示すように、半導体基板２６上に形成され
たＡｌ−Ｓｉ−Ｃｕ合金２１ａ及びＴｉＷ合金又はＴｉ
Ｎ合金２１ｂからなる積層配線２１により形成された、
サブミクロンデバイスにおける密集した表面段差上に絶
縁膜２２を形成し、更にその上にＴＥＯＳ−Ｏ3系常圧
ＣＶＤ膜２３により埋め込む際に、ボイド２７が発生
し、良好な埋め込み特性が得られない。これは、高周波
のみを用いてプラズマ処理を行う場合、イオンが極性の
変化に追随できないため、微細な隙間の中までイオンが
入らず、プラズマ処理の効果が十分に発揮できないもの
と考えられる。
では、図６に示すように、半導体基板２６上に形成され
たＡｌ−Ｓｉ−Ｃｕ合金２１ａ及びＴｉＷ合金又はＴｉ
Ｎ合金２１ｂからなる積層配線２１により形成された、
サブミクロンデバイスにおける密集した表面段差上に絶
縁膜２２を形成し、更にその上にＴＥＯＳ−Ｏ3系常圧
ＣＶＤ膜２３により埋め込む際に、ボイド２７が発生
し、良好な埋め込み特性が得られない。これは、高周波
のみを用いてプラズマ処理を行う場合、イオンが極性の
変化に追随できないため、微細な隙間の中までイオンが
入らず、プラズマ処理の効果が十分に発揮できないもの
と考えられる。
【０００８】また、Ｎ2ガスの代わりに、Ｏ2やＡｒ雰囲
気中でのプラズマ処理では、ボイドの発生を抑制するこ
とができない。
気中でのプラズマ処理では、ボイドの発生を抑制するこ
とができない。
【０００９】そこで、発明は、上記問題点に鑑み、下地
依存性を打ち消すことにより、表面段差の埋め込みにお
いて、良好な膜形状を得ることはできる層間絶縁膜の形
成方法を提供することを目的とする。
依存性を打ち消すことにより、表面段差の埋め込みにお
いて、良好な膜形状を得ることはできる層間絶縁膜の形
成方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１記載の本発明の
半導体装置の製造方法は、半導体基板上に形成された配
線等により生じた凹凸を、上記半導体基板上に層間絶縁
膜を形成して平坦化する工程を有する半導体装置の製造
方法において、上記凹凸が生じた半導体基板全面に所定
の膜厚のＴＥＯＳプラズマＣＶＤ法により第１の絶縁膜
を形成する工程と、第１の電極及び第２の電極に低周波
電力及び高周波電力を印加しながら、該第１の電極と第
２の電極との間でＮ2ガスをプラズマ状態にし、上記第
１の絶縁膜表面にプラズマ照射を行う工程と、所定の膜
厚のＴＥＯＳ−Ｏ3系常圧ＣＶＤ法により、第２の絶縁
膜を形成する工程とを有することを特徴とするものであ
る。
半導体装置の製造方法は、半導体基板上に形成された配
線等により生じた凹凸を、上記半導体基板上に層間絶縁
膜を形成して平坦化する工程を有する半導体装置の製造
方法において、上記凹凸が生じた半導体基板全面に所定
の膜厚のＴＥＯＳプラズマＣＶＤ法により第１の絶縁膜
を形成する工程と、第１の電極及び第２の電極に低周波
電力及び高周波電力を印加しながら、該第１の電極と第
２の電極との間でＮ2ガスをプラズマ状態にし、上記第
１の絶縁膜表面にプラズマ照射を行う工程と、所定の膜
厚のＴＥＯＳ−Ｏ3系常圧ＣＶＤ法により、第２の絶縁
膜を形成する工程とを有することを特徴とするものであ
る。
【００１１】また、請求項２記載の本発明の半導体装置
の製造方法は、上記第２の絶縁膜を形成した後、有機系
ガラスを全面に塗布し、熱処理により硬化させる工程
と、上記第１の絶縁膜が露出するまでエッチバックする
工程と、全面にＴＥＯＳプラズマＣＶＤ法により第３の
絶縁膜を形成する工程とを有することを特徴とする、請
求項１記載の半導体装置の製造方法である。
の製造方法は、上記第２の絶縁膜を形成した後、有機系
ガラスを全面に塗布し、熱処理により硬化させる工程
と、上記第１の絶縁膜が露出するまでエッチバックする
工程と、全面にＴＥＯＳプラズマＣＶＤ法により第３の
絶縁膜を形成する工程とを有することを特徴とする、請
求項１記載の半導体装置の製造方法である。
【００１２】更に、請求項３記載の本発明の半導体装置
の製造方法は、上記第２の絶縁膜を形成した後、上記第
１の絶縁膜が露出するまでエッチバックする工程と、全
面にＴＥＯＳプラズマＣＶＤ法により第４の絶縁膜を形
成する工程とを有することを特徴とする、請求項１記載
の半導体装置の製造方法である。
の製造方法は、上記第２の絶縁膜を形成した後、上記第
１の絶縁膜が露出するまでエッチバックする工程と、全
面にＴＥＯＳプラズマＣＶＤ法により第４の絶縁膜を形
成する工程とを有することを特徴とする、請求項１記載
の半導体装置の製造方法である。
【００１３】
【作用】上記構成にすることによって、２周波プラズマ
処理の場合、低周波では、イオンは電極の変化に追随
し、細かい隙間の間まで到達してボイドの発生を抑え
る。また、高周波では、プラズマの発生効率が高いた
め、プラズマ処理の効果が高い。
処理の場合、低周波では、イオンは電極の変化に追随
し、細かい隙間の間まで到達してボイドの発生を抑え
る。また、高周波では、プラズマの発生効率が高いた
め、プラズマ処理の効果が高い。
【００１４】このため、密集したサブミクロン配線にお
いて、隙間内部までプラズマがなされ、ボイドの発生な
く、段差を埋め込むことができる。
いて、隙間内部までプラズマがなされ、ボイドの発生な
く、段差を埋め込むことができる。
【００１５】また、層間絶縁膜の表面はＮ2プラズマに
より、窒化され疎水性を有する。
より、窒化され疎水性を有する。
【００１６】
【実施例】以下、実施例に基づいて本発明について詳細
に説明する。
に説明する。
【００１７】図１は本発明の第１の実施例の半導体装置
の製造工程図であり、図２（ｂ）は本発明に用いるプラ
ズマ処理装置の構成図であり、図３は本発明の第２の実
施例の半導体装置の製造工程図であり、図４は本発明の
第３の実施例の半導体装置の製造工程図であり、図５は
本発明の２周波Ｎ2プラズマ処理をした半導体装置のオ
ージェ分析結果を示す図である。図１、図３及び図４に
おいて、１は積層構造配線、１ａはＡｌ−Ｓｉ−Ｃｕ合
金、１ｂはＴｉＷ合金又はＴｉＮ合金、２はプラズマＴ
ＥＯＳ系ＣＶＤ法により成膜された第１の絶縁膜、３は
ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法により成膜された第２の
絶縁膜、６は半導体基板を示す。また、図２（ｂ）にお
いて、１２はウエハー、１３はサセプター、１４はラン
プ、１５は上部電極、１６は下部電極、１７はＲＦ電
源、１８はローパスフィルタ、１９はガス拡散部を示
す。
の製造工程図であり、図２（ｂ）は本発明に用いるプラ
ズマ処理装置の構成図であり、図３は本発明の第２の実
施例の半導体装置の製造工程図であり、図４は本発明の
第３の実施例の半導体装置の製造工程図であり、図５は
本発明の２周波Ｎ2プラズマ処理をした半導体装置のオ
ージェ分析結果を示す図である。図１、図３及び図４に
おいて、１は積層構造配線、１ａはＡｌ−Ｓｉ−Ｃｕ合
金、１ｂはＴｉＷ合金又はＴｉＮ合金、２はプラズマＴ
ＥＯＳ系ＣＶＤ法により成膜された第１の絶縁膜、３は
ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法により成膜された第２の
絶縁膜、６は半導体基板を示す。また、図２（ｂ）にお
いて、１２はウエハー、１３はサセプター、１４はラン
プ、１５は上部電極、１６は下部電極、１７はＲＦ電
源、１８はローパスフィルタ、１９はガス拡散部を示
す。
【００１８】以下、図１乃至図４を用いて本発明の実施
例の半導体装置の製造工程を説明する。
例の半導体装置の製造工程を説明する。
【００１９】まず、半導体基板６上に形成されたシリコ
ン酸化膜（図示せず）上に積層構造配線１を形成する
（図１（ａ））。この積層構造配線１は、例えば、Ａｌ
−Ｓｉ−Ｃｕ合金１ａ、ＴｉＷ合金又はＴｉＮ合金１ｂ
からなり、その結果、半導体基板表面には凹凸が生じて
いる。尚、本実施例において、下層配線として、積層構
造配線１を用いているが、Ａｌ配線、Ａｌ合金配線等の
１層配線も適用可能である。
ン酸化膜（図示せず）上に積層構造配線１を形成する
（図１（ａ））。この積層構造配線１は、例えば、Ａｌ
−Ｓｉ−Ｃｕ合金１ａ、ＴｉＷ合金又はＴｉＮ合金１ｂ
からなり、その結果、半導体基板表面には凹凸が生じて
いる。尚、本実施例において、下層配線として、積層構
造配線１を用いているが、Ａｌ配線、Ａｌ合金配線等の
１層配線も適用可能である。
【００２０】次に、積層構造配線１が形成された半導体
基板６全面にプラズマＴＥＯＳ系ＣＶＤ法により第１の
絶縁膜２を堆積させる（図１（ｂ））。この際、第１の
絶縁膜２の膜厚は０．１〜０．２μｍ程度である。
基板６全面にプラズマＴＥＯＳ系ＣＶＤ法により第１の
絶縁膜２を堆積させる（図１（ｂ））。この際、第１の
絶縁膜２の膜厚は０．１〜０．２μｍ程度である。
【００２１】次に、半導体基板６を加熱した状態で、プ
ラズマ照射処理を高周波及び低周波の２周波を下部電極
及び上部電極に印加し、Ｎ2雰囲気中で行い、第１の絶
縁膜２の膜表面を改質する（図１（ｂ））。このプラズ
マ照射処理を行うプラズマ処理装置には、図２（ｂ）に
示すような、平行平板陽極結合方式のＲＦプラズマ装置
が用いられる。そして、高周波（１３．５６ＭＨｚ）は
下部電極１６より印加され、低周波（３５０ｋＨｚ）は
ローパスフィルタを通過し、上部電極１５より印加さ
れ、両電極間において、ガス拡散部１９から流出される
Ｎ2ガスをプラズマ状態にし、第２の絶縁膜表面にＮ2プ
ラズマを照射する。プラズマの発生効率は高周波の方が
良いが、イオンを電極の極性の変化に追随させ、微細な
隙間の中までイオンを入れ、イオンが下地に当たる効率
を上げるためには低周波がよいため、２周波を同時に駆
けて処理を行う。
ラズマ照射処理を高周波及び低周波の２周波を下部電極
及び上部電極に印加し、Ｎ2雰囲気中で行い、第１の絶
縁膜２の膜表面を改質する（図１（ｂ））。このプラズ
マ照射処理を行うプラズマ処理装置には、図２（ｂ）に
示すような、平行平板陽極結合方式のＲＦプラズマ装置
が用いられる。そして、高周波（１３．５６ＭＨｚ）は
下部電極１６より印加され、低周波（３５０ｋＨｚ）は
ローパスフィルタを通過し、上部電極１５より印加さ
れ、両電極間において、ガス拡散部１９から流出される
Ｎ2ガスをプラズマ状態にし、第２の絶縁膜表面にＮ2プ
ラズマを照射する。プラズマの発生効率は高周波の方が
良いが、イオンを電極の極性の変化に追随させ、微細な
隙間の中までイオンを入れ、イオンが下地に当たる効率
を上げるためには低周波がよいため、２周波を同時に駆
けて処理を行う。
【００２２】上記プラズマ処理は、電力は高周波で３０
０Ｗ、低周波で２００Ｗ、圧力は５．０ｔｏｒｒ、Ｎ2
の流量は６００ｓｃｃｍ、反応温度は３９０℃、処理時
間は１分間程度の条件下で行った。
０Ｗ、低周波で２００Ｗ、圧力は５．０ｔｏｒｒ、Ｎ2
の流量は６００ｓｃｃｍ、反応温度は３９０℃、処理時
間は１分間程度の条件下で行った。
【００２３】次に、第１の絶縁膜２上にＴＥＯＳ−Ｏ3
系常圧ＣＶＤ法により、第２の絶縁膜３を堆積する（図
１（ｃ））。この際、成膜温度は３９０℃、ＴＥＯＳ／
Ｏ2の流量を２．０ＳＬＭ、Ｏ2／Ｏ3の流量を７．５Ｓ
ＬＭ、Ｏ3濃度を４〜５％とした。全工程で行った２周
波Ｎ2プラズマ処理による表面の窒化によって、疎水性
を有する第２の絶縁膜３は密集した表面段差でもボイド
なく埋め込まれ、平坦化される。
系常圧ＣＶＤ法により、第２の絶縁膜３を堆積する（図
１（ｃ））。この際、成膜温度は３９０℃、ＴＥＯＳ／
Ｏ2の流量を２．０ＳＬＭ、Ｏ2／Ｏ3の流量を７．５Ｓ
ＬＭ、Ｏ3濃度を４〜５％とした。全工程で行った２周
波Ｎ2プラズマ処理による表面の窒化によって、疎水性
を有する第２の絶縁膜３は密集した表面段差でもボイド
なく埋め込まれ、平坦化される。
【００２４】また、複合段差や激しい下地段差を有する
場合は、上記工程後、以下の工程を行う。
場合は、上記工程後、以下の工程を行う。
【００２５】まず、第２の実施例として、図４に示すよ
うに、第２の絶縁膜上に、有機シラノール系ガラス４を
塗布し、熱処理によって、硬化させる。その後第１の絶
縁膜２が露出するまでエッチバックを行う。
うに、第２の絶縁膜上に、有機シラノール系ガラス４を
塗布し、熱処理によって、硬化させる。その後第１の絶
縁膜２が露出するまでエッチバックを行う。
【００２６】次に、全面にプラズマＴＥＯＳ系ＣＶＤ法
により第３の絶縁膜５を形成することにより、平坦化さ
れた層間絶縁膜が形成される。
により第３の絶縁膜５を形成することにより、平坦化さ
れた層間絶縁膜が形成される。
【００２７】また、第３の実施例として、図５に示すよ
うに、上述の工程で、第２の絶縁膜を形成した後、第１
の絶縁膜２が露出するまでエッチバックを行い、その上
にプラズマＴＥＯＳ系ＣＶＤ法により第３の絶縁膜５を
形成する。
うに、上述の工程で、第２の絶縁膜を形成した後、第１
の絶縁膜２が露出するまでエッチバックを行い、その上
にプラズマＴＥＯＳ系ＣＶＤ法により第３の絶縁膜５を
形成する。
【００２８】以下に、実際に、平坦なシリコン基板上に
シリコン酸化膜を形成し、高周波のＮ2プラズマ処理を
１周波で行った場合、２周波で行った場合、Ｎ2プラズ
マ処理を行わなかった場合のＴＥＯＳ−Ｏ3系ＣＶＤ膜
と、シリコン基板上に直接堆積させたＴＥＯＳ−Ｏ3系
ＣＶＤ膜について、成膜速度及び１％ＨＦを用いたウエ
ットエッチングによるエッチング速度を表１に示す。
シリコン酸化膜を形成し、高周波のＮ2プラズマ処理を
１周波で行った場合、２周波で行った場合、Ｎ2プラズ
マ処理を行わなかった場合のＴＥＯＳ−Ｏ3系ＣＶＤ膜
と、シリコン基板上に直接堆積させたＴＥＯＳ−Ｏ3系
ＣＶＤ膜について、成膜速度及び１％ＨＦを用いたウエ
ットエッチングによるエッチング速度を表１に示す。
【００２９】
【表１】
【００３０】表１からわかるように、１周波Ｎ2プラズ
マ処理を行ったＴＥＯＳ−Ｏ3系ＣＶＤ膜では、シリコ
ン基板上に直接成膜したＣＶＤ膜に比べて、成膜速度が
遅くなり、また、エッチング速度が速くなり膜質が劣化
していると分かる。しかし、２周波Ｎ2プラズマ処理を
行った場合では、成膜速度及びエッチング速度ともに、
シリコン基板上に直接成膜した場合と同程度の値が得ら
れる。
マ処理を行ったＴＥＯＳ−Ｏ3系ＣＶＤ膜では、シリコ
ン基板上に直接成膜したＣＶＤ膜に比べて、成膜速度が
遅くなり、また、エッチング速度が速くなり膜質が劣化
していると分かる。しかし、２周波Ｎ2プラズマ処理を
行った場合では、成膜速度及びエッチング速度ともに、
シリコン基板上に直接成膜した場合と同程度の値が得ら
れる。
【００３１】また、Ｎ2ガスの代わりにＯ2ガスによるプ
ラズマ処理（１周波プラズマ）を行った場合、表１に示
すように、膜質が向上せず、下地依存性を打ち消す効果
は得られない。
ラズマ処理（１周波プラズマ）を行った場合、表１に示
すように、膜質が向上せず、下地依存性を打ち消す効果
は得られない。
【００３２】
【発明の効果】以上、詳細に説明したように本発明を用
いることにより、ＴＥＯＳ−Ｏ3系ＣＶＤ膜の下地材料
依存性の影響を排除する効果を更に発揮することができ
るため、従来法ではボイドの発生が起こる密集したサブ
ミクロン配線の凹凸に対しても、ボイド無く埋め込むこ
とができ、良質な膜特性を得ることができる。
いることにより、ＴＥＯＳ−Ｏ3系ＣＶＤ膜の下地材料
依存性の影響を排除する効果を更に発揮することができ
るため、従来法ではボイドの発生が起こる密集したサブ
ミクロン配線の凹凸に対しても、ボイド無く埋め込むこ
とができ、良質な膜特性を得ることができる。
【００３３】また、請求項２及び請求項３に記載の本発
明を用いることにより、請求項１に記載の本発明に比べ
て平坦性は向上し、複合段差や激しい下地段差を有する
場合にも平坦化が実現できる。尚、請求項２に記載の本
発明の方が請求項３に記載の本発明よりも工程数が増加
するが、平坦性は向上する。
明を用いることにより、請求項１に記載の本発明に比べ
て平坦性は向上し、複合段差や激しい下地段差を有する
場合にも平坦化が実現できる。尚、請求項２に記載の本
発明の方が請求項３に記載の本発明よりも工程数が増加
するが、平坦性は向上する。
【図１】本発明の第１の実施例の半導体装置の製造工程
図である。
図である。
【図２】（ａ）は従来のプラズマ処理装置の構成図であ
り、（ｂ）は本発明のプラズマ処理装置の構成図であ
る。
り、（ｂ）は本発明のプラズマ処理装置の構成図であ
る。
【図３】本発明の第２の実施例の半導体装置の製造工程
図である。
図である。
【図４】本発明の第３の実施例の半導体装置の製造工程
図である。
図である。
【図５】本発明の２周波のＮ2プラズマ処理を行った後
の、プラズマＴＥＯＳ膜表面のオージェ分析結果を示す
図である。
の、プラズマＴＥＯＳ膜表面のオージェ分析結果を示す
図である。
【図６】従来技術の問題点の説明に供する図である。
１ 積層構造配線 １ａ Ａｌ−Ｓｉ−Ｃｕ合金 １ｂ ＴｉＷ合金又はＴｉＮ合金 ２ 第１の絶縁膜 ３ 第２の絶縁膜 ６ 半導体基板 １２ ウエハー １３ サセプター １４ ランプ １５ 上部電極 １６ 下部電極 １７ ＲＦ電極 １８ ローパスフィルタ １９ ガス拡散部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｈ 1/46 Ｂ 9216−2Ｇ
Claims (3)
- 【請求項１】 半導体基板上に形成された配線等により
生じた凹凸を、上記半導体基板上に層間絶縁膜を形成し
て平坦化する工程を有する半導体装置の製造方法におい
て、 上記凹凸が生じた半導体基板全面に所定の膜厚のＴＥＯ
ＳプラズマＣＶＤ法により第１の絶縁膜を形成する工程
と、 第１の電極及び第２の電極に低周波電力及び高周波電力
を印加しながら、該第１の電極と第２の電極との間でＮ
2ガスをプラズマ状態にし、上記第１の絶縁膜表面にプ
ラズマ照射を行う工程と、 所定の膜厚のＴＥＯＳ−Ｏ3系常圧ＣＶＤ法により、第
２の絶縁膜を形成する工程とを有することを特徴とす
る、半導体装置の製造方法。 - 【請求項２】 上記第２の絶縁膜を形成した後、有機系
ガラスを全面に塗布し、熱処理により硬化させる工程
と、 上記第１の絶縁膜が露出するまでエッチバックする工程
と、 全面にＴＥＯＳプラズマＣＶＤ法により第３の絶縁膜を
形成する工程とを有することを特徴とする、請求項１記
載の半導体装置の製造方法。 - 【請求項３】 上記第２の絶縁膜を形成した後、上記第
１の絶縁膜が露出するまでエッチバックする工程と、 全面にＴＥＯＳプラズマＣＶＤ法により第４の絶縁膜を
形成する工程とを有することを特徴とする、請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011470A JPH08203891A (ja) | 1995-01-27 | 1995-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011470A JPH08203891A (ja) | 1995-01-27 | 1995-01-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08203891A true JPH08203891A (ja) | 1996-08-09 |
Family
ID=11778971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7011470A Pending JPH08203891A (ja) | 1995-01-27 | 1995-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08203891A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187507A (ja) * | 1997-07-16 | 1999-03-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH11233512A (ja) * | 1998-02-12 | 1999-08-27 | Canon Sales Co Inc | 下地表面改質方法及び半導体装置の製造方法 |
| JP2000068261A (ja) * | 1998-08-19 | 2000-03-03 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003078171A (ja) * | 2001-09-03 | 2003-03-14 | Sony Corp | 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法 |
| JP2007273686A (ja) * | 2006-03-31 | 2007-10-18 | Kawasaki Microelectronics Kk | 半導体装置の製造方法 |
| JP2017147438A (ja) * | 2015-12-21 | 2017-08-24 | エスピーティーエス テクノロジーズ リミティド | 接着向上法 |
-
1995
- 1995-01-27 JP JP7011470A patent/JPH08203891A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187507A (ja) * | 1997-07-16 | 1999-03-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH11233512A (ja) * | 1998-02-12 | 1999-08-27 | Canon Sales Co Inc | 下地表面改質方法及び半導体装置の製造方法 |
| US6225236B1 (en) | 1998-02-12 | 2001-05-01 | Canon Sales Co., Inc. | Method for reforming undercoating surface and method for production of semiconductor device |
| JP2000068261A (ja) * | 1998-08-19 | 2000-03-03 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003078171A (ja) * | 2001-09-03 | 2003-03-14 | Sony Corp | 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法 |
| JP2007273686A (ja) * | 2006-03-31 | 2007-10-18 | Kawasaki Microelectronics Kk | 半導体装置の製造方法 |
| JP4597088B2 (ja) * | 2006-03-31 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2017147438A (ja) * | 2015-12-21 | 2017-08-24 | エスピーティーエス テクノロジーズ リミティド | 接着向上法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| JP2994616B2 (ja) | 下地表面改質方法及び半導体装置の製造方法 | |
| JPS6323337A (ja) | 半導体基板の平坦化方法 | |
| JPH08250497A (ja) | 半導体装置の金属配線層の形成方法 | |
| JPH098032A (ja) | 絶縁膜形成方法 | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| JPH0878406A (ja) | 酸化膜の成膜方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JP3216266B2 (ja) | 平坦化絶縁膜の製造方法 | |
| JP2702430B2 (ja) | 半導体装置の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JPH10135198A (ja) | 薄膜形成方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JP3254875B2 (ja) | 半導体装置の製造方法 | |
| JP3022740B2 (ja) | 半導体装置の製造方法 | |
| JPH0864676A (ja) | 半導体装置の製造方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPH07254590A (ja) | 半導体装置の製造方法 | |
| JPH098033A (ja) | 絶縁膜形成方法 | |
| JPH05152280A (ja) | 半導体装置の製造方法 | |
| JP3159864B2 (ja) | 半導体装置の製造方法 | |
| JPH07263553A (ja) | 半導体装置の製造方法 | |
| JPH0336727A (ja) | 半導体装置の製造方法 |