JP3022740B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3022740B2 JP3022740B2 JP6326859A JP32685994A JP3022740B2 JP 3022740 B2 JP3022740 B2 JP 3022740B2 JP 6326859 A JP6326859 A JP 6326859A JP 32685994 A JP32685994 A JP 32685994A JP 3022740 B2 JP3022740 B2 JP 3022740B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring pattern
- teos film
- plasma
- ozone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プラズマＴＥＯＳ（Te
tra-Ethyl-Ortho-Silicate）膜およびオゾンＴＥＯＳ膜
からなる層間絶縁膜を有する半導体装置の製造方法に関
し、詳しくは、この層間絶縁膜により、配線パターンが
形成された部分と、配線パターンが形成されていない部
分との間の段差を緩和することができる半導体装置の製
造方法に関する。
tra-Ethyl-Ortho-Silicate）膜およびオゾンＴＥＯＳ膜
からなる層間絶縁膜を有する半導体装置の製造方法に関
し、詳しくは、この層間絶縁膜により、配線パターンが
形成された部分と、配線パターンが形成されていない部
分との間の段差を緩和することができる半導体装置の製
造方法に関する。
【０００２】
【従来の技術】化学気相成長法（以下、ＣＶＤ法と記述
する）により、ケイ酸エチル（Si(OC2H5)4）を用いて形
成されるＴＥＯＳ膜は、狭いギャップを埋め込むことが
できるため、即ち、ステップカバレージ（段差被覆性）
が優れているため、多層配線構造を有する半導体装置に
おいて、配線パターンの上に形成される絶縁膜として利
用される。通常、サブミクロンプロセスを用いる半導体
装置においては、プラズマＴＥＯＳ膜およびオゾンＴＥ
ＯＳ膜からなる層間絶縁膜を用いるのが一般的である。
する）により、ケイ酸エチル（Si(OC2H5)4）を用いて形
成されるＴＥＯＳ膜は、狭いギャップを埋め込むことが
できるため、即ち、ステップカバレージ（段差被覆性）
が優れているため、多層配線構造を有する半導体装置に
おいて、配線パターンの上に形成される絶縁膜として利
用される。通常、サブミクロンプロセスを用いる半導体
装置においては、プラズマＴＥＯＳ膜およびオゾンＴＥ
ＯＳ膜からなる層間絶縁膜を用いるのが一般的である。
【０００３】ここで、図３（ａ）〜（ｃ）および図４
（ｄ）〜（ｆ）に示す断面工程図を用いて、ＴＥＯＳ膜
を用いる従来の半導体装置の製造方法の一例を説明す
る。まず、図３（ａ）に示すように、スパッタリング法
により、ウエハー１０の表面全面に配線層を堆積し、反
応性イオンエッチング法（以下、ＲＩＥ法と記述する）
により、この配線層をエッチングして配線パターン１２
を形成する。この段階で、配線パターン１２が形成され
ている部分と、配線パターン１２が形成されていない部
分との間には、配線パターン１２の膜厚に相当する段差
が形成される。
（ｄ）〜（ｆ）に示す断面工程図を用いて、ＴＥＯＳ膜
を用いる従来の半導体装置の製造方法の一例を説明す
る。まず、図３（ａ）に示すように、スパッタリング法
により、ウエハー１０の表面全面に配線層を堆積し、反
応性イオンエッチング法（以下、ＲＩＥ法と記述する）
により、この配線層をエッチングして配線パターン１２
を形成する。この段階で、配線パターン１２が形成され
ている部分と、配線パターン１２が形成されていない部
分との間には、配線パターン１２の膜厚に相当する段差
が形成される。
【０００４】続いて、図３（ｂ）に示すように、プラズ
マＣＶＤ法により、ウエハー１０の表面全面にプラズマ
ＴＥＯＳ膜１４を形成する。なお、このプラズマＴＥＯ
Ｓ膜１４はステップカバレージが優れており、かつほぼ
膜厚均一に形成されるため、配線パターン１２が形成さ
れている部分と、配線パターン１２が形成されていない
部分との間の段差は解消されない。
マＣＶＤ法により、ウエハー１０の表面全面にプラズマ
ＴＥＯＳ膜１４を形成する。なお、このプラズマＴＥＯ
Ｓ膜１４はステップカバレージが優れており、かつほぼ
膜厚均一に形成されるため、配線パターン１２が形成さ
れている部分と、配線パターン１２が形成されていない
部分との間の段差は解消されない。
【０００５】続いて、図３（ｃ）に示すように、プラズ
マＣＶＤ法により、プラズマＴＥＯＳ膜１４の表面にア
ンモニアプラズマ処理を施して、プラズマＴＥＯＳ膜１
４の表面の膜質を改善する。上述するプラズマＴＥＯＳ
膜１４の表面は、形成された直後の状態では親水性を有
している。また、次に述べるオゾンＴＥＯＳ膜は下地依
存性を有しており、プラズマＴＥＯＳ膜１４の表面が親
水性を有していると、その上に形成されるオゾンＴＥＯ
Ｓ膜は緻密な膜とはならないし、膜厚も均一に形成され
ない。そこで、プラズマＴＥＯＳ膜１４の表面にアンモ
ニアプラズマ処理を施すことにより、プラズマＴＥＯＳ
膜１４の表面が窒化されて疎水性を有するよう改善され
る。
マＣＶＤ法により、プラズマＴＥＯＳ膜１４の表面にア
ンモニアプラズマ処理を施して、プラズマＴＥＯＳ膜１
４の表面の膜質を改善する。上述するプラズマＴＥＯＳ
膜１４の表面は、形成された直後の状態では親水性を有
している。また、次に述べるオゾンＴＥＯＳ膜は下地依
存性を有しており、プラズマＴＥＯＳ膜１４の表面が親
水性を有していると、その上に形成されるオゾンＴＥＯ
Ｓ膜は緻密な膜とはならないし、膜厚も均一に形成され
ない。そこで、プラズマＴＥＯＳ膜１４の表面にアンモ
ニアプラズマ処理を施すことにより、プラズマＴＥＯＳ
膜１４の表面が窒化されて疎水性を有するよう改善され
る。
【０００６】続いて、図４（ｄ）に示すように、常圧Ｃ
ＶＤ法により、プラズマＴＥＯＳ膜１４の表面全面にオ
ゾンＴＥＯＳ膜１８を形成する。上述するように、プラ
ズマＴＥＯＳ膜１４の表面は疎水性を有するよう膜質が
改善されているため、プラズマＴＥＯＳ膜１４の表面全
面に、緻密なオゾンＴＥＯＳ膜１８を膜厚均一に形成す
ることができるとともに、オゾンＴＥＯＳ膜１８の成長
レートを速くすることができる。しかし、このオゾンＴ
ＥＯＳ膜１８はステップカバレージが優れており、かつ
ほぼ膜厚均一に形成されるため、配線パターン１２が形
成されている部分と、配線パターン１２が形成されてい
ない部分との間の段差は解消されない。
ＶＤ法により、プラズマＴＥＯＳ膜１４の表面全面にオ
ゾンＴＥＯＳ膜１８を形成する。上述するように、プラ
ズマＴＥＯＳ膜１４の表面は疎水性を有するよう膜質が
改善されているため、プラズマＴＥＯＳ膜１４の表面全
面に、緻密なオゾンＴＥＯＳ膜１８を膜厚均一に形成す
ることができるとともに、オゾンＴＥＯＳ膜１８の成長
レートを速くすることができる。しかし、このオゾンＴ
ＥＯＳ膜１８はステップカバレージが優れており、かつ
ほぼ膜厚均一に形成されるため、配線パターン１２が形
成されている部分と、配線パターン１２が形成されてい
ない部分との間の段差は解消されない。
【０００７】続いて、図４（ｅ）に示すように、上述す
る配線パターン１２が形成されている部分と、配線パタ
ーン１２が形成されていない部分との間の段差を解消す
るために、スピンコート法により、オゾンＴＥＯＳ膜１
８の表面全面に有機ＳＯＧ（Spin-On-Glass ）液を塗布
し、これをベーキングして有機ＳＯＧ膜２０を形成し、
ＲＩＥ法により、オゾンＴＥＯＳ膜１８と有機ＳＯＧ膜
２０とのエッチレートが略同一となる条件で、オゾンＴ
ＥＯＳ膜１８および有機ＳＯＧ膜２０をエッチバック
し、オゾンＴＥＯＳ膜１８の表面を平坦化する。
る配線パターン１２が形成されている部分と、配線パタ
ーン１２が形成されていない部分との間の段差を解消す
るために、スピンコート法により、オゾンＴＥＯＳ膜１
８の表面全面に有機ＳＯＧ（Spin-On-Glass ）液を塗布
し、これをベーキングして有機ＳＯＧ膜２０を形成し、
ＲＩＥ法により、オゾンＴＥＯＳ膜１８と有機ＳＯＧ膜
２０とのエッチレートが略同一となる条件で、オゾンＴ
ＥＯＳ膜１８および有機ＳＯＧ膜２０をエッチバック
し、オゾンＴＥＯＳ膜１８の表面を平坦化する。
【０００８】しかし、配線パターン１２が形成されてい
る部分と、配線パターン１２が形成されていない部分と
では、配線パターン１２の膜厚に相当する段差が形成さ
れているため、例えば有機ＳＯＧ膜２０を形成し、これ
をエッチバックして平坦化を行う際に、有機ＳＯＧ膜２
０の膜厚を厚くし、かつそのエッチバック量も多くしな
いと平坦化することができないという問題点があった。
る部分と、配線パターン１２が形成されていない部分と
では、配線パターン１２の膜厚に相当する段差が形成さ
れているため、例えば有機ＳＯＧ膜２０を形成し、これ
をエッチバックして平坦化を行う際に、有機ＳＯＧ膜２
０の膜厚を厚くし、かつそのエッチバック量も多くしな
いと平坦化することができないという問題点があった。
【０００９】最後に、図４（ｆ）に示すように、プラズ
マＣＶＤ法により、表面がほぼ平坦化されたオゾンＴＥ
ＯＳ膜１８の表面全面に、キャップ（蓋）となるプラズ
マＴＥＯＳ膜２２を形成して、配線層間膜の形成を完了
する。
マＣＶＤ法により、表面がほぼ平坦化されたオゾンＴＥ
ＯＳ膜１８の表面全面に、キャップ（蓋）となるプラズ
マＴＥＯＳ膜２２を形成して、配線層間膜の形成を完了
する。
【００１０】上述するように、従来の半導体装置の製造
方法においては、配線パターン１２が形成されている部
分と、配線パターン１２が形成されていない部分とで
は、配線パターン１２の膜厚に相当する段差が形成され
てしまうため、また、プラズマＴＥＯＳ膜１４およびオ
ゾンＴＥＯＳ膜１８はスッテプカバレージが優れ、かつ
ほぼ均一に形成されてしまうため、この段差は解消され
ず、層間絶縁膜の平坦化を行う際にその負担が大きく、
平坦化を行うことが困難であった。このため、現実には
層間絶縁膜の表面には多数の起伏が存在し、この層間絶
縁膜の上に形成される配線パターンの信頼性が低下した
り、微細化の妨げとなるという問題を抱えていた。
方法においては、配線パターン１２が形成されている部
分と、配線パターン１２が形成されていない部分とで
は、配線パターン１２の膜厚に相当する段差が形成され
てしまうため、また、プラズマＴＥＯＳ膜１４およびオ
ゾンＴＥＯＳ膜１８はスッテプカバレージが優れ、かつ
ほぼ均一に形成されてしまうため、この段差は解消され
ず、層間絶縁膜の平坦化を行う際にその負担が大きく、
平坦化を行うことが困難であった。このため、現実には
層間絶縁膜の表面には多数の起伏が存在し、この層間絶
縁膜の上に形成される配線パターンの信頼性が低下した
り、微細化の妨げとなるという問題を抱えていた。
【００１１】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、プラズマ
ＴＥＯＳ膜の表面に電子照射を行い、配線パターンの上
に形成されたプラズマＴＥＯＳ膜の表面におけるオゾン
ＴＥＯＳ膜の成長レートよりも、配線パターンが形成さ
れていない部分の上に形成されたプラズマＴＥＯＳ膜の
表面におけるオゾンＴＥＯＳ膜の成長レートを速くする
ことにより、オゾンＴＥＯＳ膜を形成する際に、配線パ
ターンが形成された部分と配線パターンが形成されてい
ない部分との間の段差を緩和することができる半導体装
置の製造方法を提供することにある。
従来技術に基づく種々の問題点をかえりみて、プラズマ
ＴＥＯＳ膜の表面に電子照射を行い、配線パターンの上
に形成されたプラズマＴＥＯＳ膜の表面におけるオゾン
ＴＥＯＳ膜の成長レートよりも、配線パターンが形成さ
れていない部分の上に形成されたプラズマＴＥＯＳ膜の
表面におけるオゾンＴＥＯＳ膜の成長レートを速くする
ことにより、オゾンＴＥＯＳ膜を形成する際に、配線パ
ターンが形成された部分と配線パターンが形成されてい
ない部分との間の段差を緩和することができる半導体装
置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ウエハー上に形成される配線パターンの
上に、少なくともプラズマＴＥＯＳ膜およびオゾンＴＥ
ＯＳ膜を有する層間絶縁膜を形成するに際し、ウエハー
上に前記配線パターンを形成し、前記配線パターンが形
成された前記ウエハーの表面全面に前記プラズマＴＥＯ
Ｓ膜を形成した後、前記プラズマＴＥＯＳ膜の表面全面
に所定強度で、かつ所定時間電子を照射し、次いで、前
記プラズマＴＥＯＳ膜の表面全面にアンモニアプラズマ
処理を施し、その後、前記プラズマＴＥＯＳ膜の表面全
面に前記オゾンＴＥＯＳ膜を形成することを特徴とする
半導体装置の製造方法を提供するものである。
に、本発明は、ウエハー上に形成される配線パターンの
上に、少なくともプラズマＴＥＯＳ膜およびオゾンＴＥ
ＯＳ膜を有する層間絶縁膜を形成するに際し、ウエハー
上に前記配線パターンを形成し、前記配線パターンが形
成された前記ウエハーの表面全面に前記プラズマＴＥＯ
Ｓ膜を形成した後、前記プラズマＴＥＯＳ膜の表面全面
に所定強度で、かつ所定時間電子を照射し、次いで、前
記プラズマＴＥＯＳ膜の表面全面にアンモニアプラズマ
処理を施し、その後、前記プラズマＴＥＯＳ膜の表面全
面に前記オゾンＴＥＯＳ膜を形成することを特徴とする
半導体装置の製造方法を提供するものである。
【００１３】
【発明の作用】本発明の半導体装置の製造方法において
は、プラズマＴＥＯＳ膜の表面全面に電子照射を行うこ
とにより、配線パターンの上に形成されたプラズマＴＥ
ＯＳ膜の上にだけ電子が集中的に蓄積される。アンモニ
アプラズマ処理を施す際に、イオン化されたアンモニア
プラズマのマイナス活性種が、配線パターンの上に形成
されたプラズマＴＥＯＳ膜の上に蓄積された電子と反発
するため、配線パターンが形成されていない部分の上に
形成されたプラズマＴＥＯＳ膜の表面では、オゾンＴＥ
ＯＳ膜の成長レートが速くなり、逆に、配線パターンの
上に形成されたプラズマＴＥＯＳ膜の表面では、オゾン
ＴＥＯＳ膜の成長レートが遅くなる。このため、オゾン
ＴＥＯＳ膜を形成する際に、配線パターンの上ではオゾ
ンＴＥＯＳ膜が薄く形成され、それ以外の部分ではオゾ
ンＴＥＯＳ膜が厚く形成される。従って、本発明の半導
体装置の製造方法によれば、配線パターンが形成されて
いる部分と、配線パターンが形成されていない部分との
間の段差を顕著に緩和することができるため、プラズマ
ＴＥＯＳ膜の上に形成されるオゾンＴＥＯＳ膜の平坦度
を高くすることができる。即ち、本発明の半導体装置の
製造方法によれば、層間絶縁膜の平坦化が容易であるこ
とは勿論、層間絶縁膜の平坦度も高いため、層間絶縁膜
の上に形成される配線パターンの形成が容易で、その信
頼性を向上させることができる。
は、プラズマＴＥＯＳ膜の表面全面に電子照射を行うこ
とにより、配線パターンの上に形成されたプラズマＴＥ
ＯＳ膜の上にだけ電子が集中的に蓄積される。アンモニ
アプラズマ処理を施す際に、イオン化されたアンモニア
プラズマのマイナス活性種が、配線パターンの上に形成
されたプラズマＴＥＯＳ膜の上に蓄積された電子と反発
するため、配線パターンが形成されていない部分の上に
形成されたプラズマＴＥＯＳ膜の表面では、オゾンＴＥ
ＯＳ膜の成長レートが速くなり、逆に、配線パターンの
上に形成されたプラズマＴＥＯＳ膜の表面では、オゾン
ＴＥＯＳ膜の成長レートが遅くなる。このため、オゾン
ＴＥＯＳ膜を形成する際に、配線パターンの上ではオゾ
ンＴＥＯＳ膜が薄く形成され、それ以外の部分ではオゾ
ンＴＥＯＳ膜が厚く形成される。従って、本発明の半導
体装置の製造方法によれば、配線パターンが形成されて
いる部分と、配線パターンが形成されていない部分との
間の段差を顕著に緩和することができるため、プラズマ
ＴＥＯＳ膜の上に形成されるオゾンＴＥＯＳ膜の平坦度
を高くすることができる。即ち、本発明の半導体装置の
製造方法によれば、層間絶縁膜の平坦化が容易であるこ
とは勿論、層間絶縁膜の平坦度も高いため、層間絶縁膜
の上に形成される配線パターンの形成が容易で、その信
頼性を向上させることができる。
【００１４】
【実施例】以下に、添付の図面に示す好適実施例に基づ
いて、本発明の半導体装置の製造方法を詳細に説明す
る。
いて、本発明の半導体装置の製造方法を詳細に説明す
る。
【００１５】図１（ａ）〜（ｃ）および図２（ｄ）〜
（ｆ）は、本発明の半導体装置の製造方法の各工程を示
す断面工程図である。
（ｆ）は、本発明の半導体装置の製造方法の各工程を示
す断面工程図である。
【００１６】まず、図１（ａ）に示すように、スパッタ
リング法により、ウエハー１０の表面全面に配線層、例
えばアルミニウム系配線材料層を膜厚７０００Å堆積
し、ＲＩＥ法により、この配線層をエッチングして、配
線パターン１２を形成した後、プラズマＣＶＤ法によ
り、例えば温度４００℃、真空度５．０Torr、電力３７
５Ｗ、ＴＥＯＳ流量５６０sccm、Ｏ2 流量８４０sccmお
よび電極間隔７．５ｍｍの成膜条件で、ウエハーの表面
全面にプラズマＴＥＯＳ膜１４を膜厚３０００Å形成す
る。
リング法により、ウエハー１０の表面全面に配線層、例
えばアルミニウム系配線材料層を膜厚７０００Å堆積
し、ＲＩＥ法により、この配線層をエッチングして、配
線パターン１２を形成した後、プラズマＣＶＤ法によ
り、例えば温度４００℃、真空度５．０Torr、電力３７
５Ｗ、ＴＥＯＳ流量５６０sccm、Ｏ2 流量８４０sccmお
よび電極間隔７．５ｍｍの成膜条件で、ウエハーの表面
全面にプラズマＴＥＯＳ膜１４を膜厚３０００Å形成す
る。
【００１７】従来技術において既に述べたように、配線
パターン１２が形成されている部分と、配線パターン１
２が形成されていない部分とでは、配線パターン１２の
膜厚に相当する段差が形成される。また、プラズマＴＥ
ＯＳ膜１４はステップカバレージが優れており、かつほ
ぼ膜厚均一に形成されるため、配線パターン１２が形成
されている部分と、配線パターン１２が形成されていな
い部分との間の段差は解消されない。
パターン１２が形成されている部分と、配線パターン１
２が形成されていない部分とでは、配線パターン１２の
膜厚に相当する段差が形成される。また、プラズマＴＥ
ＯＳ膜１４はステップカバレージが優れており、かつほ
ぼ膜厚均一に形成されるため、配線パターン１２が形成
されている部分と、配線パターン１２が形成されていな
い部分との間の段差は解消されない。
【００１８】続いて、図１（ｂ）に示すように、プラズ
マＴＥＯＳ膜１４の表面全面に、所定強度で所定時間、
例えば強度１．０ＫeV、処理時間３０秒の条件で電子照
射（エレクトロンシャワー）を行う。このエレクトロン
シャワーを行うことにより、配線パターン１２の上に形
成されたプラズマＴＥＯＳ膜１４の上にだけ電子１６が
集中的に蓄積される。なお、エレクトロンシャワーの強
度は０．５〜１．５ＫeV程度であるのが好ましく、その
処理時間は１５〜６０秒程度であるのが好ましい。その
理由は、エレクトロンシャワー強度が弱すぎると、メタ
ル上にチャージされる量が不十分となり、オゾンＴＥＯ
Ｓ膜のデポレートに差ができなくなり、強すぎるとデバ
イスにダメージを与えることになるからである。また、
処理時間が短すぎると、チャージ量が少なく、所望のデ
ポレート差が得られず、長すぎると、スループットが落
ちることになるからである。
マＴＥＯＳ膜１４の表面全面に、所定強度で所定時間、
例えば強度１．０ＫeV、処理時間３０秒の条件で電子照
射（エレクトロンシャワー）を行う。このエレクトロン
シャワーを行うことにより、配線パターン１２の上に形
成されたプラズマＴＥＯＳ膜１４の上にだけ電子１６が
集中的に蓄積される。なお、エレクトロンシャワーの強
度は０．５〜１．５ＫeV程度であるのが好ましく、その
処理時間は１５〜６０秒程度であるのが好ましい。その
理由は、エレクトロンシャワー強度が弱すぎると、メタ
ル上にチャージされる量が不十分となり、オゾンＴＥＯ
Ｓ膜のデポレートに差ができなくなり、強すぎるとデバ
イスにダメージを与えることになるからである。また、
処理時間が短すぎると、チャージ量が少なく、所望のデ
ポレート差が得られず、長すぎると、スループットが落
ちることになるからである。
【００１９】ここで、エレクトロンシャワーは、ウエハ
ー１０を絶縁状態にして行うのが好ましい。その理由
は、ウエハー１０を絶縁状態にしてエレクトロンシャワ
ーを行わないと、配線パターン１２の上に形成されたプ
ラズマＴＥＯＳ膜１４の上に蓄積されるはずの電子１６
が逃げてしまうからである。しかしながら、半導体製造
工程の初期段階において、例えば熱酸化法により、トラ
ンジスタを形成するための活性領域を分離するフィール
ド酸化膜が形成されるため、当然のことながら、ウエハ
ー１０の裏面全面にも熱酸化膜が形成されている。従っ
て、ウエハー１０は既に絶縁状態であるため、意識的に
ウエハー１０を絶縁状態にする必要はない。
ー１０を絶縁状態にして行うのが好ましい。その理由
は、ウエハー１０を絶縁状態にしてエレクトロンシャワ
ーを行わないと、配線パターン１２の上に形成されたプ
ラズマＴＥＯＳ膜１４の上に蓄積されるはずの電子１６
が逃げてしまうからである。しかしながら、半導体製造
工程の初期段階において、例えば熱酸化法により、トラ
ンジスタを形成するための活性領域を分離するフィール
ド酸化膜が形成されるため、当然のことながら、ウエハ
ー１０の裏面全面にも熱酸化膜が形成されている。従っ
て、ウエハー１０は既に絶縁状態であるため、意識的に
ウエハー１０を絶縁状態にする必要はない。
【００２０】続いて、図１（ｃ）に示すように、プラズ
マＣＶＤ法により、例えば電極間隔１ｃｍ、温度３６０
℃、真空度５．０Torr、電力４００Ｗ、アンモニア流量
４０sccm、Ｎ2 流量８４０sccmの条件で、プラズマＴＥ
ＯＳ膜１４の表面全面にアンモニアプラズマ処理を施
す。既に述べたように、このアンモニアプラズマ処理を
施すことにより、プラズマＴＥＯＳ膜１４の表面の膜質
を改善し、プラズマＴＥＯＳ膜１４の上に形成されるオ
ゾンＴＥＯＳ膜を、緻密に、かつ速い成長レートで膜厚
均一に形成することができる。
マＣＶＤ法により、例えば電極間隔１ｃｍ、温度３６０
℃、真空度５．０Torr、電力４００Ｗ、アンモニア流量
４０sccm、Ｎ2 流量８４０sccmの条件で、プラズマＴＥ
ＯＳ膜１４の表面全面にアンモニアプラズマ処理を施
す。既に述べたように、このアンモニアプラズマ処理を
施すことにより、プラズマＴＥＯＳ膜１４の表面の膜質
を改善し、プラズマＴＥＯＳ膜１４の上に形成されるオ
ゾンＴＥＯＳ膜を、緻密に、かつ速い成長レートで膜厚
均一に形成することができる。
【００２１】しかしながら、アンモニアプラズマ処理を
施す前に、プラズマＴＥＯＳ膜１４の表面にエレクトロ
ンシャワーを施しているため、配線パターン１２の上に
形成されたプラズマＴＥＯＳ膜１４の上にだけ電子１６
が集中的に蓄積されている。これにより、イオン化され
たアンモニアプラズマのマイナス活性種が、配線パター
ン１２の上に形成されたプラズマＴＥＯＳ膜１４の表面
に蓄積されている電子１６と反発するため、配線パター
ン１２が形成されていない部分の上に形成されたプラズ
マＴＥＯＳ膜１４の表面では、アンモニアプラズマ処理
による膜質の改善の効果が増幅されて、オゾンＴＥＯＳ
膜の成長レートが速くなり、逆に、配線パターン１２の
上に形成されたプラズマＴＥＯＳ膜１４の表面では、ア
ンモニアプラズマ処理による膜質の改善の効果が低減さ
れて、オゾンＴＥＯＳ膜の成長レートが遅くなる。
施す前に、プラズマＴＥＯＳ膜１４の表面にエレクトロ
ンシャワーを施しているため、配線パターン１２の上に
形成されたプラズマＴＥＯＳ膜１４の上にだけ電子１６
が集中的に蓄積されている。これにより、イオン化され
たアンモニアプラズマのマイナス活性種が、配線パター
ン１２の上に形成されたプラズマＴＥＯＳ膜１４の表面
に蓄積されている電子１６と反発するため、配線パター
ン１２が形成されていない部分の上に形成されたプラズ
マＴＥＯＳ膜１４の表面では、アンモニアプラズマ処理
による膜質の改善の効果が増幅されて、オゾンＴＥＯＳ
膜の成長レートが速くなり、逆に、配線パターン１２の
上に形成されたプラズマＴＥＯＳ膜１４の表面では、ア
ンモニアプラズマ処理による膜質の改善の効果が低減さ
れて、オゾンＴＥＯＳ膜の成長レートが遅くなる。
【００２２】続いて、図２（ｄ）に示すように、常圧Ｃ
ＶＤ法により、例えば温度４００℃、ＴＥＯＳ流量１．
７L/min 、Ｏ3 流量８０g/Nm3 、Ｏ2 流量７．５L/min
、Ｎ 2 流量１８L/min の条件で、プラズマＴＥＯＳ膜
１４の表面全面にオゾンＴＥＯＳ膜１８を膜厚７０００
Å形成する。
ＶＤ法により、例えば温度４００℃、ＴＥＯＳ流量１．
７L/min 、Ｏ3 流量８０g/Nm3 、Ｏ2 流量７．５L/min
、Ｎ 2 流量１８L/min の条件で、プラズマＴＥＯＳ膜
１４の表面全面にオゾンＴＥＯＳ膜１８を膜厚７０００
Å形成する。
【００２３】上述するように、アンモニアプラズマ処理
を施す前に、プラズマＴＥＯＳ膜１４の表面全面にエレ
クトロンシャワーが施されているため、配線パターン１
２が形成されていない部分の上に形成されたプラズマＴ
ＥＯＳ膜１４の表面では、オゾンＴＥＯＳ膜１８の成長
レートが速くなり、逆に、配線パターン１２の上に形成
されたプラズマＴＥＯＳ膜１４の表面では、オゾンＴＥ
ＯＳ膜１８の成長レートが遅くなる。このため、オゾン
ＴＥＯＳ膜１８を形成する際に、配線パターン１２の上
ではオゾンＴＥＯＳ膜１８が薄く形成され、それ以外の
部分ではオゾンＴＥＯＳ膜１８が厚く形成される。従っ
て、配線パターン１２が形成されている部分と、配線パ
ターン１２が形成されていない部分との段差を顕著に緩
和することができる。
を施す前に、プラズマＴＥＯＳ膜１４の表面全面にエレ
クトロンシャワーが施されているため、配線パターン１
２が形成されていない部分の上に形成されたプラズマＴ
ＥＯＳ膜１４の表面では、オゾンＴＥＯＳ膜１８の成長
レートが速くなり、逆に、配線パターン１２の上に形成
されたプラズマＴＥＯＳ膜１４の表面では、オゾンＴＥ
ＯＳ膜１８の成長レートが遅くなる。このため、オゾン
ＴＥＯＳ膜１８を形成する際に、配線パターン１２の上
ではオゾンＴＥＯＳ膜１８が薄く形成され、それ以外の
部分ではオゾンＴＥＯＳ膜１８が厚く形成される。従っ
て、配線パターン１２が形成されている部分と、配線パ
ターン１２が形成されていない部分との段差を顕著に緩
和することができる。
【００２４】続いて、図２（ｅ）に示すように、スピン
コート法により、有機ＳＯＧ液を膜厚５０００Å程度塗
布して、これをベーキングして有機ＳＯＧ膜２０を形成
し、ＲＩＥ法により、オゾンＴＥＯＳ膜１８と有機ＳＯ
Ｇ膜２０とのエッチレートが略同一となる条件で、オゾ
ンＴＥＯＳ膜１８および有機ＳＯＧ膜２０をエッチバッ
クし、オゾンＴＥＯＳ膜１８の表面を平坦化する。
コート法により、有機ＳＯＧ液を膜厚５０００Å程度塗
布して、これをベーキングして有機ＳＯＧ膜２０を形成
し、ＲＩＥ法により、オゾンＴＥＯＳ膜１８と有機ＳＯ
Ｇ膜２０とのエッチレートが略同一となる条件で、オゾ
ンＴＥＯＳ膜１８および有機ＳＯＧ膜２０をエッチバッ
クし、オゾンＴＥＯＳ膜１８の表面を平坦化する。
【００２５】上述するように、プラズマＴＥＯＳ膜１４
の上にオゾンＴＥＯＳ膜１８を形成した段階で、配線パ
ターン１２が形成されている部分と、配線パターン１２
が形成されていない部分との間の段差が顕著に緩和され
るため、例えば有機ＳＯＧ膜２０を形成し、これをエッ
チバックして平坦化を行う際に、有機ＳＯＧ膜２０の膜
厚は薄くても良いし、かつそのエッチバック量が少なく
ても平坦化することができる。従って、従来の半導体装
置の製造方法と比較して、層間絶縁膜の平坦化が容易で
あることは勿論のこと、なおかつ層間絶縁膜の平坦度も
高いため、例えば層間絶縁膜の上に形成される配線パタ
ーンの信頼性を向上させることができ、層間絶縁膜の起
伏が非常に少ないため、配線パターンを形成する際のフ
ォトレジストのマージンが増加するなど、微細化に適し
た層間絶縁膜を形成することができる。
の上にオゾンＴＥＯＳ膜１８を形成した段階で、配線パ
ターン１２が形成されている部分と、配線パターン１２
が形成されていない部分との間の段差が顕著に緩和され
るため、例えば有機ＳＯＧ膜２０を形成し、これをエッ
チバックして平坦化を行う際に、有機ＳＯＧ膜２０の膜
厚は薄くても良いし、かつそのエッチバック量が少なく
ても平坦化することができる。従って、従来の半導体装
置の製造方法と比較して、層間絶縁膜の平坦化が容易で
あることは勿論のこと、なおかつ層間絶縁膜の平坦度も
高いため、例えば層間絶縁膜の上に形成される配線パタ
ーンの信頼性を向上させることができ、層間絶縁膜の起
伏が非常に少ないため、配線パターンを形成する際のフ
ォトレジストのマージンが増加するなど、微細化に適し
た層間絶縁膜を形成することができる。
【００２６】最後に、図２（ｆ）に示すように、プラズ
マＣＶＤ法により、例えば電極間隔７．５ｍｍ、温度４
００℃、真空度５．０Torr、電力３７５Ｗ、ＴＥＯＳ流
量５６０sccm、Ｏ2 流量８４０sccmの成膜条件で、表面
が平坦化されたオゾンＴＥＯＳ膜１８の上に、キャップ
（蓋）となるプラズマＴＥＯＳ膜２２を膜厚４０００Å
形成して、配線層間膜の形成を完了する。
マＣＶＤ法により、例えば電極間隔７．５ｍｍ、温度４
００℃、真空度５．０Torr、電力３７５Ｗ、ＴＥＯＳ流
量５６０sccm、Ｏ2 流量８４０sccmの成膜条件で、表面
が平坦化されたオゾンＴＥＯＳ膜１８の上に、キャップ
（蓋）となるプラズマＴＥＯＳ膜２２を膜厚４０００Å
形成して、配線層間膜の形成を完了する。
【００２７】なお、本発明の半導体装置の製造方法の一
実施例を、具体的な膜厚、成膜条件などを挙げて説明し
たが、本発明はこの実施例に限定されるものではない。
例えば、各層（膜）に用いられる材料は従来公知のどの
ような材料を用いても良く、その膜厚、成膜条件などは
適宜選定すれば良い。また、本発明の半導体装置の製造
方法は、配線層間膜として少なくともプラズマＴＥＯＳ
膜およびオゾンＴＥＯＳ膜を用いて配線層間膜を形成す
るのであれば、第何層目の配線層間膜においても適用す
ることができる。さらに、上述する実施例においては有
機ＳＯＧ膜のエッチバックによる平坦化の一実施例を示
したが、オゾンＴＥＯＳ膜を形成した後、従来公知のど
のような平坦化技術を用いて配線層間膜を平坦化しても
良いのは当然のことである。
実施例を、具体的な膜厚、成膜条件などを挙げて説明し
たが、本発明はこの実施例に限定されるものではない。
例えば、各層（膜）に用いられる材料は従来公知のどの
ような材料を用いても良く、その膜厚、成膜条件などは
適宜選定すれば良い。また、本発明の半導体装置の製造
方法は、配線層間膜として少なくともプラズマＴＥＯＳ
膜およびオゾンＴＥＯＳ膜を用いて配線層間膜を形成す
るのであれば、第何層目の配線層間膜においても適用す
ることができる。さらに、上述する実施例においては有
機ＳＯＧ膜のエッチバックによる平坦化の一実施例を示
したが、オゾンＴＥＯＳ膜を形成した後、従来公知のど
のような平坦化技術を用いて配線層間膜を平坦化しても
良いのは当然のことである。
【００２８】
【発明の効果】以上詳細に説明した様に、本発明の半導
体装置の製造方法は、プラズマＴＥＯＳ膜を形成した
後、このプラズマＴＥＯＳ膜の表面にアンモニアプラズ
マ処理を施す前に、プラズマＴＥＯＳ膜の表面に電子照
射を行うものである。これにより、配線パターンの上に
形成されたプラズマＴＥＯＳ膜の上では、オゾンＴＥＯ
Ｓ膜の成膜レートが遅くなり、配線パターンが形成され
ていない部分の上に形成されたプラズマＴＥＯＳ膜の上
では、オゾンＴＥＯＳ膜の成膜レートが早くなるため、
プラズマＴＥＯＳ膜の上にオゾンＴＥＯＳ膜を形成する
と、配線パターンが形成されている部分と、配線パター
ンが形成されていない部分との間に形成される段差を顕
著に緩和することができる。従って、本発明の半導体装
置の製造方法によれば、層間絶縁膜の平坦化が容易なこ
とは勿論、その平坦度も高いため、この層間絶縁膜の上
に形成される配線パターンの形成が容易で、その信頼性
を向上させることができる。
体装置の製造方法は、プラズマＴＥＯＳ膜を形成した
後、このプラズマＴＥＯＳ膜の表面にアンモニアプラズ
マ処理を施す前に、プラズマＴＥＯＳ膜の表面に電子照
射を行うものである。これにより、配線パターンの上に
形成されたプラズマＴＥＯＳ膜の上では、オゾンＴＥＯ
Ｓ膜の成膜レートが遅くなり、配線パターンが形成され
ていない部分の上に形成されたプラズマＴＥＯＳ膜の上
では、オゾンＴＥＯＳ膜の成膜レートが早くなるため、
プラズマＴＥＯＳ膜の上にオゾンＴＥＯＳ膜を形成する
と、配線パターンが形成されている部分と、配線パター
ンが形成されていない部分との間に形成される段差を顕
著に緩和することができる。従って、本発明の半導体装
置の製造方法によれば、層間絶縁膜の平坦化が容易なこ
とは勿論、その平坦度も高いため、この層間絶縁膜の上
に形成される配線パターンの形成が容易で、その信頼性
を向上させることができる。
【図１】（ａ）〜（ｃ）は、本発明の半導体装置の製造
方法の各工程を示す一実施例の断面工程図である。
方法の各工程を示す一実施例の断面工程図である。
【図２】（ｄ）〜（ｆ）は、本発明の半導体装置の製造
方法の各工程を示す一実施例の断面工程図である。
方法の各工程を示す一実施例の断面工程図である。
【図３】（ａ）〜（ｃ）は、従来の半導体装置の製造方
法の各工程を示す一例の断面工程図である。
法の各工程を示す一例の断面工程図である。
【図４】（ｄ）〜（ｆ）は、従来の半導体装置の製造方
法の各工程を示す一例の断面工程図である。
法の各工程を示す一例の断面工程図である。
１０ ウエハー １２ 配線パターン １４、２２ プラズマＴＥＯＳ膜 １６ 電子 １８ オゾンＴＥＯＳ膜 ２０ 有機ＳＯＧ膜
Claims (1)
- 【請求項１】ウエハー上に形成される配線パターンの上
に、少なくともプラズマＴＥＯＳ膜およびオゾンＴＥＯ
Ｓ膜を有する層間絶縁膜を形成するに際し、 ウエハー上に前記配線パターンを形成し、前記配線パタ
ーンが形成された前記ウエハーの表面全面に前記プラズ
マＴＥＯＳ膜を形成した後、前記プラズマＴＥＯＳ膜の
表面全面に所定強度で、かつ所定時間電子を照射し、次
いで、前記プラズマＴＥＯＳ膜の表面全面にアンモニア
プラズマ処理を施し、その後、前記プラズマＴＥＯＳ膜
の表面全面に前記オゾンＴＥＯＳ膜を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326859A JP3022740B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326859A JP3022740B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186170A JPH08186170A (ja) | 1996-07-16 |
| JP3022740B2 true JP3022740B2 (ja) | 2000-03-21 |
Family
ID=18192527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6326859A Expired - Fee Related JP3022740B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022740B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518519B1 (ko) * | 1998-07-21 | 2005-11-25 | 삼성전자주식회사 | 반도체장치의 금속배선간 절연막 및 그 제조방법 |
| KR100470129B1 (ko) * | 2002-01-25 | 2005-02-04 | 학교법인 포항공과대학교 | 계면특성이 우수한 박막 트랜지스터의 제조방법 |
-
1994
- 1994-12-28 JP JP6326859A patent/JP3022740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186170A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5334554A (en) | Nitrogen plasma treatment to prevent field device leakage in VLSI processing | |
| US5849640A (en) | In-situ SOG etchback and deposition for IMD process | |
| JP4007740B2 (ja) | 半導体素子のトレンチ素子分離方法 | |
| US5679211A (en) | Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue | |
| US5616519A (en) | Non-etch back SOG process for hot aluminum metallizations | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US20050136686A1 (en) | Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device | |
| JP3047343B2 (ja) | 半導体装置の製造方法 | |
| JPH09186155A (ja) | 半導体素子の製造方法 | |
| JP3362397B2 (ja) | ポリッシュによる平坦化工程を含む電子装置の製造方法 | |
| JP3022740B2 (ja) | 半導体装置の製造方法 | |
| JPH11121621A (ja) | 自己整列コンタクトホール形成方法 | |
| US5940730A (en) | Method of forming a contact hole of a semiconductor device | |
| JP4032447B2 (ja) | 半導体装置の製造方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| KR100216500B1 (ko) | 반도체 소자의 평탄화 방법 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
| LAPS | Cancellation because of no payment of annual fees |