JP2636715B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2636715B2 JP2636715B2 JP31784093A JP31784093A JP2636715B2 JP 2636715 B2 JP2636715 B2 JP 2636715B2 JP 31784093 A JP31784093 A JP 31784093A JP 31784093 A JP31784093 A JP 31784093A JP 2636715 B2 JP2636715 B2 JP 2636715B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- forming
- alkoxysilane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線の層間絶縁膜の形成方法に関するも
のである。
関し、特に多層配線の層間絶縁膜の形成方法に関するも
のである。
【０００２】
【従来の技術】従来の半導体装置の多層配線層間絶縁膜
は、絶縁膜の積層構造を有している。その製造工程では
表面荒れを防ぐために絶縁膜表面をプラズマ処理し、さ
らに平坦性を得るために絶縁膜の一部をエッチバックし
ていた。
は、絶縁膜の積層構造を有している。その製造工程では
表面荒れを防ぐために絶縁膜表面をプラズマ処理し、さ
らに平坦性を得るために絶縁膜の一部をエッチバックし
ていた。
【０００３】図１６〜図２１は従来の半導体装置の製造
工程を順に示した半導体装置の断面図である。まず、図
１６に示すように、シリコン基板１の上に配線下絶縁膜
であるＢＰＳＧ膜を堆積して熱処理し、絶縁膜２を形成
し、絶縁膜２の上に銅、シリコンを含有するアルミニウ
ム膜を１μｍの厚さに堆積してパターニングし、配線３
を形成する。
工程を順に示した半導体装置の断面図である。まず、図
１６に示すように、シリコン基板１の上に配線下絶縁膜
であるＢＰＳＧ膜を堆積して熱処理し、絶縁膜２を形成
し、絶縁膜２の上に銅、シリコンを含有するアルミニウ
ム膜を１μｍの厚さに堆積してパターニングし、配線３
を形成する。
【０００４】次に、配線３を含む表面にテトラエトキシ
シラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 ：以下、ＴＥＯＳと記
す）を原料とするプラズマ化学気相成長（ＣＶＤ）法を
用い酸化シリコン膜（以下、プラズマテオス膜と記す）
４を０．２μｍの厚さに堆積する。
シラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 ：以下、ＴＥＯＳと記
す）を原料とするプラズマ化学気相成長（ＣＶＤ）法を
用い酸化シリコン膜（以下、プラズマテオス膜と記す）
４を０．２μｍの厚さに堆積する。
【０００５】次に、図１７に示すように、プラズマテオ
ス膜４の表面を、周波数１３．５６ＭＨｚ、パワー２０
０Ｗ、圧力１．０ｔｏｒｒの条件で発生させたＮ2 ガス
プラズマ中で１分間処理する（参考文献：Ｊ．Ｅｌｅ
ｃｔｒｏ ｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１３９，Ｎ
ｏ．６，Ｊｕｎｅ １９９２、特開平４−９４５３９
号公報）。
ス膜４の表面を、周波数１３．５６ＭＨｚ、パワー２０
０Ｗ、圧力１．０ｔｏｒｒの条件で発生させたＮ2 ガス
プラズマ中で１分間処理する（参考文献：Ｊ．Ｅｌｅ
ｃｔｒｏ ｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１３９，Ｎ
ｏ．６，Ｊｕｎｅ １９９２、特開平４−９４５３９
号公報）。
【０００６】次に、図１８に示すように、ＴＥＯＳとオ
ゾンをソースガスとして用いる常圧気相成長法で、酸化
シリコン膜（以下、オゾンテオス膜と記す）６を０．８
μｍの厚さに堆積する。
ゾンをソースガスとして用いる常圧気相成長法で、酸化
シリコン膜（以下、オゾンテオス膜と記す）６を０．８
μｍの厚さに堆積する。
【０００７】さらに、図１９に示すように、オゾンテオ
ス膜６の上にスピン塗布法を用いて有機シリカ膜７を約
１μｍの厚さに形成する。
ス膜６の上にスピン塗布法を用いて有機シリカ膜７を約
１μｍの厚さに形成する。
【０００８】次に、図２０に示すように、反応性イオン
エッチング装置によって、ＣＦ4 ガス流量１００ＳＣＣ
Ｍ、Ｏ2 ガス流量１５ＳＣＣＭ、圧力０．１ｔｏｒｒ、
周波数１３．５６ＭＨｚ、ならびに高周波電力０．３Ｗ
／ｃｍ3 なる条件を用いて、有機シリカ膜７とオゾンテ
オス膜６をエッチバックしてオゾンテオス膜６の表面を
平坦化する。ここで、オゾンテオス膜６と有機シリカ膜
７のエッチングレート比は１：１である。
エッチング装置によって、ＣＦ4 ガス流量１００ＳＣＣ
Ｍ、Ｏ2 ガス流量１５ＳＣＣＭ、圧力０．１ｔｏｒｒ、
周波数１３．５６ＭＨｚ、ならびに高周波電力０．３Ｗ
／ｃｍ3 なる条件を用いて、有機シリカ膜７とオゾンテ
オス膜６をエッチバックしてオゾンテオス膜６の表面を
平坦化する。ここで、オゾンテオス膜６と有機シリカ膜
７のエッチングレート比は１：１である。
【０００９】最後に、図２１に示すように、エッチバッ
クしたオゾンテオス膜８の上にプラズマテオス膜４を
０．４μｍの厚さに堆積する。
クしたオゾンテオス膜８の上にプラズマテオス膜４を
０．４μｍの厚さに堆積する。
【００１０】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、以下のような問題点があった。従来技
術で記載した周波数１３．５６ＭＨｚ、パワー２００
Ｗ、圧力１．０ｔｏｒｒのＮ2 プラズマ処理条件はマー
ジンが小さく、プロセス安定性が悪いという問題点があ
る。この問題点のために、下地膜のプラズマテオス膜に
対する処理が不均一に施される。特に、プラズマテオス
膜がオーバーハングの形状になるために、配線側壁部へ
のプラズマ照射が十分に行われず、全ての配線間におい
て、オゾンテオス膜形成時におけるボイド発生を抑止す
ることが困難になる。また、不均一なプラズマ処理の影
響で、オゾンテオス膜の膜中ＯＨ基量が配線上と配線間
で異なり、オゾンテオス膜の膜質向上が達成されない。
同様な理由で、配線パターンに依存していないオゾンテ
オス膜の表面荒れを抑止することも困難である。
の製造方法では、以下のような問題点があった。従来技
術で記載した周波数１３．５６ＭＨｚ、パワー２００
Ｗ、圧力１．０ｔｏｒｒのＮ2 プラズマ処理条件はマー
ジンが小さく、プロセス安定性が悪いという問題点があ
る。この問題点のために、下地膜のプラズマテオス膜に
対する処理が不均一に施される。特に、プラズマテオス
膜がオーバーハングの形状になるために、配線側壁部へ
のプラズマ照射が十分に行われず、全ての配線間におい
て、オゾンテオス膜形成時におけるボイド発生を抑止す
ることが困難になる。また、不均一なプラズマ処理の影
響で、オゾンテオス膜の膜中ＯＨ基量が配線上と配線間
で異なり、オゾンテオス膜の膜質向上が達成されない。
同様な理由で、配線パターンに依存していないオゾンテ
オス膜の表面荒れを抑止することも困難である。
【００１１】以上の問題点は、半導体装置の歩留まり、
または信頼性を著しく損なうものである。
または信頼性を著しく損なうものである。
【００１２】本発明の目的は、このような問題点を解決
した半導体装置の製造方法を提供することにある。
した半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、配線を含む表面上に絶縁膜が形成されている
半導体装置において、前記絶縁膜が少なくともアルコキ
シシランをガスソースとして用いるプラズマＣＶＤ法に
より、第１の酸化シリコン膜を形成する工程と、前記第
１の酸化シリコン膜を少なくとも一つのハロゲン原子を
含むアルコキシシランを主成分とする蒸気を用いて表面
を５０℃以下の低温で改質する工程と、アルコキシシラ
ン、有機シロキサンのうち少なくとも１つとオゾンガス
とを用いる常圧ＣＶＤ法により第２の酸化シリコン膜を
形成する工程と、その後に平坦化する工程と、前記第２
の酸化シリコン膜の上にアルコキシシラン系プラズマＣ
ＶＤ法により第３の酸化シリコン膜を形成する工程を含
むことを特徴としている。
造方法は、配線を含む表面上に絶縁膜が形成されている
半導体装置において、前記絶縁膜が少なくともアルコキ
シシランをガスソースとして用いるプラズマＣＶＤ法に
より、第１の酸化シリコン膜を形成する工程と、前記第
１の酸化シリコン膜を少なくとも一つのハロゲン原子を
含むアルコキシシランを主成分とする蒸気を用いて表面
を５０℃以下の低温で改質する工程と、アルコキシシラ
ン、有機シロキサンのうち少なくとも１つとオゾンガス
とを用いる常圧ＣＶＤ法により第２の酸化シリコン膜を
形成する工程と、その後に平坦化する工程と、前記第２
の酸化シリコン膜の上にアルコキシシラン系プラズマＣ
ＶＤ法により第３の酸化シリコン膜を形成する工程を含
むことを特徴としている。
【００１４】本発明によれば、前記のハロゲン原子を含
むアルコキシシランは、トリメトキシフルオロシラン
（Ｆ−Ｓｉ（ＯＣＨ3 ）3 ）、トリエトキシフルオロシ
ラン（Ｆ−Ｓｉ（ＯＣ2 Ｈ5 ）3 ）、トリノルマルプロ
ポキシフルオロシラン（Ｆ−Ｓｉ（ｎ−ＯＣ
3 Ｈ7 ）3 ）、トリイソプロポキシフルオロシラン（Ｆ
−Ｓｉ（ｉ−ＯＣ3 Ｈ7 ）3 ）、トリノルマルブトキシ
フルオロシラン（Ｆ−Ｓｉ（ｎ−ＯＣ4 Ｈ9 ）3 ）、ト
リイソブトキシフルオロシラン（Ｆ−Ｓｉ（ｉ−ＯＣ4
Ｈ9）3 ）のうちの少なくとも１つであることを特徴と
する。
むアルコキシシランは、トリメトキシフルオロシラン
（Ｆ−Ｓｉ（ＯＣＨ3 ）3 ）、トリエトキシフルオロシ
ラン（Ｆ−Ｓｉ（ＯＣ2 Ｈ5 ）3 ）、トリノルマルプロ
ポキシフルオロシラン（Ｆ−Ｓｉ（ｎ−ＯＣ
3 Ｈ7 ）3 ）、トリイソプロポキシフルオロシラン（Ｆ
−Ｓｉ（ｉ−ＯＣ3 Ｈ7 ）3 ）、トリノルマルブトキシ
フルオロシラン（Ｆ−Ｓｉ（ｎ−ＯＣ4 Ｈ9 ）3 ）、ト
リイソブトキシフルオロシラン（Ｆ−Ｓｉ（ｉ−ＯＣ4
Ｈ9）3 ）のうちの少なくとも１つであることを特徴と
する。
【００１５】また本発明によれば、前記のアルコキシシ
ランは、テトラメトキシシラン（Ｓｉ（ＯＣ
Ｈ3 ）4 ）、テトラエトキシシラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 ）、テトラプロポキシシラン（Ｓｉ（ＯＣ3
Ｈ7 ）4 ）のうちの少なくとも１つであり、有機シロキ
サンはヘキサメトキシジシロキサン（Ｓｉ2 Ｏ（ＯＣＨ
3 ）6 ）、ヘキサエトキシジシロキサン（Ｓｉ2 Ｏ（Ｏ
Ｃ2 Ｈ5 ）6 ）、ヘキサプロポキシジシロキサン（Ｓｉ
2 Ｏ（ＯＣ3 Ｈ7 ）6 ）のうちの少なくとも１つである
ことを特徴とする。
ランは、テトラメトキシシラン（Ｓｉ（ＯＣ
Ｈ3 ）4 ）、テトラエトキシシラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 ）、テトラプロポキシシラン（Ｓｉ（ＯＣ3
Ｈ7 ）4 ）のうちの少なくとも１つであり、有機シロキ
サンはヘキサメトキシジシロキサン（Ｓｉ2 Ｏ（ＯＣＨ
3 ）6 ）、ヘキサエトキシジシロキサン（Ｓｉ2 Ｏ（Ｏ
Ｃ2 Ｈ5 ）6 ）、ヘキサプロポキシジシロキサン（Ｓｉ
2 Ｏ（ＯＣ3 Ｈ7 ）6 ）のうちの少なくとも１つである
ことを特徴とする。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１７】実施例１ 図１〜図６は、本発明の実施例１を説明するための、層
間絶縁膜の形成方法を工程順に示した断面図である。
間絶縁膜の形成方法を工程順に示した断面図である。
【００１８】図１に示すように、シリコン基板上１の上
に、常圧気相成長法によりＢＰＳＧ膜を０．５μｍの厚
さに堆積した後、９００℃の窒素ガス雰囲気中で３０分
間の熱処理を行い配線下絶縁膜２を形成する。次に、配
線下絶縁膜２の上に銅及びシリコンを含有するアルミニ
ウム膜をスパッタリング法により１μｍの厚さで堆積し
て、パターニングし、配線３を形成する。次に、配線３
を含む表面にプラズマ化学気相成長装置を用いて、プラ
ズマテオス膜４を０．２μｍ形成する。続いて、図２に
示すように、プラズマテオス膜４の表面を蒸気にさらし
て、表面を改質する。ここで処理は、常圧処理装置を用
い、基板温度５０℃、トリエトキシフルオロシラン（Ｆ
−Ｓｉ（ＯＣ2 Ｈ5 ）3 ）の流量を５０ＳＣＣＭ、処理
時間を３０分として行った。
に、常圧気相成長法によりＢＰＳＧ膜を０．５μｍの厚
さに堆積した後、９００℃の窒素ガス雰囲気中で３０分
間の熱処理を行い配線下絶縁膜２を形成する。次に、配
線下絶縁膜２の上に銅及びシリコンを含有するアルミニ
ウム膜をスパッタリング法により１μｍの厚さで堆積し
て、パターニングし、配線３を形成する。次に、配線３
を含む表面にプラズマ化学気相成長装置を用いて、プラ
ズマテオス膜４を０．２μｍ形成する。続いて、図２に
示すように、プラズマテオス膜４の表面を蒸気にさらし
て、表面を改質する。ここで処理は、常圧処理装置を用
い、基板温度５０℃、トリエトキシフルオロシラン（Ｆ
−Ｓｉ（ＯＣ2 Ｈ5 ）3 ）の流量を５０ＳＣＣＭ、処理
時間を３０分として行った。
【００１９】次に、図３に示すように、枚葉式常圧気相
成長装置を用い、基板温度４００℃、ＴＥＯＳ流量５０
ＳＣＣＭ、オゾン流量４００ＳＣＣＭの条件で、厚さ
０．８μｍのオゾンテオス膜６を堆積する。
成長装置を用い、基板温度４００℃、ＴＥＯＳ流量５０
ＳＣＣＭ、オゾン流量４００ＳＣＣＭの条件で、厚さ
０．８μｍのオゾンテオス膜６を堆積する。
【００２０】さらに、図４に示すように、オゾンテオス
膜６の上にスピン塗布法により有機シリカ膜７を約１μ
ｍの厚さで形成する。
膜６の上にスピン塗布法により有機シリカ膜７を約１μ
ｍの厚さで形成する。
【００２１】次に、図５に示すように、反応性イオンエ
ッチング装置によって、ＣＦ4 ガス流量１００ＳＣＣ
Ｍ、Ｏ2 ガス流量１５ＳＣＣＭ、圧力０．１ｔｏｒｒ、
周波数１３．５６ＭＨｚ、ならびに高周波電力０．３Ｗ
／ｃｍ2 なる条件を用いて、有機シリカ膜７とオゾンテ
オス膜６をエッチバックしてオゾンテオス膜６の表面を
平坦化する。ここで、オゾンテオス膜６と有機シリカ膜
７のエッチングレート比は１：１である。
ッチング装置によって、ＣＦ4 ガス流量１００ＳＣＣ
Ｍ、Ｏ2 ガス流量１５ＳＣＣＭ、圧力０．１ｔｏｒｒ、
周波数１３．５６ＭＨｚ、ならびに高周波電力０．３Ｗ
／ｃｍ2 なる条件を用いて、有機シリカ膜７とオゾンテ
オス膜６をエッチバックしてオゾンテオス膜６の表面を
平坦化する。ここで、オゾンテオス膜６と有機シリカ膜
７のエッチングレート比は１：１である。
【００２２】最後に、図６に示すように、平坦化された
オゾンテオス膜８の上にプラズマテオス膜４を０．４μ
ｍの厚さで堆積する。
オゾンテオス膜８の上にプラズマテオス膜４を０．４μ
ｍの厚さで堆積する。
【００２３】このようにオゾンテオス膜６の形成前に、
トリエトキシフルオロシランの蒸気を用いた処理行程を
加えたことで、オゾンテオス膜の表面の凹凸は、ＡＦＭ
観察の結果、１０分の一以下に低減されていた。また、
このトリエトキシフルオロシランの蒸気を用いた処理に
より、０．４μｍの配線間もボイドなく埋め込むことが
できた。
トリエトキシフルオロシランの蒸気を用いた処理行程を
加えたことで、オゾンテオス膜の表面の凹凸は、ＡＦＭ
観察の結果、１０分の一以下に低減されていた。また、
このトリエトキシフルオロシランの蒸気を用いた処理に
より、０．４μｍの配線間もボイドなく埋め込むことが
できた。
【００２４】実施例２ 図８〜図１２は、本発明の実施例２を説明するための、
工程順に示した半導体装置の断面図である。
工程順に示した半導体装置の断面図である。
【００２５】図８に示すように、シリコン基板上１の上
に、常圧気相成長法によりＢＰＳＧ膜を０．５μｍの厚
さに堆積した後、９００℃の窒素ガス雰囲気中で３０分
間の熱処理を行い配線下絶縁膜９を形成する。次に、配
線下絶縁膜の上に銅及びシリコンを含有するアルミニウ
ム膜をスパッタリング法により１μｍの厚さで堆積し
て、パターニングし、配線１０を形成する。続いて、基
板温度を３０℃、トリエトキシフルオロシランの流量を
５０ＳＣＣＭ、処理時間を３０分の条件で、配線及び配
線下絶縁膜の表面をトリエトキシフルオロシランの蒸気
にさらして、表面を改質する。
に、常圧気相成長法によりＢＰＳＧ膜を０．５μｍの厚
さに堆積した後、９００℃の窒素ガス雰囲気中で３０分
間の熱処理を行い配線下絶縁膜９を形成する。次に、配
線下絶縁膜の上に銅及びシリコンを含有するアルミニウ
ム膜をスパッタリング法により１μｍの厚さで堆積し
て、パターニングし、配線１０を形成する。続いて、基
板温度を３０℃、トリエトキシフルオロシランの流量を
５０ＳＣＣＭ、処理時間を３０分の条件で、配線及び配
線下絶縁膜の表面をトリエトキシフルオロシランの蒸気
にさらして、表面を改質する。
【００２６】次に、図９に示すように、平行平板型枚葉
式常圧気相成長装置を用い、基板温度４００℃、ＴＥＯ
Ｓ流量５０ＳＣＣＭ、オゾン流量４００ＳＣＣＭの条件
で、厚さ０．８μｍのオゾンテオス膜６を堆積する。
式常圧気相成長装置を用い、基板温度４００℃、ＴＥＯ
Ｓ流量５０ＳＣＣＭ、オゾン流量４００ＳＣＣＭの条件
で、厚さ０．８μｍのオゾンテオス膜６を堆積する。
【００２７】さらに、図１０に示すように、オゾンテオ
ス膜６の上にスピン塗布法により有機シリカ膜７を約１
μｍの厚さで形成する。
ス膜６の上にスピン塗布法により有機シリカ膜７を約１
μｍの厚さで形成する。
【００２８】次に、図１１に示すように、反応性イオン
エッチング装置によって、ＣＦ4 ガス流量１００ＳＣＣ
Ｍ、Ｏ2 ガス流量１５ＳＣＣＭ、圧力０．１ｔｏｒｒ、
周波数１３．５６ＭＨｚ、ならびに高周波電力０．３Ｗ
／ｃｍ2 なる条件を用いて、有機シリカ膜７とオゾンテ
オス膜６の表面の一部をエッチバックしてオゾンテオス
膜６の表面を平坦化する。ここで、オゾンテオス膜６と
有機シリカ膜７のエッチングレート比は１：１である。
エッチング装置によって、ＣＦ4 ガス流量１００ＳＣＣ
Ｍ、Ｏ2 ガス流量１５ＳＣＣＭ、圧力０．１ｔｏｒｒ、
周波数１３．５６ＭＨｚ、ならびに高周波電力０．３Ｗ
／ｃｍ2 なる条件を用いて、有機シリカ膜７とオゾンテ
オス膜６の表面の一部をエッチバックしてオゾンテオス
膜６の表面を平坦化する。ここで、オゾンテオス膜６と
有機シリカ膜７のエッチングレート比は１：１である。
【００２９】最後に、図１２に示すように、平坦化され
たオゾンテオス膜８の上にプラズマテオス膜４を０．４
μｍの厚さで堆積する。
たオゾンテオス膜８の上にプラズマテオス膜４を０．４
μｍの厚さで堆積する。
【００３０】このようにプラズマテオス膜を用いない
で、アルミパターンに直接、トリエトキシフルオロシラ
ンの蒸気を用いた処理を施すことでも、実施例１と同様
の結果が得られた。
で、アルミパターンに直接、トリエトキシフルオロシラ
ンの蒸気を用いた処理を施すことでも、実施例１と同様
の結果が得られた。
【００３１】図７は下地膜の各種処理の違いによるオゾ
ンテオス膜中のＯＨ基の含有量を示している。図７に示
すようにオゾンテオス膜中のＯＨ基含有量は、トリエト
キシフルオロシランの蒸気を用いた処理の方が、Ｎ2 プ
ラズマ処理を用いた時よりもかなり減少させることがで
き、オゾンテオス膜の膜質を向上させることができる。
これは、トリエトキシフルオロシランの蒸気を用いた処
理を行うことで、オゾンテオス膜６の下地膜上での脱水
縮合反応が促進され、緻密化が起きるためである。この
トリエトキシフルオロシランを含むフルオロアルコキシ
シランの蒸気を用いた処理については、本発明者が特願
平３−２３４２３８号明細書、特願平３−２４２２３９
号明細書、特願平３−２５０７８１号明細書、特願平４
−１３４５５６号明細書、及び特願平５−００２２６３
号明細書で提案している。
ンテオス膜中のＯＨ基の含有量を示している。図７に示
すようにオゾンテオス膜中のＯＨ基含有量は、トリエト
キシフルオロシランの蒸気を用いた処理の方が、Ｎ2 プ
ラズマ処理を用いた時よりもかなり減少させることがで
き、オゾンテオス膜の膜質を向上させることができる。
これは、トリエトキシフルオロシランの蒸気を用いた処
理を行うことで、オゾンテオス膜６の下地膜上での脱水
縮合反応が促進され、緻密化が起きるためである。この
トリエトキシフルオロシランを含むフルオロアルコキシ
シランの蒸気を用いた処理については、本発明者が特願
平３−２３４２３８号明細書、特願平３−２４２２３９
号明細書、特願平３−２５０７８１号明細書、特願平４
−１３４５５６号明細書、及び特願平５−００２２６３
号明細書で提案している。
【００３２】また、下地膜にトリエトキシフルオロシラ
ンの蒸気を用いた処理を行うことで、図１３〜図１５に
示すように、Ｎ2 プラズマ処理以上にボイドの発生とア
ルミパターン依存性を解消させることができ、オゾンテ
オス膜をパターンによらずに均一に成長させることがで
きた。これは、減圧のＮ2 プラズマ処理よりも常圧のト
リエトキシフルオロシランの蒸気を用いた処理の方が、
下地のプラズマテオス膜の配線側壁部における効果を改
善させることができるためである。
ンの蒸気を用いた処理を行うことで、図１３〜図１５に
示すように、Ｎ2 プラズマ処理以上にボイドの発生とア
ルミパターン依存性を解消させることができ、オゾンテ
オス膜をパターンによらずに均一に成長させることがで
きた。これは、減圧のＮ2 プラズマ処理よりも常圧のト
リエトキシフルオロシランの蒸気を用いた処理の方が、
下地のプラズマテオス膜の配線側壁部における効果を改
善させることができるためである。
【００３３】なお図１３は従来の半導体チップの断面
図、図１４は実施例２の半導体チップの断面図、図１５
は実施例１の半導体チップの断面図である。
図、図１４は実施例２の半導体チップの断面図、図１５
は実施例１の半導体チップの断面図である。
【００３４】
【発明の効果】以上説明したように本発明は、配線を被
覆して設けたプラズマテオス膜をトリエトキシフルオロ
シランの蒸気を用いて処理し、その上にオゾンテオス膜
を堆積する工程を含むため、従来のＮ2 プラズマ処理プ
ロセス以上に配線側壁部のプラズマテオス膜の表面状態
を改善することができるので、オゾンテオス膜の微細配
線間におけるボイドの発生を抑止できる。また、プラズ
マテオス膜の均一な表面改質により、オゾンテオス膜の
膜中ＯＨ基量を配線パターンに依存せずに、均一に減少
させ、膜質を向上させることができる。さらに、オゾン
テオス膜の表面荒れとパターン依存性をも抑止できるの
で、より高歩留まり・高信頼性の層間絶縁膜を形成する
ことができる。
覆して設けたプラズマテオス膜をトリエトキシフルオロ
シランの蒸気を用いて処理し、その上にオゾンテオス膜
を堆積する工程を含むため、従来のＮ2 プラズマ処理プ
ロセス以上に配線側壁部のプラズマテオス膜の表面状態
を改善することができるので、オゾンテオス膜の微細配
線間におけるボイドの発生を抑止できる。また、プラズ
マテオス膜の均一な表面改質により、オゾンテオス膜の
膜中ＯＨ基量を配線パターンに依存せずに、均一に減少
させ、膜質を向上させることができる。さらに、オゾン
テオス膜の表面荒れとパターン依存性をも抑止できるの
で、より高歩留まり・高信頼性の層間絶縁膜を形成する
ことができる。
【００３５】また、従来に比べプラズマテオス膜への処
理プロセスマージンが大きいため、再現性良く層間絶縁
膜を形成できる。さらに、プラズマテオス膜を用いなく
ても、オゾンテオス膜の膜質の向上、表面荒れの抑止、
並びにパターン依存性の抑止を実現できるので、工程数
とコスト削減の点からも従来に比べ優れている。
理プロセスマージンが大きいため、再現性良く層間絶縁
膜を形成できる。さらに、プラズマテオス膜を用いなく
ても、オゾンテオス膜の膜質の向上、表面荒れの抑止、
並びにパターン依存性の抑止を実現できるので、工程数
とコスト削減の点からも従来に比べ優れている。
【図１】本発明の実施例１を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図２】本発明の実施例１を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図３】本発明の実施例１を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図４】本発明の実施例１を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図５】本発明の実施例１を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図６】本発明の実施例１を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図７】本発明の実施例の効果を説明するためのオゾン
テオス膜中のＯＨ基量のグラフを示す図である。
テオス膜中のＯＨ基量のグラフを示す図である。
【図８】本発明の実施例２を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図９】本発明の実施例２を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図１０】本発明の実施例２を説明するための工程順に
示した半導体チップの断面図である。
示した半導体チップの断面図である。
【図１１】本発明の実施例２を説明するための工程順に
示した半導体チップの断面図である。
示した半導体チップの断面図である。
【図１２】本発明の実施例２を説明するための工程順に
示した半導体チップの断面図である。
示した半導体チップの断面図である。
【図１３】本発明の実施例の効果を説明するための半導
体チップの断面図である。
体チップの断面図である。
【図１４】本発明の実施例の効果を説明するための半導
体チップの断面図である。
体チップの断面図である。
【図１５】本発明の実施例の効果を説明するための半導
体チップの断面図である。
体チップの断面図である。
【図１６】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
【図１７】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
【図１８】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
【図１９】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
【図２０】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
【図２１】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
１ シリコン基板 ２ 配線下絶縁膜（ＢＰＳＧ膜） ３ 配線 ４ プラズマテオス膜 ５ トリエトキシフルオロシランの蒸気を用いて処理し
たプラズマテオス膜 ６ オゾンテオス膜 ７ 有機シリカ膜 ８ エッチバックしたオゾンテオス膜 ９ トリエトキシフルオロシランの蒸気を用いて処理し
た配線下絶縁膜 １０ トリエトキシフルオロシランの蒸気を用いて処理
した配線 １１ Ｎ2 プラズマ処理したプラズマテオス膜
たプラズマテオス膜 ６ オゾンテオス膜 ７ 有機シリカ膜 ８ エッチバックしたオゾンテオス膜 ９ トリエトキシフルオロシランの蒸気を用いて処理し
た配線下絶縁膜 １０ トリエトキシフルオロシランの蒸気を用いて処理
した配線 １１ Ｎ2 プラズマ処理したプラズマテオス膜
Claims (6)
- 【請求項１】半導体基板上に選択的に設けた配線を含む
表面に少なくともアルコキシシランをガスソースとして
用いるプラズマＣＶＤ法により、第１の酸化シリコン膜
を形成する工程と、 前記第１の酸化シリコン膜を少なくとも一つのハロゲン
原子を含むアルコキシシランを主成分とする蒸気を用い
て表面を改質する工程と、 アルコキシシラン、有機シロキサンのうち少なくとも１
つとオゾンガスとを用いる常圧ＣＶＤ法により第２の酸
化シリコン膜を形成する工程と、 その後に平坦化する工程と、 前記第２の酸化シリコン膜の上にアルコキシシランを用
いるプラズマＣＶＤ法により第３の酸化シリコン膜を形
成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上に選択的に設けた配線を含む
表面に少なくとも一つ以上のハロゲン原子を含むアルコ
キシシランを主成分とする蒸気を用いて表面を改質する
工程と、 アルコキシシラン、有機シロキサンのうち少なくとも１
つとオゾンガスとを用いる常圧ＣＶＤ法により第１の酸
化シリコン膜を形成する工程と、 その後に平坦化する工程と、 前記第１の酸化シリコン膜の上にアルコキシシランを用
いるプラズマＣＶＤ法により第２の酸化シリコン膜を形
成する工程と、を含むことを特徴とする半導体装置の製
造方法。 - 【請求項３】前記の表面を改質する工程を５０℃以下の
低温で行うことを特徴とする請求項１または２記載の半
導体装置の製造方法。 - 【請求項４】前記の平坦化する工程は、酸化シリコン膜
の上に有機シリカ膜を形成した後、反応性イオンエッチ
ングにより前記有機シリカ膜の少なくとも一部と前記第
２の酸化シリコン膜の表面を同時にエッチバックする方
法、研磨法のうち少なくとも１つであることを特徴とす
る請求項１または２記載の半導体装置の製造方法。 - 【請求項５】前記のハロゲン原子を含むアルコキシシラ
ンは、トリメトキシフルオロシラン（Ｆ−Ｓｉ（ＯＣＨ
3 ）3 ）、トリエトキシフルオロシラン（Ｆ−Ｓｉ（Ｏ
Ｃ2Ｈ5 ）3 ）、トリノルマルプロポキシフルオロシラ
ン（Ｆ−Ｓｉ（ｎ−ＯＣ3 Ｈ7 ）3 ）、トリイソプロポ
キシフルオロシラン（Ｆ−Ｓｉ（ｉ−ＯＣ
3 Ｈ7 ）3）、トリノルマルブトキシフルオロシラン
（Ｆ−Ｓｉ（ｎ−ＯＣ4 Ｈ9 ）3 ）、トリイソブトキシ
フルオロシラン（Ｆ−Ｓｉ（ｉ−ＯＣ4 Ｈ9 ）3 ）のう
ちの少なくとも１つであることを特徴とする請求項１ま
たは２記載の半導体装置の製造方法。 - 【請求項６】前記のアルコキシシランは、テトラメトキ
シシラン（Ｓｉ（ＯＣＨ3 ）4 ）、テトラエトキシシラ
ン（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）、テトラプロポキシシラン
（Ｓｉ（ＯＣ3 Ｈ7 ）4 ）のうちの少なくとも１つであ
り、有機シロキサンはヘキサメトキシジシロキサン（Ｓ
ｉ2 Ｏ（ＯＣＨ3 ）6 ）、ヘキサエトキシジシロキサン
（Ｓｉ2 Ｏ（ＯＣ2 Ｈ5 ）6 ）、ヘキサプロポキシジシ
ロキサン（Ｓｉ2 Ｏ（ＯＣ3 Ｈ7 ）6 ）のうちの少なく
とも１つであることを特徴とする請求項１または２記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31784093A JP2636715B2 (ja) | 1993-12-17 | 1993-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31784093A JP2636715B2 (ja) | 1993-12-17 | 1993-12-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176613A JPH07176613A (ja) | 1995-07-14 |
| JP2636715B2 true JP2636715B2 (ja) | 1997-07-30 |
Family
ID=18092646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31784093A Expired - Lifetime JP2636715B2 (ja) | 1993-12-17 | 1993-12-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2636715B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008023551A1 (fr) | 2006-08-22 | 2008-02-28 | Konica Minolta Holdings, Inc. | élément d'affichage |
| WO2008075565A1 (ja) | 2006-12-21 | 2008-06-26 | Konica Minolta Holdings, Inc. | 表示素子及びその駆動方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3248492B2 (ja) * | 1998-08-14 | 2002-01-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-12-17 JP JP31784093A patent/JP2636715B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008023551A1 (fr) | 2006-08-22 | 2008-02-28 | Konica Minolta Holdings, Inc. | élément d'affichage |
| WO2008075565A1 (ja) | 2006-12-21 | 2008-06-26 | Konica Minolta Holdings, Inc. | 表示素子及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176613A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372216B1 (ko) | O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물 | |
| JP2640174B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08153784A (ja) | 半導体装置の製造方法 | |
| JP2001060584A (ja) | 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理 | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JP3254875B2 (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPH05206110A (ja) | 半導体装置およびその製造方法 | |
| JPH07122552A (ja) | 半導体装置における絶縁膜形成方法 | |
| JP3022740B2 (ja) | 半導体装置の製造方法 | |
| JP3315907B2 (ja) | 半導体装置の製造方法 | |
| JP3519477B2 (ja) | 半導体装置の製造方法 | |
| JP2795029B2 (ja) | 多層配線の形成方法 | |
| JPH08162529A (ja) | 半導体装置の製造方法 | |
| JPH0714917A (ja) | 半導体装置の製造方法 | |
| JPH08111458A (ja) | 半導体装置およびその製造方法 | |
| JP2001168100A (ja) | 半導体装置の製造方法 | |
| TW308730B (en) | Manufacturing method of porous dielectric in integrated circuit and integrated circuit thereof |