JPH01185945A

JPH01185945A - 半導体装置の製造方法

Info

Publication number: JPH01185945A
Application number: JP1115188A
Authority: JP
Inventors: Kazuyuki Sawada; 和幸澤田; Shoichi Tanimura; 谷村　彰一; Kosaku Yano; 矢野　航作
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-01-21
Filing date: 1988-01-21
Publication date: 1989-07-25
Anticipated expiration: 2011-03-21
Also published as: JPH0828362B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は超ＬＳＩなどの高集積化に際し、多層配線にお
ける層間絶縁膜や素子分離における絶縁膜に用いられ、
微細な凹凸を有する基板上に絶縁膜を堆積し平坦化する
のに有効な半導体装置の製造方法に関する。

従来の技術ＬＳＩの集積度が増すにつれ、配線を多層に積み重ねる
技術が用いられており、微細な配線間に絶縁膜を埋込む
とともに平坦な層間絶縁膜を形成する必要がある。そこ
で、従来では気相成長法（以下ＣＶＤ法と記す）による
Ｓ　１０２膜等絶縁膜の形成と、その絶縁膜をエツチン
グする工程をくり返すことによって、微細な配線間への
絶縁膜の埋込みや眉間絶縁膜の平坦化の検討が種々なさ
れている。例えば、第１０図に示すように、第１０図（
５）において、Ｓｔ基板１００にＡｌ配線パターン１０
２が形成されている上にテトラエトキシシラン（ＴＥ０
１）のような有機オキシシラン類を原料ガスとしてＣＶ
Ｄ法で分解し、Ｓ　ｚ　０２膜１０４を堆積する。しか
る後に第１０図（司に示すように等方性エツチングを施
すことによって、段差部の角度緩和を行なう。上記例に
示したように、有機オキシシランを用いた５ＩＱ２膜は
段差被覆性が良く、配線間隙を埋込むのに適し、また角
度緩和を行なうことで、該Ｓｉｏ２膜上に堆積する以後
の膜への影響を低く押さえることができる（　ＩＥＥＥ
ＶＬＳＩ　　マルチレベル　インターコネクション　コ
ンフ７Ｌ／７ス　Ｔｕｎｅ　　１ｓ−１ｅ、１９８７　
ＭＪ、Ｔｈｏｍａ”Ａ１．Ｏｐｍ　０ＭＯ８ＴＷＯＬＥ
ＶＥＬ　ＭＥＴＡＬＴＥＣＨＮＯＬＯＧＹ　　ｌＮＣ０
ＲＰＯＲＡＴＩＮＧ　　ＰＬＡＳＭＡＥＮｈＡＮＣＥＤ
　ＴＥ０１”参照）。

発明が解決しようとする課題しかし、第１０図に示す従来の製造方法においては、下
記のような課題がある。

■　微細な、特に１μｍ以下の配線間隙に埋込まれたＳ
　ｉ０２膜の絶縁性が悪い。つまＪ、ＴＥ０１の分子式
は５ｉ（ＯＣ２Ｈ６）４であるがこれを分解して得られ
るＳｉｏ２膜は膜中に多くの炭素及び水素を含むため（
有機オキシシラン一般に言える）、Ｓ　ｌ　）１４系の
ガスとＨ２ＯやＮｏ等のガスとの反応により得られるＳ
　ｉ０２膜に比べ絶縁性が悪く、特に微細な配線間に埋
込まれた部分では配線間のリーク電流が１桁〜２桁大き
くなる。

■　上層の配線を形成した際、配線の短絡や断線が起こ
υやすい。つまり、Ｓ　ｉ０２膜を堆積した後に存在す
る段差部の角度は緩和されているが、完全な平坦化はさ
れていないため、上層の配線を形成する際に段差部にお
いて配線としての導体膜のエツチング残シが発生し、配
線の短絡が起こりやすくなる。また、段差部においては
、配線の断線も起こりやすい。そのため、歩留りの低下
の原因となるという問題がある。

本発明は、このような従来の課題に鑑み、これらの課題
を解決し、製造歩留シ及び信頼性に優れ、高集積化を可
能とする半導体装置の製造方法を提供することを目的と
する。

課題を解決するための手段本発明は、かかる課題を解決すべく、凹凸を有する半導
体基板上に半導体の水素化物の酸化反応により第１の絶
縁膜を堆積する第１の工程と、前記第１の絶縁膜上に有
機オキシシランの分解反応により第２の絶縁膜を堆積す
る第２の工程よりなることを特徴とする半導体装置の製
造方法を提供し、さらには、前記第２の絶縁膜を堆積す
る第２の工程の後に、前記半導体基板凸部上の前記第１
及び第２の絶縁膜あるいは前記第２の絶縁膜をエツチン
グする工程とを備えたことを特徴とする半導体装置の製
造方法を提供する。

作　　　用本発明は上記構成により、次のように作用する。

■　半導体の水素化物の酸化反応により得られるち密な
第１の絶縁膜と有機オキシシランの分解反応によシ得ら
れる段差被覆性の良い第２の絶縁膜を組合わせることに
よって、微細な凹部に絶縁性の良好な絶縁膜を埋込むこ
とができ、リーク電流の低減が計れる。

■　第１及び第２の絶縁膜を形成後、半導体基板凸部上
の第１及び第２の絶縁膜あるいは第２の絶縁膜をエツチ
ングすることによって、半導体基板表面を平坦化でき、
上層の配線の形成が容易になる。

■　有機オキシシランの熱分解反応による絶縁膜の堆積
工程とプラズマ分解反応による絶縁膜の堆積工程を組合
わせることによって、あるいはそれぞれの絶縁膜のエツ
チング工程とも組合わせることによって、微細な凹部へ
の絶縁膜の埋込みを容易にできる。

■　第１の絶縁膜を堆積する工程に光反応を利用するこ
とによって、プラズマ反応を用いた場合に比ベプラズマ
による素子へのダメージが低減できるとともに、この第
１の絶縁膜が、第２の絶縁膜を堆積する工程にプラズマ
分解反応を用いた場合に、プラズマによる素子へのダメ
ージを防止する役割を果たす。

実施例（実施例１）以下、本発明の製造方法を具体例に基づいて説明する。

第１図（５）〜（］３）は本発明の一実施例の製造工程
で２層配線の眉間絶縁膜形成工程を示す。第２図＾に示
す半導体Ｓｉ基板２に回路素子が作成され、ＡＩによっ
てパッドや配線となる第１のＡｌ配線４Ａ〜４Ｄ（全体
を言うときはＡｌ配線４と記す）が形成された基板を光
ＣＶＤ装置中で基板温度を３ｏｏ℃に保ち、ＳｉＨ４と
Ｎ２Ｏの流量比が１：６゜で、真空度が１０Ｔｏｒｒに
保たれた状態で、合成石英窓を通して低圧水銀ランプ光
を照射して、第１の絶縁膜としてのＳｉＯ膜６を０．１
μｍ堆積する。しかる後に第１図（Ｂ）に示すように、
上記四で示す基板をプラズマＣＶＤ装置内に設置し、基
板温度を３６０℃に保ち、ＴＥ０１と０２の混合ガスを
導入し、真空度がＩ　Ｔｏｒｒの状態でプラズマ生成し
、ＴＥ０１による第２の絶縁膜としてのＳｔ○２膜８を
０．８μｍ堆積し、Ａ／配線４の間隙を埋込む。このと
き、ＴＥ０１の反応により得られるＳ　１０２膜８は段
差被俊性が良いため、Ａｌ配線４の間隙を埋込むことが
できる。

このようにして堆積したＳ　１０２膜６及び８のＡＩ配
配線間間隙おけるリーク電流の測定を第２図に示す断面
構成と測定概略により行った。第２図において、熱酸化
膜３が形成されたＳｉ基板２にＡＩＩ線４Ａ、４Ｂが１
．２μｍの間隔で形成されており、その上に本実施例に
おける上記製造工程により前記３１０２膜６及び８が形
成されている。そして、このような基板の前記ＡＩ配線
４Ａ、４Ｂ間に電源２１により電圧を印加し、電流計２
２によりリーク電流の測定を行ったところ、第３図に示
す結果を得た。第３図（８）は、前記Ｓ　Ｉ　Ｈ４とＮ
２゜の光ＣｖＤによるＳｉｏ２膜ｅがなく、前記ＴＥＯ
８と０２のプラズマＣＶＤによるＳ　１０２膜８のみの
場合のリーク電流を示し、第３図（均は本実施例でのリ
ーク電流を示す。本図より明らかなように、本実施例の
製造工程によれば、リーク電流値が１桁以上も低く押え
られており、極めて良好な絶縁特性を示している。

なお、上記光ＣＶＤにおいてＳ　Ｉ　Ｈ４の代シにＳｉ
２Ｈ６あるいはＳｉ３Ｈ８を用いても同様な結果となっ
た。また、上記光ＣＶＤにおいてＮ２Ｏの代りにＮＯを
用いても同様な結果となった。また、上記プラズマＣＶ
ＤにおいてＴＥ０１の（ｌにエチルトリエトキシシラン
〔Ｃ２Ｈ６５ｉ（ＯＣ２Ｈ６）３〕を用いても同様な結
果となった。

（実施例２）第１図を用いて、本発明による他の実施例の製造工程で
２層配線の層間絶縁膜形成工程を示す。

第１図に）でＳｉ基板２に回路素子が作成され、Ａｌに
よってバンドや配線となる第１のＡｌ配線４（ａＡ〜４
Ｄ）が形成された基板に実施例１と同様に光ＣＶＤ法を
用いて、第１の絶縁膜としての３１０２膜６を０．１μ
ｍ堆積する。しかる後に第１図（Ｂ）に示すように基板
を熱ＣＶＤ装置内に設置し、基板温度を３７６℃に保ち
、ＴＥ０１と０２の混合ガスで、真空度が１００Ｔｏｒ
ｒの状態で熱反応により第２の絶縁膜としての５ＩＣ）
２膜８を０．８μｍ堆積し、Ａｌ配線４の間隙を埋込む
。このとき、ＴＥ０１の反応によシ得られるＳ　１０２
膜８は段差被覆性が良いため、Ａｌ配線４の微細間隙を
埋込むことができる。

（実施例３）第１図を用いて本発明による他の実施例の製造工程で２
層配線の層間絶縁膜形成工程を示す。第１図（ＡでＳｉ
基板２に回路素子が作成され、Ａｌによってパッドや配
線となる第１の導体４（４Ａ〜４Ｄ）が形成された基板
２をプラズマＣＶＤ装着中で基板温度を３００’Ｃに保
ち、Ｓ　ｘ　Ｈ４とＮ２゜の流量比が１：２Ｏで、真空
度が０．２５　Ｔｏｒｒに保たれた状態でプラズマ生成
し、第１の絶縁膜としてのＳｉ０２膜６を０．１μｍ堆
積する。しかる後に第１図（２）に示すように、実施例
１と同様にＴＥＯＳと０２の混合ガスによるプラズマＣ
ＶＤ法で第２の絶縁膜としての３１０２膜８を０．８μ
ｍ堆積し、Ａｌ配線４の間隙を埋込む。

なお、上記プラズマＣＶＤにおいてＳ　Ｉ　Ｈ４の代り
にＳｉ２Ｈ６あるいはＳｉ３　’８を用いても同様な結
果となった。また、上記プラズマＣＶＤにおいてＮ２Ｏ
の代りにＮＯを用いても同様な結果となった。

（実施例４）第１図を用いて本発明による他の実施例の製造工程で２
層配線の眉間絶縁膜形成工程を示す。第１図に）でＳｉ
基板２に回路素子が形成され、Ａ！！によってパッドや
配線となる第１の導体４（４Ａ〜４Ｄ）が形成された基
板に実施例３と同様にＳ　ｚ　Ｈ４とＮ２Ｏの混合ガス
によるプラズマＣＶＤ法で、第１の絶縁膜としての８１
０２膜ｅを０．１虜堆積する。しかる後に第１図（ト）
に示すように、実施例２と同様にＴＥＯＳと０３の混合
ガスによる熱ＣＶＤ法で、第２の絶縁膜としての３１０
２膜８を０．８μｍ堆積し、Ａｌ配線４の間隙を埋込む
。

（実施例６）第４図を用いて本発明による他の実施例の製造工程で２
層配線の層間絶縁膜形成工程を示す。第４図（八でＳｉ
基板２に回路素子が作成され、Ａｌによってパッドや配
線となる第１のＡｌ配線４（４Ａ〜４Ｄ）が形成された
基板２に実施例１と同様に光ＣＶＤ法を用いて、第１の
絶縁膜としてのＳ　ｚ　０２膜ｅを０，１μｍ堆積する
。しかる後に第４図中）に示すように、実施例２と同様
にＴＥＯＳと０３の混合ガスによる熱ＣＶＤ法で、Ｓ　
ｉ０２膜了を０．３μｍ堆積し、前記Ａｌ配線４の０．
８μｍ以下の間隙を埋込む。しかる後に、第４図（ｑに
示すように、実施例１と同様にＴＥＯＳと０２の混合ガ
スによるプラズマＣＶＤ法で、Ｓｉ○２膜８を０．６μ
ｍ堆積する。このとき、ＴＥＯ３Ｏ熱反応によるＳ　ｓ
　０２膜７はＴＥＯＳのプラズマ反応によるＳ　１０２
膜８よりも段差被覆性が優れており１μｍ以下の間隙を
埋込むのに適している。しかし、このＴＥＯＳの熱反応
によるＳ　ｉ０２膜Ｔは膜質が悪く厚く堆積すると後の
熱処理の工程においてクラックが生じる恐れがあシ、Ｔ
ＥＯＳのプラズマ反応による５ＩＯ２膜８を堆積するこ
とによって、クラックの発生を防止することができる。

また、ＴＥＯ３Ｏ熱反応によるＳ　１０２膜の堆積速度
が３００　ｎｍ／ｍｉｎであるのに比べ、ＴＥＯＳのプ
ラズマ反応によるＳ　ｚ　０２膜の堆積速度は８００　
ｎ　ｍ／ｍ　ｉ　ｎと速いので、スループット向上が図
れる。また、上記ＴＥＯＳの熱反応による５ｉ０２膜厚
と上記ＴＥＯ３のプラズマ反応によるＳｉＯ□膜厚を適
当に選び、これら各工程をくり返すことによって、任意
の寸法の前記Ａｌ配線４の間隙を埋込むことができる。

なお、上記実施例５において、光ＣＶＤ法により第１の
絶縁膜を形成する代シに実施例３及び４のごとくプラズ
マＣＶＤ法により第１の絶縁膜を形成しても同様の結果
が得られた。

（実施例６）第６図を用いて本発明による他の実施例の製造工程で２
層配線の眉間絶縁膜形成工程を示す。第６図（ハ）でＳ
ｉ基板２に回路素子が作成され、ＡＩによってパッドや
配線となる第１のＡｌ配ｌｓ４　Ａ〜４Ｄが形成された
基板に実施例１と同様に光ＣＶＤ法を用いて、第１の絶
縁膜としての３１０２膜６を０．１μｍ堆積する。しか
る後に第６図中）に示すように、ＴＥＯＳと０３の混合
ガスによる熱ＣＶＤ法で、ＳｉＯ２膜７ｉ０．２μｍ堆
積する。次Ｋ、該基板をドライエツチング装置内に設置
し、基板温度を２Ｏ℃に保ち、０２Ｆ６と０２の混合ガ
スでプラズマ生成し、第６図（ｑに示すように、Ａｌ配
線４の側壁部にのみＳｉＯ□膜了ａを残すようＫＳ　ｉ
０２膜７をエツチングする。次に、第６図ｑに示すよう
に、ＴＥＯＳと０３の混合ガスによる熱ＣＶＤ法で、Ｓ
　ｉ０２膜７ｂをＯ−３，ｕｍ堆積し、Ａｇ配線４の１
．２μｍ以下の間隙を埋込む。しかる後に第６図（勾に
示すように、ＴＥＯＳと０゜の混合ガスによるプラズマ
ＣＶＤ法で、Ｓ　ｚ　０２膜８を０．６μｍ堆積する。

上記工程に示したように、ＴＥＯ９Ｏ熱反応によるＳ　
ｉ０２膜の堆積工程とＳ　ｚ　０２膜をエツチングする
工程を〈シ返すことにより、Ａｌ配線４の任意の寸法の
間隙を８１０２膜で埋込むことができる。また、最終的
にＡＩ！配線４上に形成される該Ｓ　１０２膜の膜厚を
０．３μｍ程度に固定することによって、後の熱処理等
によシ該Ｓｉ○２膜にクラックが発生することを防止す
る。

なお、上記実施例６において、光ＣＶＤ法により第１の
絶縁膜を形削する代りに実施例３及び４のごとくプラズ
マＣＶＤ法により第１の絶縁膜を形成しても同様の結果
が得られた。

（実施例７）第６図を用いて本発明による他の実施例の製造工程で２
層配線の製造工程を示す。第６図（６）でＳｉ基板２に
回路素子が作成され、Ａｌによってパッドや配線となる
第１のＡｌ配線４Ａ〜４Ｄが形成された基板に、光ＣＶ
Ｄ法を用いて第１の絶縁膜としてのＳ　ｉ０２膜６を０
．１μｍ堆積し、しかる後に第６図（Ｂ）のように、Ｔ
Ｅ０１と０２の混合ガスによるプラズマＣＶＤ法で第２
の絶縁膜としてのＳ　ｚ　０２膜８を０．８μｍ堆積し
、Ａｌ配線４の間隙を埋込む。次に、平坦化工程として
以下のような工程を行う。該基板上にレジスト膜を１．
２μｍ程度の厚さで塗布した後露光して、第６図（ｑに
示すように３１０２膜８を堆積した後に存在する凹部に
レジスト膜パターン１０を形成する。このとき、Ｓ　ｉ
０２膜８を堆積した後に存在する基板表面の段差が０．
６μｍ以下と小さい場合には、レジスト膜パターン１０
を形成しなくても以下の工程で平坦化が可能である。そ
して次に、第６図ρに示すように、基板上にレジスト膜
１２を１．６μｍ程度の厚さで塗布し、基板表面を平坦
化する。その後、基板をドライエツチング装置内に設置
し、基板温度を２Ｏ℃に保ち、まずｏ２ガスで、真空度
が０．１Ｔｏｒｒの状態でプラ・ズマ生成し、前記レジ
スト膜１２を１．３μｍエツチングし、次にＣＨＦ３と
０２の流量比が３：１で、真空度がＱ、２Ｔｏｒｒの状
態でプラズマ生成し、前記レジスト膜１２．１０及び前
記Ｓ　ｉ０２膜６，８を同じ速度でエツチングして、第
６図（ト）に示すように、Ａｌ配線間に前記Ｓ　ｉ０２
膜ｅ及び８を埋込んで平坦化した構造が得られる。しか
る後に、第６図（ト）に示すように、Ｓ　Ｉ　Ｈ４とＮ
２Ｏの混合ガスによるプラズマＣＶＤ法で第３の絶縁膜
としての８１０２膜１４を０．８μｍ堆積する。

次に、このように平坦化した基板に多層配線を形成する
ために以下の工程を行った。該基板上にレジスト膜を塗
布し所望の領域を露光してレジスト膜パターン（図示せ
ず）を得る。そして、基板をドライエツチング装置内に
設置し、基板温度を２Ｏ℃に保ち、ＣＨＦ３と０２ノ流
量比が１０：１で、真空度が０．２Ｔｏｒｒの状態でプ
ラズマ生成し、レジスト膜パターンをマスクにしてＳ　
１０２膜１４をエツチングレスルーホールを形成シ、レ
ジスト膜パターンを除去する。次に、基板をスパッタ装
置内に設置し、Ａｌターゲットをスパッタして基板上に
第２の導体としてのＡｌ膜１６を１μｍ堆積する。次に
基板上にレジスト膜を塗布し所望の領域を露光してレジ
スト膜パターン（図示せず）を得る。そして、基板をド
ライエツチング装置内に設置し、Ｓ　ｚ　Ｃ４ガスでプ
ラズマ生成し、レジスト膜パターンをマスクにしてＡｌ
膜１６をエツチングして、第２の導体パターンとしての
Ａｌ配線１ａＡ、Ｂを形成する。その後レジスト膜パタ
ーンを除去すると、第６図（ｑに示すように、２層Ａβ
配線構造が得られる。ここで、Ｓ　Ｉ　Ｃ１２膜６を形
成することにより、Ａｌ配線４の１μｍ以下の間隙に埋
込まれた５ＩＣ１２膜の絶縁性が向上し、Ａｌ配線４間
のリーク電流の低減が図れる。また、レジスト膜１０．
１２による平坦化工程とエツチング工程を組合わせるこ
とにより、平坦な層間絶縁膜１４を形成することができ
る。

このようにして形成した２層ＡＩ配線構造について、２
層目ＡＩ配線の配線及び短絡試験を第７図に示す断面構
成と測定概略により行った。第７図において、熱酸化膜
３が形成されたＳｉ基板２上に１層目のＡｌ配線４八〜
４Ｂが０．８μｍの間隙で形成されており、その上に本
実施例における上記製造工程によりＳ　ｚ　０２膜６，
８．１４及び２層目のＡβ配線１ｅＡ〜１６Ｂが形成さ
れている。

このような基板の前記２層目のＡＩ配線１６Ｂの両端に
電流源２３によシ定電流（２６０μＡ）を印加して電圧
計２４によシミ圧を測定し、断線の有無を調べた。また
、２層目のＡＩ配線１６Ａと１ｅＢに電源２６により定
電圧（６ｖ）を印加して電流計２６によシミ流を測定し
、短絡の有無も調べた。１０７個の測定素子を形成し、
その結果を第８図に示す。第８図（８）は断線試験結果
を抵抗値で表わし、その基板内分布を示したものであり
、断線は無かった。また、第８図（Ｂ）は短絡試験結果
を同様に示したものであり、３素子のみが低い抵抗値を
示したが、他は良好であった。本図よシ明らかなように
、本実施例の製造工程によれば、上層の配線１６を形成
した際、断線や短絡が生じるのを防止する効果がある。

なお、本実施例において、眉間絶縁膜の形成方法として
実施例１の方法を用いて説明したが、実施例２〜ｅの方
法を用いて絶縁膜を形成しても同様の結果が得られた。

また、Ｓ　Ｉ　Ｈ４とＮ２Ｑの混合ガスによるプラズマ
ＣＶＩ）法で第３の絶縁膜を形成する代りに、実施例１
と同様にＴＥＯＳ（！：０２の混合ガスによるプラズマ
ＣＶＤ法で第３の絶縁膜を形成しても同様の結果が得ら
れた。

（実施例８）第９図を用いて本発明による他の実施例の製造工程で溝
型素子分離の製造工程を示す。第９図（８）で、素子領
域を島状に分離するほぼ垂直な側面を有する溝部５Ａ〜
５Ｂの形成されたＳｔ基板２に、光ＣＶＤ法を用いて第
１の絶縁膜としての３１０２膜６を０．１μｍ堆積し、
しかる後に第９図（Ｎ３）のように、ＴＥＯＳと０２の
混合ガスによるプラズマＣＶＤ法で第２の絶縁膜として
の３１０２膜８を１．０μｍ堆積し、前記溝部５を埋込
む。次に、平坦化工程として以下のような工程を行う。

第９図（ｑに示すように、該Ｓ　１０２膜８を堆積した
後に該基板上に存在する凹部にレジスト膜パターン１０
を形成する。そして、第９図ｑに示すように、該基板上
にレジスト膜１２を１．６μｍ程度の厚さで塗布し、該
基板表面を平坦化する。その後該レジスト膜１２を１．
３μｍエツチングし、次にレジスト膜１２．１０及びＳ
　ｚ　０２膜６．　８を同じ速度でエツチングして、第
９図（ト）に示すように、前記溝部に前記Ｓ　１０２膜
６及び８を埋込んで平坦化した素子分離構造が得られる
。

なお、本実施例において、素子分離絶縁膜の形成方法と
して実施例１の方法を用いて説明したが、実施例２〜６
の方法を用いて絶縁膜を形成しても同様の結果が得られ
た。

発明の効果以上述べてきたように本発明の半導体装置の製造方法に
よれば、次のような効果が得られる。

■　Ｓ　ｚ　ＨＡ系ガスと０２やＮ２Ｏ等のガスの反応
により得られるち密な５ＩＯ２膜とＴＥＯＳ等の有機オ
キシシラン系ガスを分解して得られる段差被覆性の良い
Ｓ　１０２膜を組合わせることによって、微細な凹部に
ＳｉＯ２膜を埋込むことができるとともに、その凹部に
埋込まれたＳｉ０２膜の絶縁性が良好でおり、リーク電
流が低減できる。

■　レジスト膜パターンとレジスト膜により平坦化した
後エツチングすることによって基板表面を平坦にするこ
とができる。

■　多層配線の眉間絶縁膜の形成に適用すれば、上層の
配線の断線及び短絡が防止できる。また、多層配線を実
現することによυ素子の高集積化が図れる。

■　有機オキシシランの熱分解反応による絶縁膜の堆積
工程とプラズマ分解反応による絶縁膜の堆積工程を組合
わせることによって、あるいはそれぞれの膜の工・ンチ
ング工程とも組合わせることによって、任意の寸法の凹
部に絶縁膜を埋込むことができる。

■　第１の絶縁膜を光ＣＶＤ法により堆積することによ
シ、プラズマＣＶＤ法を用いた場合に比べ素子へのダメ
ージが低減できるとともに、第１の絶縁膜が有機オキシ
シランと酸素のプラズマ分解反応時に、プラズマによる
素子へのダメージを防止するという効果も期待できる。

また、光ＣＶＤ法によれば、低温ＣＶＤ法の内でも最も
ち密なＳｉＯ２膜が得られるので、リーク電流の低減に
は適している。

以上のように、本発明は微細な凹部に絶縁性の良い膜を
埋込むとともに、表面を平坦化することができ、素子の
高集積化並びに信頼性の向上に大きく寄与するものであ
る。

【図面の簡単な説明】

第１図は本発明による半導体装置の製造方法の実施例１
〜４を説明するだめの工程断面図、第２図は本発明によ
る製造方法の実施例１〜４で製造した半導体装置の断面
構造とリーク電流の測定回路構成を示す説明図、第３図
は従来の方法で製造した半導体装置と本発明による方法
で製造した半導体装置のリーク電流の特性図、第４図は
本発明による半導体装置の製造方法の実施例６を説明す
るための工程断面図、第６図は本発明による半導体装置
の製造方法の実施例６を説明するための工程断面図、第
６図は本発明による半導体装置の製造方法の実施例子を
説明するための工程断面図、第７図は本発明による製造
方法の実施例７で製造した半導体装置の断面構造と第２
層配線の断線及び短絡試験の測定回路構成を示す説明図
、第８図は第２層配線の断線及び短絡試験結果の基板内
分布図、第９図は本発明による半導体装置の製造方法の
実施例８を説明するだめの工程断面図、第１０図は従来
の製造方法を説明するための工程断面図である。２、　１０Ｃ＞−＝−８ｉ基板、３・・・・・・５ｉＱ
２膜、４゜１６．１０２・・・・・・ＡＩ配線、６・・
・・・・溝部、６，７゜ｙ　ａ、　了す、　　ａ、　　
１４．１ｏ４−・・−ＣＶＤＳｉＯ２膜、１０．１２・
・・・・・レジスト膜、２１．２５・・・・・・電源、
２２．２６・・・・・・電流計、２３・・・・・・電流
源、２４・・・・・・電圧計。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図＜Ａ　　（マンを斤＜Ｖ）第４図 ”−−Ｃ’／Ｄ−３ｉＯパ東（＃ｆ、クジＭｅ釆４≧残
障（）第５図 ’７−−ＣＶＤ−６ｉｈ　ｌ１ｌｊ！　洋、２４　Ｍ龜
Ｘ）第５図 ’７ｂ　−−ＣＶＤ−Ｓｉθ２膿（役４娩球榎）第６図 δ−ＣＶＣＶＤ−５ｉ０ｔ、＜竿２’ｎｅ＠ｘ劃２３・
〜・電５Ｍ、、ジ＾２４−・−（五酢２Ｃ・−・ｆＬ行え盲ヤ第８図第　９　図１ ’；−ｃｖＤ−５＆ＯｙＭＫＣ’ｒ１’）Ｍ、ａ万粟ノ
８−−−ＣＶＤ−３ｒＯｔ膜（１２’）Ｍｋｌｌ）第９
図１り一一−レじスＹ膿

Claims

【特許請求の範囲】

（１）凹凸を有する半導体基板上にＳｉの水素化物の酸
化反応により第１の絶縁膜を堆積する第１の工程と、前
記第１の絶縁膜上に有機オキシシランの分解反応により
第２の絶縁膜を堆積する第２の工程を備えてなる半導体
装置の製造方法。
（２）第２の工程が、有機オキシシランとオゾンの熱分
解反応か、有機オキシシランと酸素のプラズマ生成によ
るプラズマ分解反応のうちの少なくともどちらかの反応
か、または前記２反応のくり返しによって絶縁膜を堆積
する工程である特許請求の範囲第１項に記載の半導体装
置の製造方法。
（３）熱分解反応あるいはプラズマ分解反応による絶縁
膜を堆積する工程の後に、前記絶縁膜をエッチングする
エッチング工程又は前記絶縁膜を堆積する工程と前記エ
ッチング工程のくり返しによりなる工程が設けられてい
る特許請求の範囲第２項に記載の半導体装置の製造方法
。
（４）第２の絶縁膜を堆積する第２の工程の後に、半導
体基板凸部上の前記第１及び第２の絶縁膜あるいは前記
第２の絶縁膜をエッチングする工程を設けてなる特許請
求の範囲第１項から第３項のうちのいずれかに記載の半
導体装置の製造方法。
（５）第１の絶縁膜を堆積する第１の工程において、少
なくともＳｉＨ＿４、Ｓｉ＿２Ｈ＿６、またはＳｉ＿３
Ｈ＿８のうち１つ以上のガスとＨ＿２ＯまたはＮＯのど
ちらか、あるいはそれらの混合ガスとを含む原料ガスに
光を照射して絶縁膜を堆積する特許請求の範囲第１項か
ら第４項のいずれかに記載の半導体装置の製造方法。