KR100329736B1 - 층간 절연막 형성 방법 - Google Patents

층간 절연막 형성 방법 Download PDF

Info

Publication number
KR100329736B1
KR100329736B1 KR1019950039628A KR19950039628A KR100329736B1 KR 100329736 B1 KR100329736 B1 KR 100329736B1 KR 1019950039628 A KR1019950039628 A KR 1019950039628A KR 19950039628 A KR19950039628 A KR 19950039628A KR 100329736 B1 KR100329736 B1 KR 100329736B1
Authority
KR
South Korea
Prior art keywords
film
sio
pecvd
forming
sio2 layer
Prior art date
Application number
KR1019950039628A
Other languages
English (en)
Other versions
KR970030480A (ko
Inventor
정창원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950039628A priority Critical patent/KR100329736B1/ko
Publication of KR970030480A publication Critical patent/KR970030480A/ko
Application granted granted Critical
Publication of KR100329736B1 publication Critical patent/KR100329736B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

본 발명은 제1 PECVD계 SiO2막(2), LPCVD계 SiO2막(3) 및 제2 PECVD계 SiO2막(4)으로 이루어지는 층간절연막 형성방법에 관한 것으로, 홀에서 층덮힘이 우수하며, 수분에 의한 수분을 적게 함유하여 금속막의 부식을 방지하는 효과가 있다.

Description

층간절연막 형성 방법
본 발명은 반도체 소자 제조 공정중에서 층간절연막 형성 방법에 관한 것이다.
반도체 제조 공정중 비아홀(Via-Hole) 또는 콘택홀의 충분한 덮힘(Gap-filling)을 이루기 위하여 TEOS계 O3가스를 이용한 ECR(Electro Cyclotron Resonance) 방법 또는 SOG(Spin On Glass)를 사용하는 방법이 주로 이용도어 왔으나, 반도체 소자가 점차 고집적화 되어감에 따라 층간절연막의 평탄화를 이루기가어렵고 따라서 선폭이 0.5㎛ 이하로 미세한 홀에서는 홀의 덮힘이 제대로 이루어지지 않게 된다.
또한, 금속 층간절연막인 경우 층간절연막에 의한 수분으로 인하여 비아홀에서 금속막이 부식되는 문제점이 발생한다.
따라서, 본 발명의 목적은 홀에서 층덮힘이 우수하도록 높은 평탄화를 가지며, 수분을 적게 함유하여 금속막의 부식을 방지하는 층간절연막 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 소정 공정이 완료된 기판 상에 SiH4와 N2O 가스를 사용한 PECVD(Placma Enhanced Chemical vaper deposition) 방법으로 제1 SiO2막을 형성하는 단계; 상기 제1 SiO2막 상에 SiH4와 H2O2가스를 사용한 LPCVD(Low Pressure Chemical Vapor Deposition) 방법으로 제2 SiO2막을 형성하는 단계; 상기 제2 SiO2막 상에 SiH4와 N2O 가스를 사용한 PECVD 방법으로 제3 SiO2막을 형성하는 단계; N2분위기에서 450±50℃의 온도로 베이킹을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제 1 도는 본 발명의 실시예에 따라 금속배선 형성이 완료된 상태의 단면도로서, 도면에서 1은 하부 알루미늄합금막, 2는 제1 PECVD계 SiO2막, 3은 LPCVD계SiO2막, 4는 제2 PECVD게 SiO2막, 5는 상부 알루미늄 합금막을 각각 나타낸다.
도면에서 본 발명에 의한 층간절연막은 제1 PECVD계 SiO2막(2), LPCVD계 SiO2막(3) 및 제 2 PECVD계 SiO2막(4)으로 구성되며 각각의 형성은 하기의 설명과 같다.
먼저, 하부 알루미늄합금막(1) 상에 제1 PECVD계 SiO2막(2)을 형성하는데, 반응 가스로서는 SiH4(Silane)과 N2O 가스를 사용하며 증착온도는 400±50℃, 증착전원(Power)은 대략 380KHz(RT Power)로 한다. 이러한 방법에 증착된 SiO2막은 하부의 하부 알루미늄합금막(1)과 상부의 LPCVD계 SiO2막(3)의 접합성(adhesion)이 우수한 특성을 갖는다.
이어서, LPCVD계 SiO2막(3)을 형성하는데, SiH4(Silane) 가스와 Hydrogen Peroxide(H2O2) 가스를 약 1mTorr의 압력과 0~50℃의 온도범위에서 반응시켜 형성한다.
[SiH4+H2O2] 산화는 열적으로 안정한 반응으로서 초기반응은 아래 식(1)과 같다.
Si(OH)4는 유동성을 가진 비정질실리콘산화막(Amorphous Silicon Oxide)으로서 바로 식(2)와 같이 반응하여 폴리머화(polymerization) 된다.
폴리머화는 천천히 진행되지만 차후에 증착되는 제2 PECVD SiO2막(4)의 형성시 온도가 400±50℃까지 올라가게 되는데, 이때 급격히 고체화되며 반응식은 식(3)과 같다.
상기와 같이 [SiH4+H2O2] 가스에 의한 산화막 형성은 홀의 매움 특성이 우수하며, [Si-H] 결합과 [-OH] 결합이 매우 낮아 수분 함유가 적기 때문에 금속막 부식의 문제점을 해결할 수 있다.
이어서, 제2 PECVD계 SiO2막(4)을 형성하는데, 제2 PECVD계 SiO2막(4)은 제1 PECVD계 SiO2막(2)과 동일한 조건으로 증착하며, 이때 증착온도 역시 400±50℃로서 하부의 LPCVD계 SiO2막(3)막에 포함된 잔여 수분이 앞서 설명한 식(3)에 나타난 바와 같이 상당량이 제거된다.
즉, 최종 제2 PECVD계 SiO2막(4) 형성시 LPCVD계 SiO2막(3)에 포함된 [OH]기를 더욱 감소시키며 층간절연막 평탄막의 크랙(Crack) 저항을 개선시킨다.
이상과 같이, 제1 PECVD계 SiO2막(2), LPCVD계 SiO2막(3) 및 제 2 PECVD계 SiO2막(4)으로 이루어진 층간절연막 증착후에, 최종적으로 베이킹(Baking)을 실시하는데, 베이킹은 N2분위기에서 450±50℃의 온도로 약 30분간 실시한다. 이때, [-OH]기는 완전하게 제거되어 균일한 비정질 실리콘 산화막(Amorphous silicon oxide film)이 형성된다.
본 발명은 집적도가 0.5㎛이하인 디자인 룰을 반도체 소자 제조 공정에 적용할 수 있으며, 수분에 의한 부식으로 발생하는 접촉저항 불량을 억제하며, 평탄성을 우수하게 유지하여 단자(Topology)에 의한 금속배선막을 보다 정밀하고 균일하게 형성(Define)하여 전기적 특성을 개선할 수 있는 효과가 있다.
제 1 도는 본 발명의 바람직한 실시예에 따라 금속배선 형성이 완료된 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1: 하부 알루미늄합금막 2: 제1 PECVD계 SiO2막
3: LPCVD계 SiO2막 4: 제2 PECVD계 SiO2막
5: 상부 알루미늄 합금막

Claims (6)

  1. 층간절연막 형성 방법에 있어서,
    소정 공정이 완료된 기판 상에 SiH4와 N2O 가스를 사용한 PECVD 방법으로 제1 SiO2막을 형성하는 단계;
    상기 제1 SiO2막 상에 SiH4와 H2O2가스를 사용한 LPCVD 방법으로 제2 SiO2막을 형성하는 단계;
    상기 제2 SiO2막 상에 SiH4와 N2O 가스를 사용한 PECVD 방법으로 제3 SiO2막을 형성하는 단계; 및
    N2분위기에서 450±50℃의 온도로 베이킹을 실시하는 단계를 포함하여 이루어지는 것을 특징을 하는 층간절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 금속층간에 형성되는 것을 특징으로 하는 층간절연막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 및 제3 SiO2막은 400±50℃의 온도에서 형성되는 것을 특징으로 하는 층간절연막 형성방법.
  4. 제 3 항에 있어서,
    상기 제1 및 제3 SiO2막은 실질적인 380KHz의 RF 전원에서 형성되는 것을 특징으로 하는 층간절연막 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 SiO2막은 0~50℃의 온도에서 형성되는 것을 특징으로 하는 층간절연막 형성 방법.
  6. 제 5 항에 있어서,
    상기 제2 SiO2막은 실질적인 1 mTorr의 압력에서 형성되는 것을 특징으로 하는 층간절연막 형성 방법.
KR1019950039628A 1995-11-03 1995-11-03 층간 절연막 형성 방법 KR100329736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039628A KR100329736B1 (ko) 1995-11-03 1995-11-03 층간 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039628A KR100329736B1 (ko) 1995-11-03 1995-11-03 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR970030480A KR970030480A (ko) 1997-06-26
KR100329736B1 true KR100329736B1 (ko) 2002-10-18

Family

ID=37479169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039628A KR100329736B1 (ko) 1995-11-03 1995-11-03 층간 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100329736B1 (ko)

Also Published As

Publication number Publication date
KR970030480A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
EP1182275B1 (en) Method of forming an interlayer insulating film
KR100206630B1 (ko) 반도체장치의 제조방법
US5721156A (en) Method of manufacturing a semiconductor device with a planarized integrated circuit
KR0159177B1 (ko) 절연막을 가지는 반도체 장치의 제조방법
KR100372216B1 (ko) O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물
US7705431B1 (en) Method of improving adhesion between two dielectric films
US20010004550A1 (en) Damascene-type interconnection structure and its production process
US4305974A (en) Method of manufacturing a semiconductor device
KR100430114B1 (ko) 층간 절연막 형성 방법 및 반도체 장치
US5635425A (en) In-situ N2 plasma treatment for PE TEOS oxide deposition
KR100329736B1 (ko) 층간 절연막 형성 방법
JPH06163523A (ja) 半導体装置の製造方法
JPH01185945A (ja) 半導体装置の製造方法
JP2000183051A (ja) 半導体装置の製造方法及び半導体装置
KR0149468B1 (ko) 반도체 장치의 제조방법
KR20080062528A (ko) 반도체 소자의 제조방법
JPH05291415A (ja) 半導体装置の製造方法
KR100476371B1 (ko) 금속층간의평탄화절연막형성방법
JP2629587B2 (ja) 半導体装置の製造方法
US20030077917A1 (en) Method of fabricating a void-free barrier layer
KR100197766B1 (ko) 반도체장치의 제조방법
KR20000029182A (ko) 반도체장치의 제조방법
JP2908200B2 (ja) 半導体装置の製造方法
KR19990009557A (ko) 배선 형성 방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee