JPH05291415A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05291415A JPH05291415A JP8571092A JP8571092A JPH05291415A JP H05291415 A JPH05291415 A JP H05291415A JP 8571092 A JP8571092 A JP 8571092A JP 8571092 A JP8571092 A JP 8571092A JP H05291415 A JPH05291415 A JP H05291415A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- film
- ozone
- teos film
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 有機シランオゾン系酸化膜堆積後、アルミ配
線間のボイド発生を防ぎ、微細な多層配線の層間膜形成
を可能にする。 【構成】 配線３上に形成した０．４μｍのプラズマテ
オス膜４を温度４５０℃、Ｎ2 雰囲気中、３０分で熱処
理し、さらに、そのプラズマテオス膜５の表面をＮ2 プ
ラズマ処理する。熱処理を行なった後にＮ2 プラズマ処
理を行なうことで、狭いアルミ間スペースのプラズマテ
オス膜６の側壁部が十分に改善される。さらに、オゾン
テオス膜７をプラズマテオス膜６の上に０．８μｍ堆積
させても、ボイドの発生がなく、０．５μｍの狭いアル
ミ間スペースを埋め込むことができる。
線間のボイド発生を防ぎ、微細な多層配線の層間膜形成
を可能にする。 【構成】 配線３上に形成した０．４μｍのプラズマテ
オス膜４を温度４５０℃、Ｎ2 雰囲気中、３０分で熱処
理し、さらに、そのプラズマテオス膜５の表面をＮ2 プ
ラズマ処理する。熱処理を行なった後にＮ2 プラズマ処
理を行なうことで、狭いアルミ間スペースのプラズマテ
オス膜６の側壁部が十分に改善される。さらに、オゾン
テオス膜７をプラズマテオス膜６の上に０．８μｍ堆積
させても、ボイドの発生がなく、０．５μｍの狭いアル
ミ間スペースを埋め込むことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、多層配線の層間絶縁膜の形成方法に関す
る。
に関し、特に、多層配線の層間絶縁膜の形成方法に関す
る。
【０００２】
【従来の技術】一般に、この種の半導体装置の製造方法
は、有機シラン系プラズマ化学気相成長法を用いて有機
シラン系プラズマ酸化膜を形成する工程と、有機シラン
−オゾン系常圧ＣＶＤ法を用いて有機シランオゾン系酸
化膜を形成する工程と、をこの順序で含む。従来の半導
体装置の製造方法は、有機シラン系プラズマ酸化膜を形
成する工程と有機シランオゾン系酸化膜を形成する工程
との間に、有機シラン系プラズマ酸化膜の表面をＮ2 プ
ラズマ処理する工程を含んでいた。それは、アイ・イー
・イー・イー ヴイ・エム・アイ・シー コンファレン
ス（ＩＥＥＥ ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃｅ）の頁
４４５〜４４７、６月、１１−１２、（１９９１年）に
記載されている。
は、有機シラン系プラズマ化学気相成長法を用いて有機
シラン系プラズマ酸化膜を形成する工程と、有機シラン
−オゾン系常圧ＣＶＤ法を用いて有機シランオゾン系酸
化膜を形成する工程と、をこの順序で含む。従来の半導
体装置の製造方法は、有機シラン系プラズマ酸化膜を形
成する工程と有機シランオゾン系酸化膜を形成する工程
との間に、有機シラン系プラズマ酸化膜の表面をＮ2 プ
ラズマ処理する工程を含んでいた。それは、アイ・イー
・イー・イー ヴイ・エム・アイ・シー コンファレン
ス（ＩＥＥＥ ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃｅ）の頁
４４５〜４４７、６月、１１−１２、（１９９１年）に
記載されている。
【０００３】以下、図２を参照して、その内容を含む層
間絶縁膜の平坦化方法について説明する。
間絶縁膜の平坦化方法について説明する。
【０００４】まず、図２（ａ）に示されるように、基板
１１の上に配線下絶縁膜１２としてＢＰＳＧ（ホウ素−
リンケイ酸ガラス）膜を形成し、熱処理し、高さ１μｍ
の銅・シリコン含有アルミ配線１３を形成した。次に、
ケイ酸エチル（Ｓｉ（ＯＣ2Ｈ5 ）4 ：以下ＴＥＯＳと
呼ぶ）を原料とするプラズマ化学気相成長法を用いて、
シリコン酸化膜（以下、プラズマテオス膜という）１４
を０．４μｍ形成する。
１１の上に配線下絶縁膜１２としてＢＰＳＧ（ホウ素−
リンケイ酸ガラス）膜を形成し、熱処理し、高さ１μｍ
の銅・シリコン含有アルミ配線１３を形成した。次に、
ケイ酸エチル（Ｓｉ（ＯＣ2Ｈ5 ）4 ：以下ＴＥＯＳと
呼ぶ）を原料とするプラズマ化学気相成長法を用いて、
シリコン酸化膜（以下、プラズマテオス膜という）１４
を０．４μｍ形成する。
【０００５】さらに、図２（ｂ）に示されるように、枚
葉式プラズマＣＶＤ装置を用いて、温度４００℃、圧力
１．０ｔｏｒｒ、周波数５０Ｈｚ、Ｎ2 流量１０００ｓ
ｃｃｍの条件でプラズマテオス膜１４の表面をＮ2 プラ
ズマ処理して、プラズマテオス膜１５を得る。
葉式プラズマＣＶＤ装置を用いて、温度４００℃、圧力
１．０ｔｏｒｒ、周波数５０Ｈｚ、Ｎ2 流量１０００ｓ
ｃｃｍの条件でプラズマテオス膜１４の表面をＮ2 プラ
ズマ処理して、プラズマテオス膜１５を得る。
【０００６】その後、図２（ｃ）に示されるように、Ｔ
ＥＯＳを原料とするオゾン常圧気相成長法を用いて、シ
リコン膜（以下、オゾンテオス膜という）１７を１μｍ
形成する。
ＥＯＳを原料とするオゾン常圧気相成長法を用いて、シ
リコン膜（以下、オゾンテオス膜という）１７を１μｍ
形成する。
【０００７】この従来例では、図２（ｃ）に示されるよ
うに、０．６μｍ以下のアルミ間スペースでは、ボイド
が発生する。
うに、０．６μｍ以下のアルミ間スペースでは、ボイド
が発生する。
【０００８】次に、図２（ｄ）に示されるように、スピ
ン塗布法を用いて有機シリカ膜１８を約０．８μｍ形成
する。
ン塗布法を用いて有機シリカ膜１８を約０．８μｍ形成
する。
【０００９】さらに、図２（ｅ）に示されるように、平
行平板型バッチ式反応性イオンエッチング装置を用い
て、オゾンテオス膜１７と有機シリカ膜１８のエッチン
グレートがほぼ等しくなるような条件で、約１μｍエッ
チバックを行って、表面の平坦なオゾンテオス膜１９を
得る。
行平板型バッチ式反応性イオンエッチング装置を用い
て、オゾンテオス膜１７と有機シリカ膜１８のエッチン
グレートがほぼ等しくなるような条件で、約１μｍエッ
チバックを行って、表面の平坦なオゾンテオス膜１９を
得る。
【００１０】そして、図２（ｆ）に示されるように、プ
ラズマテオス膜２０を０．５μｍ形成した。
ラズマテオス膜２０を０．５μｍ形成した。
【００１１】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、図２（ｃ）〜（ｆ）に示すよう
に、Ｎ2 プラズマ処理後の膜厚０．４μｍプラズマテオ
ス膜１４の上にオゾンテオス膜１７を０．８μｍ堆積せ
ると、０．６μｍ以下のアルミ配線間にボイド１６が発
生するという問題点があった。
装置の製造方法では、図２（ｃ）〜（ｆ）に示すよう
に、Ｎ2 プラズマ処理後の膜厚０．４μｍプラズマテオ
ス膜１４の上にオゾンテオス膜１７を０．８μｍ堆積せ
ると、０．６μｍ以下のアルミ配線間にボイド１６が発
生するという問題点があった。
【００１２】この理由としては、アルミ配線上のプラズ
マテオス膜はＮ2 プラズマ処理で十分改善されるが、ア
ルミ配線の側壁のプラズマテオス膜はＮ2 プラズマ処理
の効果が十分届かず、あまり改善されないためであると
考えらえる。
マテオス膜はＮ2 プラズマ処理で十分改善されるが、ア
ルミ配線の側壁のプラズマテオス膜はＮ2 プラズマ処理
の効果が十分届かず、あまり改善されないためであると
考えらえる。
【００１３】したがって、本発明の目的は、有機シラン
オゾン系酸化膜堆積後、アルミ配線間のボイド発生を防
ぎ、微細な多層配線の層間膜形成を可能にする半導体装
置の製造方法を提供することにある。
オゾン系酸化膜堆積後、アルミ配線間のボイド発生を防
ぎ、微細な多層配線の層間膜形成を可能にする半導体装
置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、有機シラン系プラズマ化学気相成長方を用い
て有機シラン系プラズマ酸化膜を形成する工程と、有機
シラン−オゾン系常圧ＣＶＤ法を用いて有機シランオゾ
ン系酸化膜を形成する工程との間に、熱処理を行う工程
と、窒素プラズマ処理を用いて有機シラン系プラズマ酸
化膜の表面をプラズマ処理する工程と、を含んでいる。
造方法は、有機シラン系プラズマ化学気相成長方を用い
て有機シラン系プラズマ酸化膜を形成する工程と、有機
シラン−オゾン系常圧ＣＶＤ法を用いて有機シランオゾ
ン系酸化膜を形成する工程との間に、熱処理を行う工程
と、窒素プラズマ処理を用いて有機シラン系プラズマ酸
化膜の表面をプラズマ処理する工程と、を含んでいる。
【００１５】
【作用】この熱処理を行なうことで、有機シラン系プラ
ズマ酸化膜の狭いスペースの側壁部の改善が十分に行わ
れる。
ズマ酸化膜の狭いスペースの側壁部の改善が十分に行わ
れる。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１７】図１は本発明の一実施例による半導体装置
の製造方法を示す縦断面図である。
の製造方法を示す縦断面図である。
【００１８】本実施例では、図１（ａ）に示されるよう
に、シリコン基板１の上に常圧気相成長装置を用いてＢ
ＰＳＧ膜０．５μｍを形成したのち、温度９００℃、Ｎ
2 雰囲気中、３０分の熱処理を施し、配線下絶縁膜２を
形成した。次に、１μｍ厚の銅・シリコン含有アルミニ
ウム膜をスパッタリング法を用いて形成し、通常の微細
加工技術を用いて、アルミ配線３を形成した。そのの
ち、平行平板型枚葉式プラズマ化学気相成長装置を用い
て、基板温度３７５℃、圧力１．０ｔｏｒｒ、１３．５
６ＭＨｚ高周波電力２Ｗ／ｃｍ2 の条件で、ＴＥＯＳと
酸素ガスを用いて、０．４μｍのプラズマテオス膜４を
形成した。
に、シリコン基板１の上に常圧気相成長装置を用いてＢ
ＰＳＧ膜０．５μｍを形成したのち、温度９００℃、Ｎ
2 雰囲気中、３０分の熱処理を施し、配線下絶縁膜２を
形成した。次に、１μｍ厚の銅・シリコン含有アルミニ
ウム膜をスパッタリング法を用いて形成し、通常の微細
加工技術を用いて、アルミ配線３を形成した。そのの
ち、平行平板型枚葉式プラズマ化学気相成長装置を用い
て、基板温度３７５℃、圧力１．０ｔｏｒｒ、１３．５
６ＭＨｚ高周波電力２Ｗ／ｃｍ2 の条件で、ＴＥＯＳと
酸素ガスを用いて、０．４μｍのプラズマテオス膜４を
形成した。
【００１９】ここで、本実施例では、図１（ｂ）に示さ
れるように、温度４５０℃、Ｎ2 雰囲気中、３０分で熱
処理を行って、プラズマテオス膜５を得た。
れるように、温度４５０℃、Ｎ2 雰囲気中、３０分で熱
処理を行って、プラズマテオス膜５を得た。
【００２０】さらに、図１（ｃ）に示されるように、枚
葉式プラズマＣＶＤ装置を用いて、温度４００℃、圧力
１．０ｔｏｒｒ、周波数５０ｋＨｚ、Ｎ2 流量１０００
ｓｃｃｍの条件で、プラズマテオス膜５の表面をＮ2 プ
ラズマ処理して、プラズマテオス膜６を得た。
葉式プラズマＣＶＤ装置を用いて、温度４００℃、圧力
１．０ｔｏｒｒ、周波数５０ｋＨｚ、Ｎ2 流量１０００
ｓｃｃｍの条件で、プラズマテオス膜５の表面をＮ2 プ
ラズマ処理して、プラズマテオス膜６を得た。
【００２１】次に、図１（ｄ）に示されるように，平行
平板型枚葉式常圧気相成長装置を用いて、基板温度４０
０℃、ＴＥＯＳ流量５０ｓｃｃｍ、オゾン流量４００ｓ
ｃｃｍの条件で、オゾンテオス膜７を０．８μｍ形成し
た。
平板型枚葉式常圧気相成長装置を用いて、基板温度４０
０℃、ＴＥＯＳ流量５０ｓｃｃｍ、オゾン流量４００ｓ
ｃｃｍの条件で、オゾンテオス膜７を０．８μｍ形成し
た。
【００２２】本実施例では、アルミ間スペース０．５μ
ｍにおいてもボイドの発生なく、オゾンテオス膜７を埋
め込むことができた。
ｍにおいてもボイドの発生なく、オゾンテオス膜７を埋
め込むことができた。
【００２３】さらに、図１（ｅ）に示されるように、有
機シリカ膜８をスピン塗布法により約１μｍ形成した。
機シリカ膜８をスピン塗布法により約１μｍ形成した。
【００２４】しかるのち、図１（ｆ）に示されるよう
に、平行平板型バッチ式反応性イオンエッチング装置を
用いて、ＣＦ4 ガス流量１００ｓｃｃｍ、Ｏ2 ガス流量
１５ｓｃｃｍ、圧力０．１ｔｏｒｒ、１３．５６ＭＨｚ
高周波電力０．３Ｗ／ｃｍ2 の条件で、有機シリカ膜８
を完全に除去し、オゾンテオス膜７をエッチバックし
て、表面の平坦なオゾンテオス膜９を得た。
に、平行平板型バッチ式反応性イオンエッチング装置を
用いて、ＣＦ4 ガス流量１００ｓｃｃｍ、Ｏ2 ガス流量
１５ｓｃｃｍ、圧力０．１ｔｏｒｒ、１３．５６ＭＨｚ
高周波電力０．３Ｗ／ｃｍ2 の条件で、有機シリカ膜８
を完全に除去し、オゾンテオス膜７をエッチバックし
て、表面の平坦なオゾンテオス膜９を得た。
【００２５】最後に、図１（ｇ）に示されるように、再
びプラズマテオス膜１０を０．５μｍ形成した。
びプラズマテオス膜１０を０．５μｍ形成した。
【００２６】本実施例によれば、プラズマテオス膜４を
形成する工程と、プラズマテオス膜５の表面をＮ2 プラ
ズマ処理する工程との間に、温度４５０℃、Ｎ2 雰囲気
中、３０分で熱処理を行う工程が加えられている。
形成する工程と、プラズマテオス膜５の表面をＮ2 プラ
ズマ処理する工程との間に、温度４５０℃、Ｎ2 雰囲気
中、３０分で熱処理を行う工程が加えられている。
【００２７】図３に、この熱処理の効果を、プラズマテ
オス膜の膜厚とアルミ間スペースの関係で示す。Ｎ2 プ
ラズマ処理のみの膜厚０．４μｍのプラズマテオス膜で
は、オゾンテオス膜０．８μｍ形成後、アルミ間スペー
スが０．６μｍ以下でボイドが発生していることを示し
ている。しかし、４５０℃、Ｎ2 雰囲気中、３０分で熱
処理後にＮ2 プラズマ処理を行った場合は、プラズマテ
オス膜の膜厚が０．４μｍでも、オゾンテオス膜０．８
μｍ形成後、アルミ間スペースが０．５μｍでボイドが
発生していないことを示している。
オス膜の膜厚とアルミ間スペースの関係で示す。Ｎ2 プ
ラズマ処理のみの膜厚０．４μｍのプラズマテオス膜で
は、オゾンテオス膜０．８μｍ形成後、アルミ間スペー
スが０．６μｍ以下でボイドが発生していることを示し
ている。しかし、４５０℃、Ｎ2 雰囲気中、３０分で熱
処理後にＮ2 プラズマ処理を行った場合は、プラズマテ
オス膜の膜厚が０．４μｍでも、オゾンテオス膜０．８
μｍ形成後、アルミ間スペースが０．５μｍでボイドが
発生していないことを示している。
【００２８】図４に０．５μｍのアルミ間スペース２６
で、本実施例の製造方法によって製造された半導体装置
の縦断面図を示す。基板２１の上に膜厚が０．４μｍの
プラズマテオス膜２４を堆積させ、温度４５０℃、Ｎ2
雰囲気中、３０分で熱処理後にＮ2 プラズマ処理を行っ
た場合は、ボイドの発生なくオゾンテオス膜２５を埋め
込むことができることを示している。
で、本実施例の製造方法によって製造された半導体装置
の縦断面図を示す。基板２１の上に膜厚が０．４μｍの
プラズマテオス膜２４を堆積させ、温度４５０℃、Ｎ2
雰囲気中、３０分で熱処理後にＮ2 プラズマ処理を行っ
た場合は、ボイドの発生なくオゾンテオス膜２５を埋め
込むことができることを示している。
【００２９】
【発明の効果】以上説明したように本発明は、有機シラ
ン系プラズマ酸化膜を形成したのち、熱処理を行い、Ｎ
2 プラズマ処理を行って、有機シランオゾン系酸化膜を
形成する工程を含んでいるので、膜厚０．４μｍの有機
シラン系プラズマ酸化膜堆積後に、温度４５０℃、Ｎ2
雰囲気中、３０分で熱処理を行い、Ｎ2 プラズマ処理を
行った場合は、膜厚０．４μｍの有機シラン系プラズマ
酸化膜でもアルミ間スペースが０．５μｍまでボイドの
発生なく、有機シランオゾン系酸化膜を埋め込むことが
できるという効果を有する。
ン系プラズマ酸化膜を形成したのち、熱処理を行い、Ｎ
2 プラズマ処理を行って、有機シランオゾン系酸化膜を
形成する工程を含んでいるので、膜厚０．４μｍの有機
シラン系プラズマ酸化膜堆積後に、温度４５０℃、Ｎ2
雰囲気中、３０分で熱処理を行い、Ｎ2 プラズマ処理を
行った場合は、膜厚０．４μｍの有機シラン系プラズマ
酸化膜でもアルミ間スペースが０．５μｍまでボイドの
発生なく、有機シランオゾン系酸化膜を埋め込むことが
できるという効果を有する。
【図１】本発明の一実施例による半導体装置の製造方法
を示す縦断面図である。
を示す縦断面図である。
【図２】従来の半導体装置の製造方法を示す縦断面図で
ある。
ある。
【図３】プラズマテオス膜の膜厚とアルミ間スペースの
関係を、ボイドの発生状況と共に示す図である。
関係を、ボイドの発生状況と共に示す図である。
【図４】本発明の実施例の製造方法によって製造され
た、アルミ間スペースが０．５μｍの、半導体装置を示
す縦断面図である。
た、アルミ間スペースが０．５μｍの、半導体装置を示
す縦断面図である。
１、１１、２１ 基板 ２、１２、２２ 配線下絶縁膜 ３、１３、２３ 配線 ４、１０、１４、２０、２４ プラズマテオス膜 ５ 熱処理後のプラズマテオス膜 ６、１５ Ｎ2 プラズマ処理後のプラズマテオス膜 ７、１７、２５ オゾンテオス膜 ８、１８ 有機シリカ膜 ９、１９ エッチバック後のオゾンテオス膜 １６ ボイド ２６ アルミ間スペース０．５μｍ
Claims (2)
- 【請求項１】 有機シラン系プラズマ化学気相成長法を
用いて有機シラン系プラズマ酸化膜を形成する工程と、
有機シラン−オゾン系常圧ＣＶＤ法を用いて有機シラン
オゾン系酸化膜を形成する工程と、をこの順序で含む半
導体装置の製造方法において、 前記有機シランオゾン系酸化膜を形成する前に、熱処理
を行なう工程と、窒素プラズマを用いて前記有機シラン
系プラズマ酸化膜の表面をプラズマ処理する工程と、を
含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記熱処理を行なう工程が、温度４５０
℃、窒素雰囲気中、３０分で熱処理を行うことを特徴と
する請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8571092A JPH05291415A (ja) | 1992-04-07 | 1992-04-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8571092A JPH05291415A (ja) | 1992-04-07 | 1992-04-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291415A true JPH05291415A (ja) | 1993-11-05 |
Family
ID=13866389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8571092A Withdrawn JPH05291415A (ja) | 1992-04-07 | 1992-04-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291415A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142578A (ja) * | 1993-11-15 | 1995-06-02 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07153840A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
| US5536681A (en) * | 1995-06-23 | 1996-07-16 | Taiwan Semiconductor Manufacturing Company | PE-OX/ozone-TEOS gap filling capability by selective N2 treatment on PE-OX |
| JP2007273686A (ja) * | 2006-03-31 | 2007-10-18 | Kawasaki Microelectronics Kk | 半導体装置の製造方法 |
| JP2017059729A (ja) * | 2015-09-17 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-04-07 JP JP8571092A patent/JPH05291415A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142578A (ja) * | 1993-11-15 | 1995-06-02 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07153840A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
| US5536681A (en) * | 1995-06-23 | 1996-07-16 | Taiwan Semiconductor Manufacturing Company | PE-OX/ozone-TEOS gap filling capability by selective N2 treatment on PE-OX |
| JP2007273686A (ja) * | 2006-03-31 | 2007-10-18 | Kawasaki Microelectronics Kk | 半導体装置の製造方法 |
| JP4597088B2 (ja) * | 2006-03-31 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2017059729A (ja) * | 2015-09-17 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6174808B1 (en) | Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS | |
| JP3492634B2 (ja) | 半導体ウェーハ上のギャップの充填方法 | |
| JPH08153784A (ja) | 半導体装置の製造方法 | |
| JP2505309B2 (ja) | 半導体ウェ―ハ上のホウ素リンケイ酸ガラス複合層の形成方法 | |
| JPH0936116A (ja) | 多層配線形成法 | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| US6143673A (en) | Method for forming gap filling silicon oxide intermetal dielectric (IMD) layer formed employing ozone-tEOS | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JP3123449B2 (ja) | 多層配線形成法 | |
| JP3004129B2 (ja) | 半導体装置の製造方法 | |
| JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| JPH05206110A (ja) | 半導体装置およびその製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP3254875B2 (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| EP1460685A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH07254590A (ja) | 半導体装置の製造方法 | |
| JPH0669200A (ja) | 半導体装置の製造方法 | |
| JPH08148481A (ja) | 絶縁薄膜の形成方法 | |
| KR19980038453A (ko) | 반도체 소자의 층간 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |