JP2629587B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2629587B2 JP2629587B2 JP32065693A JP32065693A JP2629587B2 JP 2629587 B2 JP2629587 B2 JP 2629587B2 JP 32065693 A JP32065693 A JP 32065693A JP 32065693 A JP32065693 A JP 32065693A JP 2629587 B2 JP2629587 B2 JP 2629587B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- plasma
- nitrogen
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に配線上に層間絶縁膜が形成された半導体装置
の製造方法に関する。
関し、特に配線上に層間絶縁膜が形成された半導体装置
の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の層間絶縁膜として
は、積層構造を有しているものがある。その製造工程で
は、表面荒れを防ぐために絶縁膜表面をプラズマ処理
し、さらに平坦性を得るために絶縁膜の一部をエッチバ
ックしていた。
は、積層構造を有しているものがある。その製造工程で
は、表面荒れを防ぐために絶縁膜表面をプラズマ処理
し、さらに平坦性を得るために絶縁膜の一部をエッチバ
ックしていた。
【０００３】図５（ａ）〜（ｃ）、図６（ａ）〜（ｃ）
は従来の半導体装置の製造方法の製造工程を順に示した
断面図である。
は従来の半導体装置の製造方法の製造工程を順に示した
断面図である。
【０００４】まず、図５（ａ）に示すように、シリコン
基板９の上に配線下絶縁膜であるＢＰＳＧ膜を堆積して
熱処理し、絶縁膜１０を形成し、絶縁膜１０の上に銅、
シリコンを含有するアルミニウム膜を１μｍの厚さに堆
積してパターニングし、配線１１を形成する。次に、配
線１１を含む表面に、ケイ酸エチル（Ｓｉ（ＯＣ
2 Ｈ5 ）4 ：以下、ＴＥＯＳと記す）を原料とするプラ
ズマ化学気相成長（ＣＶＤ）法を用いた酸化シリコン膜
（以下、プラズマテオス膜と記す）１２を０．４μｍの
厚さに堆積する。
基板９の上に配線下絶縁膜であるＢＰＳＧ膜を堆積して
熱処理し、絶縁膜１０を形成し、絶縁膜１０の上に銅、
シリコンを含有するアルミニウム膜を１μｍの厚さに堆
積してパターニングし、配線１１を形成する。次に、配
線１１を含む表面に、ケイ酸エチル（Ｓｉ（ＯＣ
2 Ｈ5 ）4 ：以下、ＴＥＯＳと記す）を原料とするプラ
ズマ化学気相成長（ＣＶＤ）法を用いた酸化シリコン膜
（以下、プラズマテオス膜と記す）１２を０．４μｍの
厚さに堆積する。
【０００５】次に、図５（ｂ）に示すように、プラズマ
テオス膜１２の表面に、ＲＦ周波数１３．５６ＭＨｚ、
パワー２００Ｗ、圧力１．０ｔｏｒｒの条件で、１分間
Ｎ2プラズマ処理を施して、Ｎ2 プラズマ処理したプラ
ズマ酸化膜１３にする（参考文献：Ｊ．Ｅｌｅｃｔｒｏ
ｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ，１３９，Ｎｏ．６，Ｊｕ
ｎｅ １９９２）。
テオス膜１２の表面に、ＲＦ周波数１３．５６ＭＨｚ、
パワー２００Ｗ、圧力１．０ｔｏｒｒの条件で、１分間
Ｎ2プラズマ処理を施して、Ｎ2 プラズマ処理したプラ
ズマ酸化膜１３にする（参考文献：Ｊ．Ｅｌｅｃｔｒｏ
ｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ，１３９，Ｎｏ．６，Ｊｕ
ｎｅ １９９２）。
【０００６】次に、図５（ｃ）に示すように、ＴＥＯＳ
を原料とするオゾン常圧気相成長法を用いた酸化シリコ
ン膜（以下、オゾンテオス膜と記す）１４を０．８μｍ
の厚さに堆積する。
を原料とするオゾン常圧気相成長法を用いた酸化シリコ
ン膜（以下、オゾンテオス膜と記す）１４を０．８μｍ
の厚さに堆積する。
【０００７】さらに、図６（ａ）に示すように、オゾン
テオス膜１４の上にスピン塗布法を用いて有機シラカ膜
１５を約１μｍの厚さに形成して、表面を平坦化する。
テオス膜１４の上にスピン塗布法を用いて有機シラカ膜
１５を約１μｍの厚さに形成して、表面を平坦化する。
【０００８】次に、図６（ｂ）に示すように、平行平板
型バッチ式反応性イオンエッチング装置を用いて、オゾ
ンテオス膜１４と有機シリカ膜１５のエッチングレート
ほぼ等しくなるような条件で全面をエッチバックし、表
面を平坦化したオゾンテオス膜１６を形成する。最後
に、図６（ｃ）に示すように、オゾンテオス膜１６の上
にプラズマテオス膜１７を０．４μｍの厚さに堆積す
る。
型バッチ式反応性イオンエッチング装置を用いて、オゾ
ンテオス膜１４と有機シリカ膜１５のエッチングレート
ほぼ等しくなるような条件で全面をエッチバックし、表
面を平坦化したオゾンテオス膜１６を形成する。最後
に、図６（ｃ）に示すように、オゾンテオス膜１６の上
にプラズマテオス膜１７を０．４μｍの厚さに堆積す
る。
【０００９】
【発明が解決しようとする課題】この従来の半導体装置
及びその製造方法では、プラズマテオス膜１２の表面を
Ｎ2 プラズマ処理することで、オゾンテオス膜１４の表
面荒れを抑止できるが、Ｎ2 プラズマ処理を加えること
でプロセスが長くなるという問題点があり、また、Ｎ2
プラズマ処理条件のマージンが小さく、プロセス安定性
が悪いという問題点があった。
及びその製造方法では、プラズマテオス膜１２の表面を
Ｎ2 プラズマ処理することで、オゾンテオス膜１４の表
面荒れを抑止できるが、Ｎ2 プラズマ処理を加えること
でプロセスが長くなるという問題点があり、また、Ｎ2
プラズマ処理条件のマージンが小さく、プロセス安定性
が悪いという問題点があった。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に選択的に設けた配線を含む表
面に、有機シラン系プラズマＣＶＤ法により窒素（Ｎ）
含有酸化シリコン膜を形成する工程と、前記窒素（Ｎ）
含有酸化シリコン膜の上に有機シラン・オゾン系ＣＶＤ
法により酸化シリコン膜を形成する工程と、前記酸化シ
リコン膜の上にシリカ膜を塗布した後、前記シリカ膜の
全部と前記酸化シリコン膜の表面をエッチバックして平
坦化する工程とを含むことを特徴としている。
造方法は、半導体基板上に選択的に設けた配線を含む表
面に、有機シラン系プラズマＣＶＤ法により窒素（Ｎ）
含有酸化シリコン膜を形成する工程と、前記窒素（Ｎ）
含有酸化シリコン膜の上に有機シラン・オゾン系ＣＶＤ
法により酸化シリコン膜を形成する工程と、前記酸化シ
リコン膜の上にシリカ膜を塗布した後、前記シリカ膜の
全部と前記酸化シリコン膜の表面をエッチバックして平
坦化する工程とを含むことを特徴としている。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１（ａ）〜（ｃ）、図２（ａ）〜（ｂ）
は、本発明の一実施例を説明するための、工程順に示し
た半導体装置の断面図である。
は、本発明の一実施例を説明するための、工程順に示し
た半導体装置の断面図である。
【００１３】図１（ａ）に示すように、シリコン基板上
１の上に、常圧気相成長法によりＢＰＳＧ膜を０．５μ
ｍの厚さに堆積した後、９００℃の窒素ガス雰囲気中で
３０分間の熱処理を行い配線下絶縁膜２を形成する。次
に、配線下絶縁膜２の上に、銅及びシリコンを含有する
アルミニウム膜をスパッタリング法により１μｍの厚さ
で堆積して、パターニングし、配線３を形成する。次
に、配線３を含む表面に平行平板型枚葉式プラズマ化学
気相成長装置を用いて、窒素（Ｎ）含有プラズマテテオ
ス膜４を形成する。
１の上に、常圧気相成長法によりＢＰＳＧ膜を０．５μ
ｍの厚さに堆積した後、９００℃の窒素ガス雰囲気中で
３０分間の熱処理を行い配線下絶縁膜２を形成する。次
に、配線下絶縁膜２の上に、銅及びシリコンを含有する
アルミニウム膜をスパッタリング法により１μｍの厚さ
で堆積して、パターニングし、配線３を形成する。次
に、配線３を含む表面に平行平板型枚葉式プラズマ化学
気相成長装置を用いて、窒素（Ｎ）含有プラズマテテオ
ス膜４を形成する。
【００１４】ここで、窒素（Ｎ）含有プラズマテオス膜
４の形成方法として２つの実施例を説明する。ここで、
ＨｅはＴＥＯＳのキャリアガスである。
４の形成方法として２つの実施例を説明する。ここで、
ＨｅはＴＥＯＳのキャリアガスである。
【００１５】 １）ＴＥＯＳ／Ｈｅ−Ｏ2 −Ｎ2 ガス系の場合 ＴＥＯＳ流量：１００ｓｃｃｍ ＲＦパワー：６００
Ｗ Ｏ2 流量 ：６００ｓｃｃｍ 温度 ：４００
℃ Ｎ2 流量 ：３２０〜１２５０ｓｃｃｍ圧力：４．０
ｔｏｒｒ Ｎ2 流量３２０〜１２５０ｓｃｃｍの条件で、屈折率が
１．４５〜１．４９ の範囲にある絶縁膜が形成される。この屈折率はＣＶＤ
法で形成される酸化シリコン膜の範囲である。但し、Ｎ
が混入（ＳＩＭＳ分析）されているので、窒素（Ｎ）含
有プラズマテオス膜と呼ぶことにする。
Ｗ Ｏ2 流量 ：６００ｓｃｃｍ 温度 ：４００
℃ Ｎ2 流量 ：３２０〜１２５０ｓｃｃｍ圧力：４．０
ｔｏｒｒ Ｎ2 流量３２０〜１２５０ｓｃｃｍの条件で、屈折率が
１．４５〜１．４９ の範囲にある絶縁膜が形成される。この屈折率はＣＶＤ
法で形成される酸化シリコン膜の範囲である。但し、Ｎ
が混入（ＳＩＭＳ分析）されているので、窒素（Ｎ）含
有プラズマテオス膜と呼ぶことにする。
【００１６】 ２）ＴＥＯＳ／Ｈｅ−Ｎ2 Ｏガス系の場合 ＴＥＯＳ流量：１００ｓｃｃｍ ＲＦパワー：７００
Ｗ 温度 ：４００℃ 圧力 ：３．３
ｔｏｒｒ Ｎ2 Ｏ流量 ：６４０〜１１２０ｓｃｃｍ ＴＥＯＳ／Ｈｅ−Ｏ2 −Ｎ2 ガス系の場合と同様、屈折
率がＣＶＤ法で形成される酸化シリコン膜の範囲に入っ
ており、Ｎが混入（ＳＩＭＳ分析）されているので、窒
素（Ｎ）含有プラズマテオス膜と呼ぶ。
Ｗ 温度 ：４００℃ 圧力 ：３．３
ｔｏｒｒ Ｎ2 Ｏ流量 ：６４０〜１１２０ｓｃｃｍ ＴＥＯＳ／Ｈｅ−Ｏ2 −Ｎ2 ガス系の場合と同様、屈折
率がＣＶＤ法で形成される酸化シリコン膜の範囲に入っ
ており、Ｎが混入（ＳＩＭＳ分析）されているので、窒
素（Ｎ）含有プラズマテオス膜と呼ぶ。
【００１７】上記の条件で窒素（Ｎ）含有プラズマテオ
ス膜４を形成後、続いて、図１（ｂ）に示すように、平
行平板型枚葉式常圧気相成長装置を用い、基板温度４０
０℃、ＴＥＯＳ流量５０ＳＣＣＭ、オゾン流量４００Ｓ
ＣＣＭの条件で、厚さ０．８μｍのオゾンテオス膜５を
堆積する。
ス膜４を形成後、続いて、図１（ｂ）に示すように、平
行平板型枚葉式常圧気相成長装置を用い、基板温度４０
０℃、ＴＥＯＳ流量５０ＳＣＣＭ、オゾン流量４００Ｓ
ＣＣＭの条件で、厚さ０．８μｍのオゾンテオス膜５を
堆積する。
【００１８】さらに、図１（ｃ）に示すように、オゾン
テオス膜５の上にスピン塗布法により有機シリカ膜６を
約１μｍの厚さで形成する。
テオス膜５の上にスピン塗布法により有機シリカ膜６を
約１μｍの厚さで形成する。
【００１９】次に、図２（ａ）に示すように、平行平板
型バッチ式反応性イオンエッチング装置を用い、ＣＦ4
ガス流量１００ＳＣＣＭ、Ｏ2 ガス流量１５ＳＣＣＭ、
圧力０．１ｔｏｒｒ、周波数１３．５６ＭＨｚ、ならび
に高周波電力０．３Ｗ／ｃｍ2 の条件で、有機シリカ膜
６の全部及びオゾンテオス膜５の表面の一部をエッチバ
ックしてオゾンテオス膜５の表面を平坦化し、エッチバ
ックしたオゾンテオス膜７を得る。ここで、オゾンテオ
ス膜５のエッチングレートを有機シリカ膜６のエッチン
グレートとほぼ同じにするか、又はやや大きくする。
型バッチ式反応性イオンエッチング装置を用い、ＣＦ4
ガス流量１００ＳＣＣＭ、Ｏ2 ガス流量１５ＳＣＣＭ、
圧力０．１ｔｏｒｒ、周波数１３．５６ＭＨｚ、ならび
に高周波電力０．３Ｗ／ｃｍ2 の条件で、有機シリカ膜
６の全部及びオゾンテオス膜５の表面の一部をエッチバ
ックしてオゾンテオス膜５の表面を平坦化し、エッチバ
ックしたオゾンテオス膜７を得る。ここで、オゾンテオ
ス膜５のエッチングレートを有機シリカ膜６のエッチン
グレートとほぼ同じにするか、又はやや大きくする。
【００２０】最後に、図２（ｂ）に示すように、平坦化
されたオゾンテオス膜７の上にプラズマテオス膜を０．
４μｍの厚さで堆積する。
されたオゾンテオス膜７の上にプラズマテオス膜を０．
４μｍの厚さで堆積する。
【００２１】このようにプロセス工程を減らしても、オ
ゾンテオス膜５の表面荒れは、従来のＮ2 プラズマ処理
技術を用いて形成した場合と比べて、同程度以上に抑制
されている。
ゾンテオス膜５の表面荒れは、従来のＮ2 プラズマ処理
技術を用いて形成した場合と比べて、同程度以上に抑制
されている。
【００２２】図３にプラズマテオス膜全キャリアガス中
に占めるＮ2 Ｏ、Ｎ2 の割合に対するオゾンテオス膜の
表面有れの程度を示す。このグラフから明らかなように
窒素（Ｎ2 ）を用いた法が一酸化窒素（Ｎ2 Ｏ）より
も、実施したガス添加濃度の全領域で、オゾンテオス膜
の表面荒れの程度が小さい。
に占めるＮ2 Ｏ、Ｎ2 の割合に対するオゾンテオス膜の
表面有れの程度を示す。このグラフから明らかなように
窒素（Ｎ2 ）を用いた法が一酸化窒素（Ｎ2 Ｏ）より
も、実施したガス添加濃度の全領域で、オゾンテオス膜
の表面荒れの程度が小さい。
【００２３】また、窒素（Ｎ）含有プラズマテオス膜４
を堆積する際のガスとして、窒素（Ｎ2 ）、あるいは一
酸化窒素（Ｎ2 Ｏ）を用いると、図４に示されるよう
に、上部膜であるオゾンテオス膜中の含有ＯＨ基が、Ｎ
2 プラズマ処理したプラズマテオス膜上や、処理なしの
プラズマテオス膜上よりも、著しく減少する。
を堆積する際のガスとして、窒素（Ｎ2 ）、あるいは一
酸化窒素（Ｎ2 Ｏ）を用いると、図４に示されるよう
に、上部膜であるオゾンテオス膜中の含有ＯＨ基が、Ｎ
2 プラズマ処理したプラズマテオス膜上や、処理なしの
プラズマテオス膜上よりも、著しく減少する。
【００２４】以上のことから、キャリアガス中に窒素
（Ｎ2 ）、あるいは一酸化窒素（Ｎ2Ｏ）を用いた窒素
（Ｎ）含有プラズマテオス膜は、プラズマテオス膜を堆
積させてＮ2 プラズマ処理したものと比べて上部膜であ
るオゾンテオス膜の膜質向上、表面荒れ抑止の両者に対
して効果が著しいことが明らかである。なかでも、Ｎ2
を用いた場合は、ガス添加濃度のマージンが大きいの
で、Ｎ2 Ｏを用いた場合と比べて、安定なプロセスを実
現できる。
（Ｎ2 ）、あるいは一酸化窒素（Ｎ2Ｏ）を用いた窒素
（Ｎ）含有プラズマテオス膜は、プラズマテオス膜を堆
積させてＮ2 プラズマ処理したものと比べて上部膜であ
るオゾンテオス膜の膜質向上、表面荒れ抑止の両者に対
して効果が著しいことが明らかである。なかでも、Ｎ2
を用いた場合は、ガス添加濃度のマージンが大きいの
で、Ｎ2 Ｏを用いた場合と比べて、安定なプロセスを実
現できる。
【００２５】
【発明の効果】以上説明したように本発明は、配線を被
覆して設けた窒素（Ｎ）含有プラズマテオス膜の上にオ
ゾンテオス膜を堆積する工程を含むため、プラズマ処理
のプロセスを用いずに、オゾンテオス膜の表面荒れを抑
止し、かつ、オゾンテオス膜の膜質を向上させることが
できるので、より高信頼性の層間絶縁膜を形成すること
ができる。
覆して設けた窒素（Ｎ）含有プラズマテオス膜の上にオ
ゾンテオス膜を堆積する工程を含むため、プラズマ処理
のプロセスを用いずに、オゾンテオス膜の表面荒れを抑
止し、かつ、オゾンテオス膜の膜質を向上させることが
できるので、より高信頼性の層間絶縁膜を形成すること
ができる。
【００２６】また、従来に比べてプロセスマージンが大
きいため、再現性良く層間絶縁膜を形成でき、さらに、
プラズマ処理工程を省くことができるので、コストの点
でも従来に比べ優れている。
きいため、再現性良く層間絶縁膜を形成でき、さらに、
プラズマ処理工程を省くことができるので、コストの点
でも従来に比べ優れている。
【図１】本発明の一実施例を説明するために製造工程順
に示した断面図。
に示した断面図。
【図２】本発明の一実施例を説明するために製造工程順
に示した断面図。
に示した断面図。
【図３】本発明の一実施例の効果を説明するための、プ
ラズマテオス膜全キャリアガス中に占めるＮ2 Ｏ、Ｎ2
の割合に対するオゾンテオス膜の表面荒れの程度を示す
グラフ。
ラズマテオス膜全キャリアガス中に占めるＮ2 Ｏ、Ｎ2
の割合に対するオゾンテオス膜の表面荒れの程度を示す
グラフ。
【図４】本発明の一実施例の効果を説明するための、下
地プラズマテオス膜又は表面処理の違いによるオゾンテ
オス膜中のＯＨ基量のグラフ。
地プラズマテオス膜又は表面処理の違いによるオゾンテ
オス膜中のＯＨ基量のグラフ。
【図５】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
工程順に示した断面図。
【図６】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
工程順に示した断面図。
１，９ シリコン基板 ２，１０ 配線下絶縁膜（ＢＰＳＧ膜） ３，１１ 配線 ４ 窒素（Ｎ）含有プラズマテオス膜 ５，１４ オゾンテオス膜 ６，１５ 有機シリカ膜 ７，１６ エッチバックしたオゾンテオス膜 ８，１２，１７ プラズマテオス膜 １３ Ｎ2 プラズマ処理したプラズマテオス膜
Claims (3)
- 【請求項１】 半導体基板上に選択的に設けた配線を含
む表面に、有機シラン系プラズマＣＶＤ法により窒素
（Ｎ）含有酸化シリコン膜を形成する工程と、前記窒素
（Ｎ）含有酸化シリコン膜の上に有機シラン・オゾン系
ＣＶＤ法により酸化シリコン膜を形成する工程と、前記
酸化シリコン膜の上にシリカ膜を塗布した後、前記シリ
カ膜の全部と前記酸化シリコン膜の表面をエッチバック
して平坦化する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記窒素（Ｎ）含有プラズマ酸化シリコ
ン膜を形成する場合に、有機シラン及びＯ2 の酸化シリ
コン膜形成用反応ガスに窒素（Ｎ）導入ガスとして、窒
素（Ｎ2 ）あるいは一酸化窒素（Ｎ2 Ｏ）を加えること
を特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 プラズマ酸化シリコン膜中に窒素（Ｎ）
を含有させるための導入ガスに対するキャリアガスの濃
度が、Ｎ2 の場合２０〜８０％、Ｎ2 Ｏの場合４０〜７
０％であることを特徴とする請求項２記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32065693A JP2629587B2 (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32065693A JP2629587B2 (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176610A JPH07176610A (ja) | 1995-07-14 |
| JP2629587B2 true JP2629587B2 (ja) | 1997-07-09 |
Family
ID=18123854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32065693A Expired - Lifetime JP2629587B2 (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629587B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6604794B2 (ja) * | 2015-09-17 | 2019-11-13 | エイブリック株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-12-20 JP JP32065693A patent/JP2629587B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176610A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| JP3365554B2 (ja) | 半導体装置の製造方法 | |
| KR100372216B1 (ko) | O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물 | |
| US6174808B1 (en) | Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS | |
| US5217567A (en) | Selective etching process for boron nitride films | |
| US5635425A (en) | In-situ N2 plasma treatment for PE TEOS oxide deposition | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JP3396791B2 (ja) | 絶縁膜の形成方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JPH0851107A (ja) | ウエハ上に平坦化構造を形成するための方法およびウエハ上にシランを基礎としたｂｐｓｇ平坦化構造を形成するための方法 | |
| JPH05335299A (ja) | 半導体装置の製造方法 | |
| JPH1131683A (ja) | 半導体装置の製造方法 | |
| JP3197315B2 (ja) | 半導体装置の製造方法 | |
| JPH08203890A (ja) | 半導体装置の層間絶縁膜形成方法 | |
| KR100197766B1 (ko) | 반도체장치의 제조방법 | |
| JPH0669200A (ja) | 半導体装置の製造方法 | |
| JPH06216118A (ja) | 半導体装置の製造方法 | |
| KR100329736B1 (ko) | 층간 절연막 형성 방법 | |
| JPH07153840A (ja) | 半導体装置およびその製造方法 | |
| JP3315907B2 (ja) | 半導体装置の製造方法 | |
| JPH10303191A (ja) | 均一誘電層の沈積法 | |
| JPH08148481A (ja) | 絶縁薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970225 |