JPH07176610A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07176610A
JPH07176610A JP32065693A JP32065693A JPH07176610A JP H07176610 A JPH07176610 A JP H07176610A JP 32065693 A JP32065693 A JP 32065693A JP 32065693 A JP32065693 A JP 32065693A JP H07176610 A JPH07176610 A JP H07176610A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
plasma
nitrogen
teos film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32065693A
Other languages
English (en)
Other versions
JP2629587B2 (ja
Inventor
Toru Kubo
亨 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32065693A priority Critical patent/JP2629587B2/ja
Publication of JPH07176610A publication Critical patent/JPH07176610A/ja
Application granted granted Critical
Publication of JP2629587B2 publication Critical patent/JP2629587B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【構成】窒素(N2 )、あるいは一酸化窒素(N2 O)
を用いて形成した窒素(N)含有プラズマテオス膜4の
上にオゾンテオス膜5を堆積することにより、N2 プラ
ズマ処理よりも、より効果的にオゾンテオス膜5の表面
荒れを抑制し、かつ、オゾンテオス膜5の膜質を向上さ
せることができる。 【効果】この窒素(N)含有プラズマテオス膜4を用い
ることで、プラズマ処理の工程が削除できるので、全プ
ロセスの短縮化につながる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に配線上に層間絶縁膜が形成された半導体装置
の製造方法に関する。
【0002】
【従来の技術】従来、半導体装置の層間絶縁膜として
は、積層構造を有しているものがある。その製造工程で
は、表面荒れを防ぐために絶縁膜表面をプラズマ処理
し、さらに平坦性を得るために絶縁膜の一部をエッチバ
ックしていた。
【0003】図5(a)〜(c)、図6(a)〜(c)
は従来の半導体装置の製造方法の製造工程を順に示した
断面図である。
【0004】まず、図5(a)に示すように、シリコン
基板9の上に配線下絶縁膜であるBPSG膜を堆積して
熱処理し、絶縁膜10を形成し、絶縁膜10の上に銅、
シリコンを含有するアルミニウム膜を1μmの厚さに堆
積してパターニングし、配線11を形成する。次に、配
線11を含む表面に、ケイ酸エチル(Si(OC
2 5 4 :以下、TEOSと記す)を原料とするプラ
ズマ化学気相成長(CVD)法を用いた酸化シリコン膜
(以下、プラズマテオス膜と記す)12を0.4μmの
厚さに堆積する。
【0005】次に、図5(b)に示すように、プラズマ
テオス膜12の表面に、RF周波数13.56MHz、
パワー200W、圧力1.0torrの条件で、1分間
2プラズマ処理を施して、N2 プラズマ処理したプラ
ズマ酸化膜13にする(参考文献:J.Electro
chem.Soc.,Vol,139,No.6,Ju
ne 1992)。
【0006】次に、図5(c)に示すように、TEOS
を原料とするオゾン常圧気相成長法を用いた酸化シリコ
ン膜(以下、オゾンテオス膜と記す)14を0.8μm
の厚さに堆積する。
【0007】さらに、図6(a)に示すように、オゾン
テオス膜14の上にスピン塗布法を用いて有機シラカ膜
15を約1μmの厚さに形成して、表面を平坦化する。
【0008】次に、図6(b)に示すように、平行平板
型バッチ式反応性イオンエッチング装置を用いて、オゾ
ンテオス膜14と有機シリカ膜15のエッチングレート
ほぼ等しくなるような条件で全面をエッチバックし、表
面を平坦化したオゾンテオス膜16を形成する。最後
に、図6(c)に示すように、オゾンテオス膜16の上
にプラズマテオス膜17を0.4μmの厚さに堆積す
る。
【0009】
【発明が解決しようとする課題】この従来の半導体装置
及びその製造方法では、プラズマテオス膜12の表面を
2 プラズマ処理することで、オゾンテオス膜14の表
面荒れを抑止できるが、N2 プラズマ処理を加えること
でプロセスが長くなるという問題点があり、また、N2
プラズマ処理条件のマージンが小さく、プロセス安定性
が悪いという問題点があった。
【0010】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に選択的に設けた配線を含む表
面に、有機シラン系プラズマCVD法により窒素(N)
含有酸化シリコン膜を形成する工程と、前記窒素(N)
含有酸化シリコン膜の上に有機シラン・オゾン系CVD
法により酸化シリコン膜を形成する工程と、前記酸化シ
リコン膜の上にシリカ膜を塗布した後、前記シリカ膜の
全部と前記酸化シリコン膜の表面をエッチバックして平
坦化する工程とを含むことを特徴としている。
【0011】
【実施例】次に、本発明について図面を参照して説明す
る。
【0012】図1(a)〜(c)、図2(a)〜(b)
は、本発明の一実施例を説明するための、工程順に示し
た半導体装置の断面図である。
【0013】図1(a)に示すように、シリコン基板上
1の上に、常圧気相成長法によりBPSG膜を0.5μ
mの厚さに堆積した後、900℃の窒素ガス雰囲気中で
30分間の熱処理を行い配線下絶縁膜2を形成する。次
に、配線下絶縁膜2の上に、銅及びシリコンを含有する
アルミニウム膜をスパッタリング法により1μmの厚さ
で堆積して、パターニングし、配線3を形成する。次
に、配線3を含む表面に平行平板型枚葉式プラズマ化学
気相成長装置を用いて、窒素(N)含有プラズマテテオ
ス膜4を形成する。
【0014】ここで、窒素(N)含有プラズマテオス膜
4の形成方法として2つの実施例を説明する。ここで、
HeはTEOSのキャリアガスである。
【0015】 1)TEOS/He−O2 −N2 ガス系の場合 TEOS流量:100sccm RFパワー:600
W O2 流量 :600sccm 温度 :400
℃ N2 流量 :320〜1250sccm圧力:4.0
torr N2 流量320〜1250sccmの条件で、屈折率が
1.45〜1.49 の範囲にある絶縁膜が形成される。この屈折率はCVD
法で形成される酸化シリコン膜の範囲である。但し、N
が混入(SIMS分析)されているので、窒素(N)含
有プラズマテオス膜と呼ぶことにする。
【0016】 2)TEOS/He−N2 Oガス系の場合 TEOS流量:10sccm RFパワー:700
W 温度 :400℃ 圧力 :3.3
torr N2 O流量 :640〜1120sccm TEOS/He−O2 −N2 ガス系の場合と同様、屈折
率がCVD法で形成される酸化シリコン膜の範囲に入っ
ており、Nが混入(SIMS分析)されているので、窒
素(N)含有プラズマテオス膜と呼ぶ。
【0017】上記の条件で窒素(N)含有プラズマテオ
ス膜4を形成後、続いて、図1(b)に示すように、平
行平板型枚葉式常圧気相成長装置を用い、基板温度40
0℃、TEOS流量50SCCM、オゾン流量400S
CCMの条件で、厚さ0.8μmのオゾンテオス膜5を
堆積する。
【0018】さらに、図1(c)に示すように、オゾン
テオス膜5の上にスピン塗布法により有機シリカ膜6を
約1μmの厚さで形成する。
【0019】次に、図2(a)に示すように、平行平板
型バッチ式反応性イオンエッチング装置を用い、CF4
ガス流量100SCCM、O2 ガス流量15SCCM、
圧力0.1torr、周波数13.56MHz、ならび
に高周波電力0.3W/cm2 の条件で、有機シリカ膜
6の全部及びオゾンテオス膜5の表面の一部をエッチバ
ックしてオゾンテオス膜5の表面を平坦化し、エッチバ
ックしたオゾンテオス膜7を得る。ここで、オゾンテオ
ス膜5のエッチングレートを有機シリカ膜6のエッチン
グレートとほぼ同じにするか、又はやや大きくする。
【0020】最後に、図2(b)に示すように、平坦化
されたオゾンテオス膜7の上にプラズマテオス膜を0.
4μmの厚さで堆積する。
【0021】このようにプロセス工程を減らしても、オ
ゾンテオス膜5の表面荒れは、従来のN2 プラズマ処理
技術を用いて形成した場合と比べて、同程度以上に抑制
されている。
【0022】図3にプラズマテオス膜全キャリアガス中
に占めるN2 O、N2 の割合に対するオゾンテオス膜の
表面有れの程度を示す。このグラフから明らかなように
窒素(N2 )を用いた法が一酸化窒素(N2 O)より
も、実施したガス添加濃度の全領域で、オゾンテオス膜
の表面荒れの程度が小さい。
【0023】また、窒素(N)含有プラズマテオス膜4
を堆積する際のガスとして、窒素(N2 )、あるいは一
酸化窒素(N2 O)を用いると、図4に示されるよう
に、上部膜であるオゾンテオス膜中の含有OH基が、N
2 プラズマ処理したプラズマテオス膜上や、処理なしの
プラズマテオス膜上よりも、著しく減少する。
【0024】以上のことから、キャリアガス中に窒素
(N2 )、あるいは一酸化窒素(N2O)を用いた窒素
(N)含有プラズマテオス膜は、プラズマテオス膜を堆
積させてN2 プラズマ処理したものと比べて上部膜であ
るオゾンテオス膜の膜質向上、表面荒れ抑止の両者に対
して効果が著しいことが明らかである。なかでも、N2
を用いた場合は、ガス添加濃度のマージンが大きいの
で、N2 Oを用いた場合と比べて、安定なプロセスを実
現できる。
【0025】
【発明の効果】以上説明したように本発明は、配線を被
覆して設けた窒素(N)含有プラズマテオス膜の上にオ
ゾンテオス膜を堆積する工程を含むため、プラズマ処理
のプロセスを用いずに、オゾンテオス膜の表面荒れを抑
止し、かつ、オゾンテオス膜の膜質を向上させることが
できるので、より高信頼性の層間絶縁膜を形成すること
ができる。
【0026】また、従来に比べてプロセスマージンが大
きいため、再現性良く層間絶縁膜を形成でき、さらに、
プラズマ処理工程を省くことができるので、コストの点
でも従来に比べ優れている。
【図面の簡単な説明】
【図1】本発明の一実施例を説明するために製造工程順
に示した断面図。
【図2】本発明の一実施例を説明するために製造工程順
に示した断面図。
【図3】本発明の一実施例の効果を説明するための、プ
ラズマテオス膜全キャリアガス中に占めるN2 O、N2
の割合に対するオゾンテオス膜の表面荒れの程度を示す
グラフ。
【図4】本発明の一実施例の効果を説明するための、下
地プラズマテオス膜又は表面処理の違いによるオゾンテ
オス膜中のOH基量のグラフ。
【図5】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
【図6】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
【符号の説明】
1,9 シリコン基板 2,10 配線下絶縁膜(BPSG膜) 3,11 配線 4 窒素(N)含有プラズマテオス膜 5,14 オゾンテオス膜 6,15 有機シリカ膜 7,16 エッチバックしたオゾンテオス膜 8,12,17 プラズマテオス膜 13 N2 プラズマ処理したプラズマテオス膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に選択的に設けた配線を含
    む表面に、有機シラン系プラズマCVD法により窒素
    (N)含有酸化シリコン膜を形成する工程と、前記窒素
    (N)含有酸化シリコン膜の上に有機シラン・オゾン系
    CVD法により酸化シリコン膜を形成する工程と、前記
    酸化シリコン膜の上にシリカ膜を塗布した後、前記シリ
    カ膜の全部と前記酸化シリコン膜の表面をエッチバック
    して平坦化する工程とを含むことを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】 前記窒素(N)含有プラズマ酸化シリコ
    ン膜を形成する場合に、有機シラン及びO2 の酸化シリ
    コン膜形成用反応ガスに窒素(N)導入ガスとして、窒
    素(N2 )あるいは一酸化窒素(N2 O)を加えること
    を特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 プラズマ酸化シリコン膜中に窒素(N)
    を含有させるための導入ガスに対するキャリアガスの濃
    度が、N2 の場合20〜80%、N2 Oの場合40〜7
    0%であることを特徴とする請求項2記載の半導体装置
    の製造方法。
JP32065693A 1993-12-20 1993-12-20 半導体装置の製造方法 Expired - Lifetime JP2629587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32065693A JP2629587B2 (ja) 1993-12-20 1993-12-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32065693A JP2629587B2 (ja) 1993-12-20 1993-12-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07176610A true JPH07176610A (ja) 1995-07-14
JP2629587B2 JP2629587B2 (ja) 1997-07-09

Family

ID=18123854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32065693A Expired - Lifetime JP2629587B2 (ja) 1993-12-20 1993-12-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2629587B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059729A (ja) * 2015-09-17 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059729A (ja) * 2015-09-17 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2629587B2 (ja) 1997-07-09

Similar Documents

Publication Publication Date Title
EP0478174B1 (en) Silicon dioxide deposition method
JP3083934B2 (ja) 表面感受性を低減したオゾン/teos酸化シリコン膜の堆積方法
US6174808B1 (en) Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS
JPH03173130A (ja) 高品質二酸化シリコン層の付着方法
US5217567A (en) Selective etching process for boron nitride films
JPH0750295A (ja) 半導体装置の製造方法
JP2629587B2 (ja) 半導体装置の製造方法
JPH05291415A (ja) 半導体装置の製造方法
JP2908200B2 (ja) 半導体装置の製造方法
JP2636715B2 (ja) 半導体装置の製造方法
JPH06112192A (ja) 半導体装置の製造方法
JPH0574763A (ja) ゲート絶縁膜の形成方法
JPH05335299A (ja) 半導体装置の製造方法
JPH0870042A (ja) 絶縁膜の形成方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
WO2022134474A1 (zh) 半导体表面缺陷的处理方法和半导体器件的制备方法
JPH1131683A (ja) 半導体装置の製造方法
JPH08203890A (ja) 半導体装置の層間絶縁膜形成方法
JPH06216122A (ja) 半導体装置の製造方法
JP3197315B2 (ja) 半導体装置の製造方法
JPH0669200A (ja) 半導体装置の製造方法
JPH06216118A (ja) 半導体装置の製造方法
KR100197766B1 (ko) 반도체장치의 제조방법
JPH07153840A (ja) 半導体装置およびその製造方法
WO2023167810A1 (en) Silicon-containing layers with reduced hydrogen content and processes of making them

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970225