JPH0574763A - ゲート絶縁膜の形成方法 - Google Patents
ゲート絶縁膜の形成方法Info
- Publication number
- JPH0574763A JPH0574763A JP17999491A JP17999491A JPH0574763A JP H0574763 A JPH0574763 A JP H0574763A JP 17999491 A JP17999491 A JP 17999491A JP 17999491 A JP17999491 A JP 17999491A JP H0574763 A JPH0574763 A JP H0574763A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- gas
- parallel plate
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 段差部分の被覆性に優れ、低温処理可能なゲ
−ト絶縁膜形成方法を提供する。 【構成】 反応ガスとして有機シラン材料を用い、プラ
ズマＣＶＤ法によりゲート絶縁膜を成膜する。
−ト絶縁膜形成方法を提供する。 【構成】 反応ガスとして有機シラン材料を用い、プラ
ズマＣＶＤ法によりゲート絶縁膜を成膜する。
Description
【０００１】
【産業上の利用分野】この発明は、ゲート絶縁膜の形成
方法に関し、ことに、薄膜トランジスタのゲート絶縁膜
の形成にきわめて有用な方法に関するものである。
方法に関し、ことに、薄膜トランジスタのゲート絶縁膜
の形成にきわめて有用な方法に関するものである。
【０００２】
【従来の技術】一般に、ガラスなどの低融点基板上に薄
膜トランジスタなどのゲート絶縁膜を形成する場合、高
温での気相反応を伴う熱酸化法を用いることができない
ため、主に、ＳｉＨ4を用いたプラズマＣＶＤ（Chemica
lVapor Deposition)法あるいは常圧ＣＶＤ法などを用い
てゲート絶縁膜となるＳｉＯ2を形成している。このよ
うに、従来のプラズマＣＶＤ法などによるゲート絶縁膜
形成方法は主にＳｉＨ4を用いるものであり、この方法
によると、配線などの段差部分の被覆性（ステップカバ
レージ）に問題が生じる。すなわち、図２に示すよう
に、このような方法によって、基板１上に形成された所
定パタ−ンの半導体層２の上にゲ−ト絶縁膜３を形成す
ると、このゲ−ト絶縁膜３の段差部分３ａはオ−バ−ハ
ング形状となり、段差下部の膜厚が薄くなってしまう。
その結果、ゲ−ト絶縁膜３の上にゲ−ト電極４を形成し
た場合、このゲ−ト絶縁膜３の膜厚の薄い部分での絶縁
破壊が起こり易く、しばしばゲ−ト電極４と半導体層２
間がショ−トしてしまう事故が起こっていた。また、ゲ
−ト電極４の断線も起こり易く、これも歩留り低下の一
因となっていた。
膜トランジスタなどのゲート絶縁膜を形成する場合、高
温での気相反応を伴う熱酸化法を用いることができない
ため、主に、ＳｉＨ4を用いたプラズマＣＶＤ（Chemica
lVapor Deposition)法あるいは常圧ＣＶＤ法などを用い
てゲート絶縁膜となるＳｉＯ2を形成している。このよ
うに、従来のプラズマＣＶＤ法などによるゲート絶縁膜
形成方法は主にＳｉＨ4を用いるものであり、この方法
によると、配線などの段差部分の被覆性（ステップカバ
レージ）に問題が生じる。すなわち、図２に示すよう
に、このような方法によって、基板１上に形成された所
定パタ−ンの半導体層２の上にゲ−ト絶縁膜３を形成す
ると、このゲ−ト絶縁膜３の段差部分３ａはオ−バ−ハ
ング形状となり、段差下部の膜厚が薄くなってしまう。
その結果、ゲ−ト絶縁膜３の上にゲ−ト電極４を形成し
た場合、このゲ−ト絶縁膜３の膜厚の薄い部分での絶縁
破壊が起こり易く、しばしばゲ−ト電極４と半導体層２
間がショ−トしてしまう事故が起こっていた。また、ゲ
−ト電極４の断線も起こり易く、これも歩留り低下の一
因となっていた。
【０００３】
【発明が解決しようとする課題】この発明が解決しよう
とする課題は、段差部分の被覆性に優れ、ゲ−ト電極と
半導体層間のショ−トおよびゲ−ト電極の断線が起きに
くいゲ−ト絶縁膜を低温で形成することのできる方法を
提供することにある。
とする課題は、段差部分の被覆性に優れ、ゲ−ト電極と
半導体層間のショ−トおよびゲ−ト電極の断線が起きに
くいゲ−ト絶縁膜を低温で形成することのできる方法を
提供することにある。
【０００４】
【課題を解決するための手段】この発明は、上記課題を
解決するため、反応ガスとして有機シラン材料を用い、
プラズマＣＶＤ法によりゲート絶縁膜を成膜するもので
ある。また、前記プラズマＣＶＤ法としては、平行平板
電極型のＣＶＤ装置を用い、かつ、ガス圧力Ｐ（Ｔｏｒ
ｒ）と基板電極間距離ｄ（ｃｍ）との積Ｐ・ｄが５以上
となる条件で成膜するのが好ましい。さらに、ゲート絶
縁膜をプラズマＣＶＤ法により成膜した後、窒素などの
不活性ガス雰囲気中でアニールすることによって、より
特性の優れたゲ−ト絶縁膜を得ることができる。
解決するため、反応ガスとして有機シラン材料を用い、
プラズマＣＶＤ法によりゲート絶縁膜を成膜するもので
ある。また、前記プラズマＣＶＤ法としては、平行平板
電極型のＣＶＤ装置を用い、かつ、ガス圧力Ｐ（Ｔｏｒ
ｒ）と基板電極間距離ｄ（ｃｍ）との積Ｐ・ｄが５以上
となる条件で成膜するのが好ましい。さらに、ゲート絶
縁膜をプラズマＣＶＤ法により成膜した後、窒素などの
不活性ガス雰囲気中でアニールすることによって、より
特性の優れたゲ−ト絶縁膜を得ることができる。
【０００５】この発明のゲート絶縁膜形成方法は、薄膜
トランジスタのゲート絶縁膜だけでなく、ＭＩＳトラン
ジスタ一般のゲート絶縁膜など、あらゆる種類のゲ−ト
絶縁膜の形成に用いることができる。また、ゲート絶縁
膜としては、ＳｉＯ2、Ｓｉ3 Ｎ4 などの絶縁材料によ
り成膜することも可能である。上記有機シラン材料とし
ては、ＴＥＯＳ（テトラエチルオルトシリケイト）、
２，４，６，８−テトラメチルシクロテトラシロキサ
ン）、ジエチルシラン、３エトキシシラン、２エチルシ
ラン、４メチルシクロテトラシロキサンなど、各種有機
シラン材料を用いることができる。プラズマＣＶＤ法に
よりＳｉＯ2などのゲ−ト絶縁膜を形成するためのガス
圧力Ｐは、通常、０．１ 〜６Ｔｏｒｒが好ましい。ま
た、有機シラン材料としてＴＥＯＳを用いたときの酸素
とＴＥＯＳとのガス混合比は、酸素／ＴＥＯＳ＝５〜３
０であることが好ましい。また、アニ−ルは、窒素ガ
ス、アルゴンガスなどの不活性ガス、あるいはこれに酸
素を適量混合した雰囲気中で行われる。この場合の処理
温度および処理時間は、用いる基板および形成する絶縁
膜の種類によって異なるが、ガラス上に薄膜トランジス
タ用ＳｉＯ2絶縁膜を形 成する場合には、５００〜６０
０°Ｃ、３０分〜４時間の範囲内で行うことが好まし
い。また、Ｓｉ 3 Ｎ4を形成する場合には、酸素を含ま
ない有機シラン材料を用い、バブリング用キャリアガス
としてＮ2あるいはＨｅなどの不活性ガスを、また、導
入酸素の代わりにＮＨ3，Ｎ2Ｈ4などを用いてＳｉＯ2絶
縁膜形成の場合と同様に行なえばよい。
トランジスタのゲート絶縁膜だけでなく、ＭＩＳトラン
ジスタ一般のゲート絶縁膜など、あらゆる種類のゲ−ト
絶縁膜の形成に用いることができる。また、ゲート絶縁
膜としては、ＳｉＯ2、Ｓｉ3 Ｎ4 などの絶縁材料によ
り成膜することも可能である。上記有機シラン材料とし
ては、ＴＥＯＳ（テトラエチルオルトシリケイト）、
２，４，６，８−テトラメチルシクロテトラシロキサ
ン）、ジエチルシラン、３エトキシシラン、２エチルシ
ラン、４メチルシクロテトラシロキサンなど、各種有機
シラン材料を用いることができる。プラズマＣＶＤ法に
よりＳｉＯ2などのゲ−ト絶縁膜を形成するためのガス
圧力Ｐは、通常、０．１ 〜６Ｔｏｒｒが好ましい。ま
た、有機シラン材料としてＴＥＯＳを用いたときの酸素
とＴＥＯＳとのガス混合比は、酸素／ＴＥＯＳ＝５〜３
０であることが好ましい。また、アニ−ルは、窒素ガ
ス、アルゴンガスなどの不活性ガス、あるいはこれに酸
素を適量混合した雰囲気中で行われる。この場合の処理
温度および処理時間は、用いる基板および形成する絶縁
膜の種類によって異なるが、ガラス上に薄膜トランジス
タ用ＳｉＯ2絶縁膜を形 成する場合には、５００〜６０
０°Ｃ、３０分〜４時間の範囲内で行うことが好まし
い。また、Ｓｉ 3 Ｎ4を形成する場合には、酸素を含ま
ない有機シラン材料を用い、バブリング用キャリアガス
としてＮ2あるいはＨｅなどの不活性ガスを、また、導
入酸素の代わりにＮＨ3，Ｎ2Ｈ4などを用いてＳｉＯ2絶
縁膜形成の場合と同様に行なえばよい。
【０００６】プラズマＣＶＤ法により有機シラン材料を
用いて形成したＳｉＯ2絶縁膜は、従来、ＬＳＩなどの
層間絶縁膜として利用されてはきたが、この場合、プラ
ズマＣＶＤは成膜速度の大きな領域で用いられており、
生成される膜質はきわめて粗いものであった。この発明
は、本発明者等が多くの実験と研究を重ねた結果、図４
に示すように、平行平板電極型のＣＶＤ装置を用いる場
合、成膜ガス圧力Ｐ（Ｔｏｒｒ）と基板電極間距離ｄ
（ｃｍ）との積Ｐ・ｄと成膜速度および緩衝フッ酸（Ｂ
ＨＦ）などに対するエッチングレ−トとの間に一定の関
係があることを見出したことに基づいてなされたもので
ある。この図において、エッチングレ−トはＳｉＯ2酸
化膜の緻密性を示しており、小さければ小さいほど緻密
で良質な膜であると考えられる。この図によれば、Ｐ・
ｄが５以上の領域でエッチングレ−トが２０００オング
ストロ−ム／分となり、従来用いられてきたＳｉＨ4に
よるＳｉＯ2絶縁膜以上の緻密なゲ −ト絶縁膜を形成す
ることができる。
用いて形成したＳｉＯ2絶縁膜は、従来、ＬＳＩなどの
層間絶縁膜として利用されてはきたが、この場合、プラ
ズマＣＶＤは成膜速度の大きな領域で用いられており、
生成される膜質はきわめて粗いものであった。この発明
は、本発明者等が多くの実験と研究を重ねた結果、図４
に示すように、平行平板電極型のＣＶＤ装置を用いる場
合、成膜ガス圧力Ｐ（Ｔｏｒｒ）と基板電極間距離ｄ
（ｃｍ）との積Ｐ・ｄと成膜速度および緩衝フッ酸（Ｂ
ＨＦ）などに対するエッチングレ−トとの間に一定の関
係があることを見出したことに基づいてなされたもので
ある。この図において、エッチングレ−トはＳｉＯ2酸
化膜の緻密性を示しており、小さければ小さいほど緻密
で良質な膜であると考えられる。この図によれば、Ｐ・
ｄが５以上の領域でエッチングレ−トが２０００オング
ストロ−ム／分となり、従来用いられてきたＳｉＨ4に
よるＳｉＯ2絶縁膜以上の緻密なゲ −ト絶縁膜を形成す
ることができる。
【０００７】
【作用】プラズマＣＶＤ装置チャンバ内の試料台上に所
定パタ−ンの半導体層を形成した基板がセットされ、チ
ャンバ内部が高真空とされた後、所定流量の有機シラン
ガスを含む反応ガスが導入される。同時に、高周波電源
その他の手段によって基板近傍にプラズマを発生させ
る。すると、基板近傍の反応ガスはプラズマによって活
性化され、化学反応を起こし、基板上にＳｉＯ2膜など
のゲート絶縁膜が生成されることになる。この生成反応
はプラズマによって反応ガスを活性化するものであるた
め、低い温度での成膜が可能となる。また、平行平板電
極型のＣＶＤ装置を用い、チャンバ内部の反応ガス圧Ｐ
と、カソ−ド電極と基板１間の距離ｄとの積Ｐ・ｄを５
以上とすれば、生成されるゲート絶縁膜はきわめて緻密
ものとなり、ステップカバレージも向上する。さらに、
ゲート絶縁膜を形成後、窒素などの不活性ガス中でアニ
ールすれば、このゲート絶縁膜のリーク電流は減少し、
電気特性が向上する。
定パタ−ンの半導体層を形成した基板がセットされ、チ
ャンバ内部が高真空とされた後、所定流量の有機シラン
ガスを含む反応ガスが導入される。同時に、高周波電源
その他の手段によって基板近傍にプラズマを発生させ
る。すると、基板近傍の反応ガスはプラズマによって活
性化され、化学反応を起こし、基板上にＳｉＯ2膜など
のゲート絶縁膜が生成されることになる。この生成反応
はプラズマによって反応ガスを活性化するものであるた
め、低い温度での成膜が可能となる。また、平行平板電
極型のＣＶＤ装置を用い、チャンバ内部の反応ガス圧Ｐ
と、カソ−ド電極と基板１間の距離ｄとの積Ｐ・ｄを５
以上とすれば、生成されるゲート絶縁膜はきわめて緻密
ものとなり、ステップカバレージも向上する。さらに、
ゲート絶縁膜を形成後、窒素などの不活性ガス中でアニ
ールすれば、このゲート絶縁膜のリーク電流は減少し、
電気特性が向上する。
【０００８】
【実施例】以下、実施例を示してこの発明の作用、効果
を明確にする。図１に示すように、プラズマＣＶＤ装置
チャンバ１３内に設けられた平行平板型電極のアノ−ド
を構成する試料台１４上に、所定パタ−ンの半導体層２
が形成された基板１をセットし、チャンバ１３内部の空
気を真空排気口１９から排出して高真空とした。その
後、気化器１２内の有機シラン材料ＴＥＯＳを２０℃に
して、バブリング用キャリアガス導入口１１から酸素を
４０ｓｃｃｍ（Standard cc/min ）流してバブリングを
行い、ＴＥＯＳを気化させると同時に、酸素導入口１０
から酸素を５０ｓｃｃｍ導入し、反応ガス混合器１８に
よりこの酸素と前記気化させたＴＥＯＳガスとを混合し
て、チャンバ１３内に導入した。そして、高周波電源１
７により平行平板型電極のカソ−ド１６と試料台１４と
の間に高周波電圧を印加し、平行平板型電極間にプラズ
マを発生させた。このときのＲＦパワ−は１３．５６Ｈ
ｚで０．３Ｗ／ｃｍ2 であり、また、チャンバ１３内の
反応ガス圧は０．８Ｔｏｒｒ、カソ−ド電極１６と基板
１間の距離ｄは７．５ｃｍであり、このため、Ｐ・ｄ積
は６であった。基板１の温度はほぼ３５０°Ｃに保たれ
た。その結果、プラズマと反応ガスとの相互作用によっ
て、基板１上にＳｉＯ2酸化膜が形成された。
を明確にする。図１に示すように、プラズマＣＶＤ装置
チャンバ１３内に設けられた平行平板型電極のアノ−ド
を構成する試料台１４上に、所定パタ−ンの半導体層２
が形成された基板１をセットし、チャンバ１３内部の空
気を真空排気口１９から排出して高真空とした。その
後、気化器１２内の有機シラン材料ＴＥＯＳを２０℃に
して、バブリング用キャリアガス導入口１１から酸素を
４０ｓｃｃｍ（Standard cc/min ）流してバブリングを
行い、ＴＥＯＳを気化させると同時に、酸素導入口１０
から酸素を５０ｓｃｃｍ導入し、反応ガス混合器１８に
よりこの酸素と前記気化させたＴＥＯＳガスとを混合し
て、チャンバ１３内に導入した。そして、高周波電源１
７により平行平板型電極のカソ−ド１６と試料台１４と
の間に高周波電圧を印加し、平行平板型電極間にプラズ
マを発生させた。このときのＲＦパワ−は１３．５６Ｈ
ｚで０．３Ｗ／ｃｍ2 であり、また、チャンバ１３内の
反応ガス圧は０．８Ｔｏｒｒ、カソ−ド電極１６と基板
１間の距離ｄは７．５ｃｍであり、このため、Ｐ・ｄ積
は６であった。基板１の温度はほぼ３５０°Ｃに保たれ
た。その結果、プラズマと反応ガスとの相互作用によっ
て、基板１上にＳｉＯ2酸化膜が形成された。
【０００９】チャンバ１３内にＴＥＯＳガスを導入する
には、上記のようなバブリングによらない方法もある。
たとえば、ＴＥＯＳが入っている気化器１２内の温度を
上昇させてＴＥＯＳの蒸気圧を上昇させ、このＴＥＯＳ
ガスをマスフローコントローラにより直接制御してチャ
ンバ内に導入することもできる。このマスフローコント
ローラによる方法によれば、ＴＥＯＳなどの有機シラン
材料導入量をより精確に制御することができ、より優れ
た絶縁膜の形成が可能となる。
には、上記のようなバブリングによらない方法もある。
たとえば、ＴＥＯＳが入っている気化器１２内の温度を
上昇させてＴＥＯＳの蒸気圧を上昇させ、このＴＥＯＳ
ガスをマスフローコントローラにより直接制御してチャ
ンバ内に導入することもできる。このマスフローコント
ローラによる方法によれば、ＴＥＯＳなどの有機シラン
材料導入量をより精確に制御することができ、より優れ
た絶縁膜の形成が可能となる。
【００１０】図３は、上記の条件で、基板１および半導
体層２上にＳｉＯ2酸化膜３を形成し、その後、この上
にＡｌのゲート電極膜４をスパッタ法により形成した場
合の成膜状態を示す薄膜トランジスタの部分断面図であ
る。この図から明らかなように、半導体層２の段差部分
の壁面にもきわめて緻密なＳｉＯ2膜３が 均一に充分堆
積しており、従来の方法による場合に発生するオーバー
ハングが全く発生していないことが分かる。
体層２上にＳｉＯ2酸化膜３を形成し、その後、この上
にＡｌのゲート電極膜４をスパッタ法により形成した場
合の成膜状態を示す薄膜トランジスタの部分断面図であ
る。この図から明らかなように、半導体層２の段差部分
の壁面にもきわめて緻密なＳｉＯ2膜３が 均一に充分堆
積しており、従来の方法による場合に発生するオーバー
ハングが全く発生していないことが分かる。
【００１１】次に、このようにして形成したゲート絶縁
膜の界面準位密度およびリーク電流について電気特性を
調べた。また、このゲート絶縁膜を窒素中で６００℃、
２時間のアニールを行ない、その界面準位密度およびリ
ーク電流についても電気特性を調べた。これらの結果を
表１に示す。
膜の界面準位密度およびリーク電流について電気特性を
調べた。また、このゲート絶縁膜を窒素中で６００℃、
２時間のアニールを行ない、その界面準位密度およびリ
ーク電流についても電気特性を調べた。これらの結果を
表１に示す。
【００１２】
【表１】
【００１３】これらの結果から明らかなように、上記の
ようにして形成したゲート絶縁膜は、良好な電気特性を
有しており、また、このゲート絶縁膜を窒素中でアニー
ルすることによってリーク電流を１桁以上減少させるこ
とができ、その電気特性をさらに向上させることができ
る。これは、薄膜トランジスタ、ＭＩＳトランジスタな
どのゲート絶縁膜として充分な特性を持つものである。
なお、表１におけるリーク電流は、２ＭＶ／ｃｍの電界
を加えて測定されたものである。また、チャンバ内の反
応ガス圧Ｐおよびカソ−ド電極と基板１間の距離ｄを種
々変えてＰ・ｄ積を１〜８まで変化させるとともに、他
の条件については前記の実施例と同様にして、プラズマ
ＣＶＤ法によりゲート絶縁膜をそれぞれ形成した。これ
らのゲート絶縁膜の段差被覆性、電気特性を調べ、ま
た、このゲート絶縁膜を窒素中で前記実施例と同様のア
ニールを行ない、その電気特性についても調べた。その
結果、Ｐ・ｄ積が５以上の領域で成膜したときに段差被
覆性の優れたゲート絶縁膜が得られた。そして、このＰ
・ｄ積が５以上の領域で成膜したゲート絶縁膜は、良好
な電気特性を有しており、また、このゲート絶縁膜を窒
素などの不活性ガス中でアニールすることによって、そ
の電気特性をさらに向上させることができることが確認
された。
ようにして形成したゲート絶縁膜は、良好な電気特性を
有しており、また、このゲート絶縁膜を窒素中でアニー
ルすることによってリーク電流を１桁以上減少させるこ
とができ、その電気特性をさらに向上させることができ
る。これは、薄膜トランジスタ、ＭＩＳトランジスタな
どのゲート絶縁膜として充分な特性を持つものである。
なお、表１におけるリーク電流は、２ＭＶ／ｃｍの電界
を加えて測定されたものである。また、チャンバ内の反
応ガス圧Ｐおよびカソ−ド電極と基板１間の距離ｄを種
々変えてＰ・ｄ積を１〜８まで変化させるとともに、他
の条件については前記の実施例と同様にして、プラズマ
ＣＶＤ法によりゲート絶縁膜をそれぞれ形成した。これ
らのゲート絶縁膜の段差被覆性、電気特性を調べ、ま
た、このゲート絶縁膜を窒素中で前記実施例と同様のア
ニールを行ない、その電気特性についても調べた。その
結果、Ｐ・ｄ積が５以上の領域で成膜したときに段差被
覆性の優れたゲート絶縁膜が得られた。そして、このＰ
・ｄ積が５以上の領域で成膜したゲート絶縁膜は、良好
な電気特性を有しており、また、このゲート絶縁膜を窒
素などの不活性ガス中でアニールすることによって、そ
の電気特性をさらに向上させることができることが確認
された。
【００１４】
【発明の効果】以上、詳細に説明したように、この発明
のゲート絶縁膜形成方法は、反応ガスとして有機シラン
材料を用い、プラズマＣＶＤ法により成膜するものであ
り、これによって、段差部分の被覆性に優れ、ゲ−ト電
極と半導体層間のショ−トおよびゲ−ト電極の断線が起
きにくいゲ−ト絶縁膜を低温で形成することができる。
したがって、低融点の基板を用いる薄膜トランジスタの
ゲ−ト絶縁膜の形成には特に有効である。
のゲート絶縁膜形成方法は、反応ガスとして有機シラン
材料を用い、プラズマＣＶＤ法により成膜するものであ
り、これによって、段差部分の被覆性に優れ、ゲ−ト電
極と半導体層間のショ−トおよびゲ−ト電極の断線が起
きにくいゲ−ト絶縁膜を低温で形成することができる。
したがって、低融点の基板を用いる薄膜トランジスタの
ゲ−ト絶縁膜の形成には特に有効である。
【図１】 この発明のゲート絶縁膜形成方法の実施に用
いられるプラズマＣＶＤ装置を示す断面図である。
いられるプラズマＣＶＤ装置を示す断面図である。
【図２】 従来の方法により形成されたゲート絶縁膜の
成膜状態を示す薄膜トランジスタの部分断面図である。
成膜状態を示す薄膜トランジスタの部分断面図である。
【図３】 この発明の方法により形成されたゲート絶縁
膜の成膜状態を示す薄膜トランジスタの部分断面図であ
る。
膜の成膜状態を示す薄膜トランジスタの部分断面図であ
る。
【図４】 成膜条件Ｐ・ｄ積と成膜速度およびエッチン
グレ−トの関係を示すグラフである。
グレ−トの関係を示すグラフである。
１…基板、２…半導体層、３…ゲート絶縁膜、４…ゲー
ト電極、１０…酸素導入口、１１…バブリング用キャリ
アガス導入口、１２…気化器、１３…プラズマＣＶＤ装
置チャンバ、１４…試料台、１６…カソード、１７…高
周波電源、１８…反応ガス混合器、１９…真空排気口
ト電極、１０…酸素導入口、１１…バブリング用キャリ
アガス導入口、１２…気化器、１３…プラズマＣＶＤ装
置チャンバ、１４…試料台、１６…カソード、１７…高
周波電源、１８…反応ガス混合器、１９…真空排気口
Claims (3)
- 【請求項１】 反応ガスとして有機シラン材料を用い、
プラズマＣＶＤ法により成膜することを特徴とするゲー
ト絶縁膜の形成方法。 - 【請求項２】 前記プラズマＣＶＤ法は、平行平板電極
型のＣＶＤ装置を用いるものであり、かつ、ガス圧力Ｐ
（Ｔｏｒｒ）と基板電極間距離ｄ（ｃｍ）との積Ｐ・ｄ
が５以上となる条件で成膜する請求項１記載のゲート絶
縁膜の形成方法。 - 【請求項３】 ゲート絶縁膜をプラズマＣＶＤ法により
成膜した後、不活性ガス雰囲気中でアニールする請求項
２記載のゲート絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17999491A JPH0574763A (ja) | 1991-07-19 | 1991-07-19 | ゲート絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17999491A JPH0574763A (ja) | 1991-07-19 | 1991-07-19 | ゲート絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574763A true JPH0574763A (ja) | 1993-03-26 |
Family
ID=16075600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17999491A Pending JPH0574763A (ja) | 1991-07-19 | 1991-07-19 | ゲート絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574763A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997006565A1 (fr) * | 1995-08-04 | 1997-02-20 | Seiko Epson Corporation | Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides |
| JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| JP2006185998A (ja) * | 2004-12-27 | 2006-07-13 | Ulvac Japan Ltd | 薄膜トランジスタ形成方法およびこの薄膜トランジスタを形成させるプラズマｃｖｄ装置 |
| JP2007048934A (ja) * | 2005-08-10 | 2007-02-22 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| US7465679B1 (en) | 1993-02-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film and method of producing semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115564A (ja) * | 1982-12-23 | 1984-07-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタの製造方法 |
| JPS63129632A (ja) * | 1986-11-20 | 1988-06-02 | Sumitomo Electric Ind Ltd | 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法 |
| JPS63223180A (ja) * | 1987-03-11 | 1988-09-16 | Konica Corp | アモルフアスシリコン系膜の製造方法 |
| JPS63246829A (ja) * | 1986-12-19 | 1988-10-13 | アプライド マテリアルズインコーポレーテッド | Ｔｅｏｓプラズマｃｖｄ法 |
| JPS63316442A (ja) * | 1987-06-18 | 1988-12-23 | Sanyo Electric Co Ltd | 窒化シリコン膜の形成方法 |
| JPH02234430A (ja) * | 1989-03-08 | 1990-09-17 | Mitsubishi Electric Corp | 半導体装置 |
-
1991
- 1991-07-19 JP JP17999491A patent/JPH0574763A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115564A (ja) * | 1982-12-23 | 1984-07-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタの製造方法 |
| JPS63129632A (ja) * | 1986-11-20 | 1988-06-02 | Sumitomo Electric Ind Ltd | 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法 |
| JPS63246829A (ja) * | 1986-12-19 | 1988-10-13 | アプライド マテリアルズインコーポレーテッド | Ｔｅｏｓプラズマｃｖｄ法 |
| JPS63223180A (ja) * | 1987-03-11 | 1988-09-16 | Konica Corp | アモルフアスシリコン系膜の製造方法 |
| JPS63316442A (ja) * | 1987-06-18 | 1988-12-23 | Sanyo Electric Co Ltd | 窒化シリコン膜の形成方法 |
| JPH02234430A (ja) * | 1989-03-08 | 1990-09-17 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7465679B1 (en) | 1993-02-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film and method of producing semiconductor device |
| WO1997006565A1 (fr) * | 1995-08-04 | 1997-02-20 | Seiko Epson Corporation | Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides |
| US5976989A (en) * | 1995-08-04 | 1999-11-02 | Seiko Epson Corporation | Thin film transistor fabrication method, active matrix substrate fabrication method, and liquid crystal display device |
| US6150283A (en) * | 1995-08-04 | 2000-11-21 | Seiko Epson Corporation | Thin film transistor fabrication method, active matrix substrate fabrication method, and liquid crystal display device |
| EP1286386A1 (en) * | 1995-08-04 | 2003-02-26 | Seiko Epson Corporation | Thin film transistor fabrication method |
| JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
| US6862050B2 (en) | 1996-11-26 | 2005-03-01 | Samsung Electronics Co., Ltd. | Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| JP2006185998A (ja) * | 2004-12-27 | 2006-07-13 | Ulvac Japan Ltd | 薄膜トランジスタ形成方法およびこの薄膜トランジスタを形成させるプラズマｃｖｄ装置 |
| JP2007048934A (ja) * | 2005-08-10 | 2007-02-22 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230112490A1 (en) | Method for depositing silicon oxide film having improved quality by peald using bis(diethylamino)silane | |
| KR100994387B1 (ko) | 전자 디바이스 재료의 제조 방법 및 플라즈마 처리 방법 | |
| JP3437832B2 (ja) | 成膜方法及び成膜装置 | |
| JP4850871B2 (ja) | 絶縁膜の形成方法 | |
| US7211506B2 (en) | Methods of forming cobalt layers for semiconductor devices | |
| JP4694108B2 (ja) | 酸化膜形成方法、酸化膜形成装置および電子デバイス材料 | |
| US7309662B1 (en) | Method and apparatus for forming a film on a substrate | |
| JPH0684888A (ja) | 絶縁膜の形成方法 | |
| JPH1174257A (ja) | フッ素含有酸化ケイ素薄膜及びその製造方法 | |
| JP2010087187A (ja) | 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 | |
| JPH05267480A (ja) | 半導体装置とその製造方法 | |
| JPWO2003088342A1 (ja) | 電子デバイス材料の製造方法 | |
| JPH0766186A (ja) | 誘電体の異方性堆積法 | |
| JPH0574763A (ja) | ゲート絶縁膜の形成方法 | |
| US6500501B1 (en) | Chemical vapor deposition process for depositing titanium silicide films from an organometallic compound | |
| US20180358235A1 (en) | Substrate processing method and substrate processing apparatus | |
| JP2009158783A (ja) | 絶縁膜の形成方法 | |
| JPH08213378A (ja) | プラズマｃｖｄ装置及び酸化膜の成膜方法 | |
| JP3718297B2 (ja) | 薄膜作製方法および薄膜作製装置 | |
| JPH10125669A (ja) | プラズマｃｖｄ装置及び酸化膜の成膜方法 | |
| KR100966388B1 (ko) | 금속 실리케이트막의 형성 방법 및 기록 매체 | |
| TWI838570B (zh) | 使用雙(二乙基胺基)矽烷藉由peald沉積具有經改良品質之氧化矽膜的方法 | |
| JPH07235530A (ja) | 絶縁膜の形成方法 | |
| JPH07335643A (ja) | 成膜方法 | |
| KR100451507B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961022 |