JPWO2003088342A1 - 電子デバイス材料の製造方法 - Google Patents

電子デバイス材料の製造方法 Download PDF

Info

Publication number
JPWO2003088342A1
JPWO2003088342A1 JP2003585169A JP2003585169A JPWO2003088342A1 JP WO2003088342 A1 JPWO2003088342 A1 JP WO2003088342A1 JP 2003585169 A JP2003585169 A JP 2003585169A JP 2003585169 A JP2003585169 A JP 2003585169A JP WO2003088342 A1 JPWO2003088342 A1 JP WO2003088342A1
Authority
JP
Japan
Prior art keywords
film
electronic device
plasma
insulating film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003585169A
Other languages
English (en)
Inventor
卓也 菅原
卓也 菅原
吉秀 多田
吉秀 多田
与洋 太田
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2003088342A1 publication Critical patent/JPWO2003088342A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

成膜物質を含有するガスと、希ガスとを少なくとも含む処理ガスの存在下で、複数のスリットを有する平面アンテナ部材を介するマイクロ波照射に基づくプラズマを用いて、電子デバイス用基材の表面に成膜を行う。良好な電気特性を有する絶縁膜を有する電子デバイス用基材を形成できる絶縁膜が形成できる。

Description

技術分野
本発明は、良好な電気的性質を有する絶縁膜を有する電子デバイス材料を製造することが可能な電子デバイス材料の製造方法に関する。
背景技術
本発明は半導体ないし半導体装置、液晶デバイス等の電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体装置（ｄｅｖｉｃｅｓ）の背景技術を例にとって説明する。
シリコンを始めとする半導体ないし電子デバイス材料用基材には、酸化膜を始めとする絶縁膜の形成、ＣＶＤ等による成膜、エッチング等の種々の処理が施される。
近年の半導体デバイスの高性能化は、トランジスタを始めとする該デバイスの微細化技術の上に発展してきたといっても過言ではない。現在も更なる高性能化を目指してトランジスタの微細化技術の改善がなされている。近年の半導体装置の微細化、および高性能化の要請に伴い、（例えば、リーク電流の点で）より高性能な絶縁膜に対するニーズが著しく高まって来ている。これは、従来の比較的に集積度が低いデバイスにおいては事実上問題とならなかったリーク電流が、近年の微細化・高集積化および／又は高性能化したデバイスにおいては非常に大きくなり、例えば消費電力の面で大きな問題を生ずる可能性があるためである。特に、近年始まった、いわゆるユビキタス社会（何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会）における携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が極めて重要な課題となる。
以下に具体的な例を述べる。例えば、次世代ＭＯＳトランジスタを開発する上で、上述したような微細化技術が進むにつれてゲート絶縁膜の薄膜化が要求される。すなわち、プロセス技術としては現在ゲート絶縁膜として用いられているシリコン酸化膜（ＳｉＯ２）を極限（１〜２原子層レベル）まで薄膜化することは可能であるものの、２ｎｍ以下の膜厚まで薄膜化を行った場合、量子効果によるダイレクトトンネルによるリーク電流の指数関数的な増加が生じ、消費電力が増大してしまうという問題点が生じる。
現在、ＩＴ（情報技術）市場はデスクトップ型パーソナルコンピュータや家庭電話等に代表される固定式電子デバイス（コンセントから電力を供給するデバイス）から、インターネット等にいつでもどこでもアクセスできる「ユビキタス・ネットワーク社会」への変貌を遂げようとしている。従って、ごく近い将来に、携帯電話やカーナビゲーションゲーションシステムなどの携帯端末が主流となると考えられる。このような携帯端末は、それ自体が高性能デバイスであることが要求されるが、これと同時に、上記の固定式デバイスではそれほど必要とされない小型、軽量かつ長時間使用に耐えうる機能を備えていることが前提となる。よって、携帯端末においては、これらの高性能化を図りつつ、しかも消費電力の低減化が極めて重要な課題となっている。
前述したように、例えば、次世代ＭＯＳトランジスタを開発する上で、高性能のシリコンＬＳＩの微細化を追求していくとリーク電流が増大して、消費電力も増大するという問題が生じているが、性能を追求しつつ消費電力を少なくするためには、ＭＯＳトランジスタのゲートリーク電流を増加させずにトランジスタの特性を向上させることが必要となる。
このような高性能かつ低消費電力のトランジスタを実現するという要請に応えるために、種々の手法（例えば、シリコン酸化膜の改質、シリコン酸窒化膜ＳｉＯＮの使用）が提案されているが、その有力な手法の一つが、高誘電率（Ｈｉｇｈ−ｋ）材料、すなわちＳｉＯ２膜よりも誘電率の高い材料を用いたゲート絶縁膜の開発である。このような高誘電率材料を用いることにより、ＳｉＯ２換算物理膜厚であるＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）を（物理的に）厚くすることが可能であり、消費電力の大幅な低減が期待できる。
高誘電率材料を含む膜を形成する方法として電子ビーム蒸着やスパッタ等の技術に代表されるＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）や熱反応を利用した熱ＣＶＤ等が検討されているが、ＰＶＤ法は均一性や膜質においてＣＶＤ法よりも大きく劣るため、現在のところ実用性はやや低い。
他方、熱ＣＶＤ法は一般に有機ソース（例：Ｔａ（ＯＣ２Ｈ５）５、Ｚｒ（ＯＣ４Ｈ９）４等の有機金属化合物）を含む成膜ガスを用い、そのガスを熱により反応させて成膜を行うために、膜中の有機物（カーボン）存在に起因した問題が生じ易い傾向がある。すなわち、膜中にカーボンが存在する場合は膜質の大幅な劣化が懸念されており、それを取り除くために、通常は、高温での成膜処理が必要とされる（Ｃ．Ｃｈａｎｅｌｉｅｒｅ，Ｊ．Ｌ．Ａｕｔｒａｎ，Ｒ．Ａ．Ｂ．Ｄｅｖｉｎｅ，ａｎｄ Ｂ．Ｂａｌｌａｄｅ，Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｒ．２２，２６９（１９９８）；Ｍ．Ａ．Ｃａｍｅｒｏｎ，Ｓ．Ｍ．Ｇｅｒｏｇｅ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ３４８（１９９９）９０−９８；神山 聡「ＤＲＡＭ用Ｔａ２Ｏ５キャパシター形成技術」 応用物理Ｖｏｌ．６９ Ｎｏ．９ ２０００ ｐｐ１０６７−１０７３；大路 譲 他「ＤＲＡＭキャパシタへの高誘電体薄膜の応用−課題と方向」 応用物理Ｖｏｌ．６６ Ｎｏ．１１ １９９７ ｐｐ１２１０−１２１４；Ｋａｕｐｏ ＫｕＫｌｉ，Ｍｉｋｋｏ Ｒｉｔａｌａ ａｎｄ Ｍａｒｋｋｕ Ｌｅｓｋｅｌａ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｖｏｌ．１４２ Ｎｏ．５ Ｍａｙ１９９５ ｐｐ１６７０−１６７５を参照）。
高温における成膜ではカーボンと雰囲気中に含まれる酸素が反応し燃焼するために、膜中のカーボン濃度は低減すると考えられるが、高温で処理を行った場合の反応は供給律則となるために、均一に成膜を行うことは困難となる傾向が強い。
また、高誘電率材料は一般に熱安定性が低く、高温では結晶化が生じて粒界を形成するため、デバイス特性の劣化等の問題が生じる可能性がある。更には、均一性と結晶化を抑制するために低温で処理を行った場合は、逆に膜中に多量のカーボンが残る、あるいは弱い結合（例えばシリケイトでは弱いＳｉ−Ｓｉ結合など）が膜中に多く含まれる、等の問題が生じ易くなる。
これらの欠点を補うプロセスとして、プラズマＣＶＤによるＨｉｇｈ−Ｋ物質の成膜が提案されている（Ｂｙｅｏｎｇ−Ｏｋ Ｃｈｏ，Ｓａｎｄｙ Ｌａｏ，Ｌｉｎ Ｓｈａ，ａｎｄ Ｊａｎｅ Ｐ．Ｃｈａｎｇ，Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ａ １９（６），Ｎｏｖ／Ｄｅｃ ２００１ ｐｐ２７５１−２７６１；Ｂｅｎｊａｍｉｎ Ｃｈｉｎ−ｍｉｎｇ Ｌａｉ，Ｎａｎ−ｈｕｉ Ｋｕｎｇ，ａｎｄ Ｙａ−ｍｉｎ Ｌｅｅ，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌｍｅ８５ Ｎｕｍｂｅｒ８ １５Ａｐｒｉｌ １９９９ ｐｐ４０８７−４０９０；Ｈｉｒｏｍｉｔｓｕ Ｋａｔｏ，Ｔｏｍｏｈｉｒｏ Ｎａｎｇｏ，Ｔａｋｅｓｈｉ Ｍｉｙａｇａｗａ，Ｔａｋａｈｉｒｏ Ｋａｔａｇｉｒｉ，Ｙｏｓｈｉｍｉｔｓｕ Ｏｈｋｉ，Ｋｗａｎｇ Ｓｏｏ Ｓｅｏｌ，ａｎｄ Ｍａｋｏｔｏ Ｔａｋｉｙａｍａ，２００１ Ｄｒｙ Ｐｒｏｃｅｓｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇ ｐｐ１７５−１８０；Ｇａｒａｌｄ Ｌｕｃｏｖｓｋｙ，Ｈｉｒｏ Ｎｉｉｍｉ，Ｒｏｂｅｒｔ Ｊｈｏｎｓｏｎ，Ｊｏｏｎ Ｇｏｏ Ｈｏｎｇ，Ｒｏｂｅｒｔ Ｔｈｅｒｒｉｅｎ ａｎｄ Ｂｒｕｃｅ Ｒａｙｎｅｒ，ＳＳＤＭ ２０００ Ａｂｓｔｒａｃｔｓ ｐｐ２３２−２３３を参照）。プラズマプロセスは〜４００℃程度の基板温度にて成膜を行うことが可能であり、また、その温度領域でも多量に酸素反応種を生成することが可能なため低温でかつ炭素濃度の低い高誘電率物質の生成が可能である（上記のＢｙｅｏｎｇ−Ｏｋ Ｃｈｏらの文献を参照）。
しかしながら、これら従来のプラズマＣＶＤ成膜技術により高誘電率材料層を成膜した場合、必ずしも良好な電気特性を有する絶縁膜が得られなかった。その理由は、本発明者の知見によれば従来のプラズマ成膜技術に用いられているプラズマの密度や電子温度などの特性が本プロセスへ応用する際に、充分なもので無かったことが原因と考えられる。
発明の開示
本発明の目的は、上記した従来技術の欠点を解消した電子デバイス用材料の製造方法を提供することにある。
本発明の具体的な目的は、良好な電気特性を有する電子デバイス用材料の製造方法を提供することにある。
本発明者は鋭意研究の結果、従来におけるように単なるプラズマを用いるのではなく、特定のプラズマに基づくＣＶＤ処理により成膜することが、上記目的の達成のために極めて効果的なことを見出した。
本発明の電子デバイス材料の製造方法は上記知見に基づくものであり、より詳しくは、成膜物質を含有するガスと、希ガスとを少なくとも含む処理ガスの存在下で、複数のスリットを有する平面アンテナ部材を介するマイクロ波照射に基づくプラズマを用いて、電子デバイス用基材の表面に成膜を行うことを特徴とするものである。
上記構成を有する本発明の電子デバイス材料の製造方法においては、平面アンテナ部材を介してマイクロ波を照射することで、高密度でかつ低い電子温度を持つプラズマを高い均一性を保ったまま広範囲に発生させる方法を用いることで、良好な電気特性を有する膜を得ることができる。
本発明において、このような良好な電気特性を有する膜が得られる理由は、本発明者らの知見によれば、以下のように考えられる。
すなわち、本発明において、平面アンテナ部材を介してマイクロ波を照射することで、高密度でかつ低い電子温度を持つプラズマを高い均一性を保ったまま広範囲に発生させた場合には、高い酸素ラジカル密度の発生により、成膜時に同時に成膜反応種中のカーボンを燃焼させることができる。この方法により、成膜後に酸素ラジカルを膜に供給することでカーボンを燃焼させる場合よりも、カーボンの燃焼を促進させることが可能となる。このカーボン量の低減に基づき、良好な電気特性を有する膜が得られると推定される。
これに対して、本発明者の知見によれば、現在用いられている並行平板型ＲＦプラズマ、誘導コイル（ＩＣＰ）プラズマや、ＥＣＲプラズマはプラズマ特性において以下のような問題があることが判明した。
一般に、並行平板型ＲＦプラズマは電子密度が１Ｅ９〜１１／ｃｍ３、電子温度が３〜４ｅＶである。これは電子密度が低く電子温度が高いプラズマであり、低密度のために充分な反応種を形成できず、また高い電子温度のために膜中への電荷の打ち込みや基板へのプラズマダメージなどが生じる恐れがある。また、ＩＣＰプラズマにおいては、密度は１Ｅ１０〜１２／ｃｍ３と充分であるが、電子温度が３〜４ｅＶと高く、生成すべき膜ないしは基材に対するダメージが避けられない。
また、ＥＣＲプラズマも電子密度は１Ｅ９〜１３／ｃｍ３と広い範囲で制御が可能であるが、電子温度が２〜７ｅＶと高く、かつ電子密度と電子温度はトレードオフであり、高密度でかつ低電子温度のプラズマを形成することは困難であり（上記のＢｙｅｏｎｇ−Ｏｋ Ｃｈらの文献を参照）、したがって、本発明におけるような「カーボン量の低減」を得ることは困難である。
更には、従来の並行平板型ＲＦプラズマおよびＥＣＲプラズマは、いずれも大面積化が困難であると言う共通の問題を持っているため、今後量産性の点で大きな発展が予想される３００ｍｍウェハプロセスへの応用は極めて難しい。
他方、本発明において使用する平面アンテナは、表面波プラズマの為に大面積化が容易であるため、今後量産性の点で大きな発展が予想される３００ｍｍウェハプロセスへの応用が容易という特徴を有する。
発明を実施するための最良の形態
以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
（電子デバイス用材料の製造方法）
本発明においては、酸素原子を含有するガスと、希ガスとを少なくとも含む処理ガスの存在下で、複数のスリットを有する平面アンテナ部材を介するマイクロ波照射に基づくプラズマを用いて、電子デバイス用基材の表面に成膜を行う。
（電子デバイス用基材）
本発明において使用可能な上記の電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の１種または２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、液晶デバイス材料の例としてはガラス基板等が挙げられる。
（処理ガス）
本発明において、処理ガスは、成膜物質を含有するガスと、希ガスとを少なくとも含む。処理ガスは、これらに加え、必要に応じて、後述するような他のガスを含有していてもよい。
（成膜物質）
気相堆積（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）プロセスに基づき、上記した電子デバイス用基材上に膜ないし層を与える物質である限り、本発明において使用可能な成膜物質は特に制限されない。近年の市場の要求（微細化、大面積化、低温化等）の点からは、このような成膜物質としては、例えば、ゲート絶縁膜用の成膜物質および／又は層間絶縁膜用の成膜物質が特に好適に使用可能である。
（ゲート絶縁膜用の成膜物質）
気相堆積プロセスに基づき、上記した電子デバイス用基材上にゲート絶縁膜ないし層を与える物質である限り、本発明において使用可能なゲート絶縁膜用の成膜物質は特に制限されない。上記した好適なＥＯＴが容易に得られる点からは、このゲート絶縁膜用の成膜物質は、高誘電率（Ｈｉｇｈ−ｋ）材料、すなわち誘電率が７．０以上の物質であることが好ましい。
本発明において好適に使用可能なゲート絶縁膜用の成膜物質としては、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、ＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＴｉＯ２、Ｙ２Ｏ３、ＢＳＴ（チタン酸バリウム・ストロンチウム；（Ｂａ，Ｓｒ）ＴｉＯ３））、Ｐｒ２Ｏ３、Ｇｄ２Ｏ３、ＣｅＯ２およびこれらの物質の化合物から選ばれる１以上の物質が挙げられる。
（層間絶縁膜用の成膜物質）
気相堆積プロセスに基づき、上記した電子デバイス用基材上に層間絶縁膜ないし層を与える物質である限り、本発明において使用可能な層間絶縁膜用の成膜物質は特に制限されない。層間絶縁膜は一般に厚い膜（１０００Ａ〜）であるため、高い成膜速度を有しかつ低いプラズマダメージを有する成膜方法が必要であり、本発明による高密度、低電子温度のプラズマは好適に使用可能である。また、層間絶縁膜は配線遅延を低減させる必要があるため、一般に誘電率の低い膜（Ｌｏｗ−Ｋ膜）が必要とされている。好適な低い誘電率を達成する目的から、この層間絶縁膜用の成膜物質はＳｉ、Ｃ、Ｏ、Ｆ、Ｎ、Ｈからなる群から選択される１又は２以上の原子を含むものであることが好ましい。
本発明において好適に使用可能な層間絶縁膜用の成膜物質としては、例えばＳｉＯ２、ＳｉＯ３Ｆ２、ＭＳＱ、ＨＳＱ、テフロン（ポリテトラフルオロエチレン）、ａ−Ｃ：Ｆおよびこれらの物質の化合物から選ばれる１以上の物質が挙げられる。
（有機ソース）
気相堆積プロセスに基づき、上記した電子デバイス用基材上にゲート絶縁膜ないし層を与える物質である限り、本発明において使用可能な有機ソース（有機金属化合物）は特に制限されない。
本発明において好適に使用可能な有機ソースとしては、例えば、Ｔａ（ＯＣ２Ｈ５）５、Ｚｒ（ＯＣ４Ｈ９）４、Ｈｆ（ＯＣ４Ｈ９）４等が挙げられる。
（処理ガス条件）
本発明の絶縁膜形成においては、形成可能な絶縁膜の特性の点からは、下記の条件が好適に使用できる。
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：５００〜３０００ｓｃｃｍ、より好ましくは１０００〜２０００ｓｃｃｍ、
Ｏ２：１０〜５００ｓｃｃｍ、より好ましくは４０〜２００ｓｃｃｍ、
温度：室温２５℃〜６００℃、より好ましくは２５０〜５００℃、
圧力：３．３〜２６７Ｐａ、より好ましくは６．７〜１３３Ｐａ、
マイクロ波：０．７〜４．２Ｗ／ｃｍ２、より好ましくは１．４〜４．２Ｗ／ｃｍ２、特に好ましくは１．４〜２．８Ｗ／ｃｍ２（好適なプラズマ）
本発明において好適に使用可能なプラズマの特性は、以下の通りである。
電子温度：電子温度３ｅＶ以下、更に好ましくは２ｅＶ以下
電子密度：好ましくは１Ｅ１０／ｃｍ３以上、更に好ましくは１Ｅ１１／ｃｍ３以上
プラズマ密度の均一性：±１０％
（平面アンテナ部材）
本発明の電子デバイス材料の製造方法においては、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを形成する。本発明においては、このような優れた特性を有するプラズマを用いて成膜を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。本発明においては、更に、（従来のプラズマを用いた場合に比べ）平面アンテナ部材を介してマイクロ波を照射することにより、良質な絶縁膜の形成が容易であるという利点が得られる。
本発明によれば、良質な膜（例えば、絶縁膜）を形成することができる。したがって、この絶縁膜上に他の層（例えば、電極層）を形成することにより、特性に優れた半導体装置の構造を形成することが容易である。
（絶縁膜の好適な特性）
本発明によれば、下記のように好適な特性を有する絶縁膜を容易に形成することができる。
膜中のカーボン量（ＳＩＭＳ分析法により測定）：好ましくは２０％以下、より好ましくは１５％以下
（半導体構造の好適な特性）
本発明の方法の適用すべき範囲は特に制限されないが、本発明により形成可能な良質な絶縁膜は、ＭＯＳ構造のゲート絶縁膜として特に好適に利用することができる。
（ＭＯＳ半導体構造の好適な特性）
本発明により形成可能な極めて薄く、しかも良質な絶縁膜は、半導体装置の絶縁膜（特にＭＯＳ半導体構造のゲート絶縁膜）として特に好適に利用することができる。
本発明によれば、下記のように好適な特性を有するＭＯＳ半導体構造を容易に製造することができる。なお、本発明により改質した絶縁膜の特性を評価する際には、例えば、文献（ＶＬＳＩデバイスの物理 岸野正則、小柳光正 著 丸善 Ｐ６２〜６３）に記載されたような標準的なＭＯＳ半導体構造を形成して、そのＭＯＳの特性を評価することにより、上記絶縁膜の自体の特性評価に代えることができる。このような標準的なＭＯＳ構造においては、該構造を構成する絶縁膜の特性が、ＭＯＳ特性に強い影響を与えるからである。
（製造装置の一態様）
以下、本発明の製造方法の好適な一態様について説明する。
まず本発明の電子デバイス材料の製造方法によって製造可能な半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えたＭＯＳ構造を有する半導体装置を図２を参照しつつ説明する。
図１（ａ）を参照して、この図１（ａ）において参照番号１はシリコン基板、１１はフィールド酸化膜、２はゲート絶縁膜であり、１３はゲート電極である。上述したように、本発明の製造方法によれば極めて薄く且つ良質なゲート絶縁膜２を形成することができる。このゲート絶縁膜２は、図１（ｂ）に示すように、シリコン基板１との界面に形成された、品質の高い絶縁膜との積層構造からなる場合もある。例えば１．０ｎｍの厚さの酸化膜２１およびその上部に形成された絶縁膜２２により構成されている場合もある。
この例では、この品質の高い酸化膜２１は、Ｏ２および希ガスを含む処理ガスの存在下で、Ｓｉを主成分とする被処理基体に、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することによりプラズマを形成し、このプラズマを用いて前記被処理基体表面に形成されたシリコン酸化膜（以下「ＳｉＯ２膜」という）からなることが好ましい。このようなＳｉＯ２を用いた際には、絶縁膜を形成する装置との装置構成が同じであるため、同一チャンバーで成膜することが可能であったり、同一仕様による操作性の向上、省スペース化などの利点が生じる。
本発明においては、このシリコン酸化膜２１の表面には、上述したプラズマに窒素ガスを導入することによる窒化処理を施すことが電気的膜厚低減効果の点から好ましい。または、このシリコン酸化膜２１の代わりに、Ｓｉ基材上に直接上述したプラズマに窒素ガスを導入することで形成された、プラズマ窒化膜を用いることも可能である。これらのシリコン酸化膜、酸窒化膜もしくは窒化膜上に本発明を用いたゲート絶縁膜２２を形成し、更にシリコン（ポリシリコンまたはアモルファスシリコン）を主成分とするゲート絶縁膜１３が形成される。また、本発明を用いたゲート絶縁膜２２を直接Ｓｉ基材上に成膜することも可能である。
（製造方法の一態様）
次に、このようなゲート絶縁膜２、更にその上にゲート電極１３が配設された電子デバイス材料の製造方法について説明する。
図２は本発明の電子デバイス材料の製造方法を実施するための半導体製造装置３０の全体構成の一例を示す概略図（模式平面図）である。
図２に示すように、この半導体製造装置３０のほぼ中央には、ウエハＷ（図２）を搬送するための搬送室３１が配設されており、この搬送室３１の周囲を取り囲むように、ウエハに種々の処理を行うためのプラズマ処理ユニット３２、３３、各処理室間の連通／遮断の操作を行うための二機のロードロックユニット３４および３５、種々の加熱操作を行うための加熱ユニット３６、およびウエハに種々の加熱処理を行うための加熱反応炉４７が配設されている。なお、加熱反応炉４７は、上記半導体製造装置３０とは別個に独立して設けてもよい。
ロードロックユニット３４、３５の横には、種々の予備冷却ないし冷却操作を行うための予備冷却ユニット４５、冷却ユニット４６がそれぞれ配設されている。
搬送室３１の内部には、搬送アーム３７および３８が配設されており、前記各ユニット３２〜３６との間でウエハＷ（図２）を搬送することができる。
ロードロックユニット３４および３５の図中手前側には、ローダーアーム４１および４２が配設されている。これらのローダーアーム４１および４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れすることができる。
なお、図２中のプラズマ処理ユニット３２、３３としては、同型のプラズマ処理ユニットが二基並列してセットされている。
更に、これらプラズマ処理ユニット３２およびユニット３３は、ともにシングルチャンバ型ＣＶＤ処理ユニットと交換することが可能であり、プラズマ処理ユニット３２や３３の位置に一基または二基のシングルチャンバ型ＣＶＤ処理ユニットをセットすることも可能である。
プラズマ処理が二基の場合、例えば、処理ユニット３２でＳｉＯ２膜を形成した後、処理ユニット３３でＣＶＤ膜を形成する方法を行っても良く、また処理ユニット３２および３３で並列にＳｉＯ２膜形成とＣＶＤ膜の形成を行っても良い。或いは別の装置でＳｉＯ２膜形成を行った後、処理ユニット３２および３３で並列にＣＶＤ処理を行うこともできる。
（ゲート絶緑膜成膜の一態様）
図３はゲート絶緑膜２の成膜に使用可能なプラズマ処理ユニット３２（３３）の垂直方向の模式断面図である。
図３を参照して、参照番号５０は、例えばアルミニウムにより形成された真空容器である。この真空容器５０の上面には、基板（例えばウエハＷ）よりも大きい開口部５１が形成されており、この開口部５１を塞ぐように、例えば石英や酸化アルミ等の誘電体により構成された偏平な円筒形状の天板５４が設けられている。この天板５４の下面である真空容器５０の上部側の側壁には、例えばその周方向に沿って均等に配置した１６箇所の位置にガス供給管７２が設けられており、このガス供給管７２からＯ２や希ガス、Ｎ２およびＨ２、有機ソースやシランガス等から選ばれた１種以上を含む処理ガスが、真空容器５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
天板５４の外側には、複数のスロットを有する平面アンテナ部材、例えば銅板により形成された平面アンテナ（ＲＬＳＡ）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３は、ＲＬＳＡ６０に下縁が接続された偏平な平板状導波路６３Ａと、この平板状導波路６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
ここで、本発明においては、ＵＨＦとマイクロ波とを含めて高周波領域と呼ぶものとする。すなわち、高周波電源部より供給される高周波電力は３００ＭＨｚ以上のＵＨＦや１ＧＨｚ以上のマイクロ波を含む、３００ＭＨｚ以上２５００ＭＨｚ以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
前記円筒形導波管６３Ｂの内部には、導電性材料からなる軸部６２の、一端側がＲＬＳＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
また真空容器５０内には、天板５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。更に真空容器５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
（ＲＬＳＡの一態様）
図４は本発明の電子デバイス材料の製造装置に使用可能なＲＬＳＡ６０の一例を示す模式平面図である。
この図４に示したように、このＲＬＳＡ６０では、表面に複数のスロット６０ａ、６０ａ、…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
（加熱反応炉の一態様）
図５は本発明の電子デバイス材料の製造装置に使用可能な加熱反応炉４７の一例を示す垂直方向の模式断面図である。
図５に示すように、加熱反応炉４７の処理室８２は、例えばアルミニウム等により気密可能な構造に形成されている。この図５では省略されているが、処理室８２内には加熱機構や冷却機構を備えている。
図５に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、ゲート電極形成の原料となる、例えばシラン等の各種のガス（電極形成ガス）を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる排気手段（図示せず）に接続されている。この排気手段により、処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
この図５に示した態様においては、ウエハＷと同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
この載置台８７は、必要に応じて、載置したウエハＷを回転できるような機構になっている。
図５中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図５中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示せず）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
（絶縁膜形成の態様）
次に、上述した装置を用いて、ウエハＷ上にゲート絶縁膜２からなる絶縁膜を形成する方法の好適な一例について説明する。
図６は本発明の方法における各工程の流れの一例を示すフローチャートである。
図６を参照して、まず、前段の工程でウエハＷ表面にフィールド酸化膜１１（図１（ａ））を形成する。その後、ゲート絶縁膜を形成する前の前洗浄（ＲＣＡ洗浄）をほどこす。
次いでプラズマ処理ユニット３２（図２）内の真空容器５０の側壁に設けたゲートバルブ（図示せず）を開いて、搬送アーム３７、３８により、前記シリコン基板１表面にフィールド酸化膜１１が形成されたウエハＷを載置台５２（図３）上に載置する。
続いてゲートバルブを閉じて内部を密閉した後、真空ポンプ５５により排気管５３を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部６１より例えば１．８０ＧＨｚ（２２００Ｗ）のマイクロ波を発生させ、このマイクロ波を導波路により案内してＲＬＳＡ６０および天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、更に平板状導波路６３Ａを後方向に伝送していき、ＲＬＳＡ６０のスロット６０ａより放射され、天板５４を透過して真空容器５０に導入される。この際マイクロ波を用いているため高密度低電子温度のプラズマが発生し、またマイクロ波をＲＬＳＡ６０の多数のスロット６０ａから放射しているため、このプラズマが均一な分布となる。
次いで、載置台５２の温度を調節してウエハＷを例えば４００℃に加熱しながら、ガス供給管７２より酸化膜形成用の処理ガスであるクリプトンやアルゴン等の希ガスと、Ｏ２ガスとを、それぞれ２０００ｓｃｃｍ、２００ｓｃｃｍの流量を１３３Ｐａの圧力下で導入して下地酸化膜２１を形成する。
この工程では、導入された処理ガスはプラズマ処理ユニット３２内にて発生したプラズマ流により活性化（ラジカル化）され、このプラズマにより図７（ａ）の模式断面図に示すように、シリコン基板１の表面が酸化されて酸化膜（ＳｉＯ２膜）２１が形成される。こうしてこの酸化処理を例えば１０秒間行い、０．８ｎｍの厚さのゲート酸化膜またはゲート酸窒化膜用下地酸化膜（下地ＳｉＯ２膜）２１を形成することができる。
次に、ゲートバルブ（図示せず）を開き、真空容器５０内に搬送アーム３７、３８（図２）を進入させ、載置台５２上のウエハＷを受け取る。この搬送アーム３７、３８はウエハＷをプラズマ処理ユニット３２から取り出した後、隣接するプラズマ処理ユニット３３内の載置台にセットする。また、用途により、ゲート酸化膜上にユニット３３での処理をせずに熱反応炉４７に移動する場合もある。
（窒化含有層形成の態様）
次いで、このプラズマ処理ユニット３３内でウエハＷ上に本発明に基づいたＣＶＤ成膜処理が施され、先に形成された下地酸化膜（下地ＳｉＯ２）２１の表面上にＨｉｇｈ−Ｋ絶縁膜２２（図７（ｂ））が形成される。
このＨｉｇｈ−Ｋ ＣＶＤ成膜処理の際には、例えば真空容器５０内にて、ウェハ温度が例えば４００℃、プロセス圧力が例えば６６．７Ｐａ（５００ｍＴｏｒｒ）の状態で、容器５０内にガス導入管によりアルゴンガスとＯ２ガス、気化器により気化されたＨｆ（ＯＣ４Ｈ９）４ガスと、その気化されたガスを気化器から真空容器内に運ぶために用いられるキャリアガス（Ｎ２ガスやアルゴンガスを始めとする希ガス）とを導入する。例えばアルゴンガスを２０００ｓｃｃｍ、Ｏ２ガスを２００ｓｃｃｍ、Ｈｆ（ＯＣ４Ｈ９）４ガスを１０ｓｃｃｍ、キャリアガス（Ｎ２）を１０００ｓｃｃｍ導入する。
その一方で、マイクロ波電源部６１より例えば２Ｗ／ｃｍ２のマイクロ波を発生させ、このマイクロ波を導波路により案内してＲＬＳＡ６０ｂおよび天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
（ＣＶＤ絶縁膜２２の形成）
この工程（ＣＶＤ絶縁膜２２の形成）では、導入されたガスはプラズマ化し、ＨｆやＯラジカルが形成される。このＨｆやＯラジカルがウエハＷ上面上のＳｉＯ２膜上で反応し、比較的短時間でＳｉＯ２膜表面にＨｆＯ２を形成する。このようにして図７（ｂ）に示すように、ウエハＷ上の下地酸化膜（下地ＳｉＯ２膜）２１の表面にＨｉｇｈ−Ｋ絶縁膜２２が形成される。
このＣＶＤ処理を例えば２０秒行うことで、換算膜厚１．５ｎｍ程度の厚さのゲート絶縁膜を形成することができる。
（ゲート電極形成の態様）
次に、ウエハＷ上のＳｉＯ２膜上または下地ＳｉＯ２膜上にＨｉｇｈ−Ｋ ＣＶＤ膜を形成した絶縁膜上にゲート電極１３（図１（ａ））を形成する。このゲート電極１３を形成するためには、ゲート酸化膜またはゲート酸窒化膜が形成されたウエハＷをそれぞれプラズマ処理ユニット３２または３３内から取り出し、搬送室３１（図２）側に一旦取り出し、しかる後に加熱反応炉４７内に収容する。加熱反応炉４７内では所定の処理条件下でウエハＷを加熱し、ゲート酸化膜またはゲート酸窒化膜上に所定のゲート電極１３を形成する。
このとき、形成するゲート電極１３の種類に応じて処理条件を選択することができる。
即ち、ポリシリコンからなるゲート電極１３を形成する場合には、例えば処理ガス（電極形成ガス）として、ＳｉＨ４を使用し、２０〜３３Ｐａ（１５０〜２５０ｍＴｏｒｒ）の圧力、５７０〜６３０℃の温度条件下で処理する。
また、アモルファスシリコンからなるゲート電極１３を形成する場合には、例えば処理ガス（電極形成ガス）として、ＳｉＨ４を使用し、２０〜６７Ｐａ（１５０〜５００ｍＴｏｒｒ）の圧力、５２０〜５７０℃の温度条件下で処理する。
更に、ＳｉＧｅからなるゲート電極１３を形成する場合には、例えばＧｅＨ４／ＳｉＨ４＝１０／９０〜６０／４０％の混合ガスを使用し、２０〜６０Ｐａの圧力、４６０〜５６０℃の温度条件下で処理する。
（酸化膜の品質）
上述した工程では、ゲート酸化膜またはＨｉｇｈ−Ｋゲート絶縁膜用下地酸化膜を形成するに際し、処理ガスの存在下で、Ｓｉを主成分とするウエハＷに、複数のスロットを有する平面アンテナ部材（ＲＬＳＡ）を介してマイクロ波を照射することにより酸素（Ｏ２）および希ガスとを含むプラズマを形成し、このプラズマを用いて前記被処理基体表面に酸化膜を形成しているため、ＣＶＤ膜形成と同じ動作原理で下地酸化膜を作れることから、同一仕様による操作性の向上、省スペース化等が可能となる。また、同一原理で酸化およびＣＶＤ成膜を行えるために、同一チャンバーで連続的に酸化とＣＶＤ処理を行うことも可能である。
（品質Ｇａｔｅ絶縁膜形成のメカニズムの推定）
また、上記の工程で得られるＨｉｇｈ−Ｋ Ｇａｔｅ絶縁膜は優れた品質を備えている。その理由は、本発明者の知見によれば、以下のように推定される。
上記ＲＬＳＡによって生成される酸素ラジカルは高密度であるため、Ｈｉｇｈ−Ｋ絶縁膜成膜中、同時に成膜ソースに含まれるカーボンを燃焼させることが可能である。また、熱ＣＶＤによるラジカル形成に比べ、低温（３００℃程度）でも高密度の酸素ラジカルを生成でき、熱によるＨｉｇｈ−Ｋ物質の結晶化に伴うデバイス特性の劣化などを避けて成膜を行うことが可能である。
（好適なＭＯＳ特性の推定メカニズム）
更に、上記第３の工程において特定条件下で加熱処理して得られるゲート電極を形成することにより、ＭＯＳ型半導体構造は優れた特性を備えている。その理由は、本発明者の知見によれば、以下のように推定される。
本発明においては、上述したように極めて薄く、且つ良質なゲート絶縁膜を形成することができる。このような良質なゲート絶縁膜（ゲート酸化膜および／又はＨｉｇｈ−Ｋゲート絶縁膜）と、その上に形成したゲート電極（例えば、ＣＶＤによるポリシリコン、アモルファスシリコン、ＳｉＧｅ）との組合せに基づき、良好なトランジスタ特性（例えば、良好な界面特性）を実現することが可能となる。
例えば、図２に示すようなクラスター化を行うことで、ゲート酸化膜およびＨｉｇｈ−ｋゲート絶縁膜形成と、ゲート電極形成との間における大気への暴露を避けることが可能となり、界面特性の更なる向上が可能となる。
以下、実施例により本発明を更に具体的に説明する。
実施例
図８に通常の熱ＣＶＤで作製されたＺｒＯ２のオージェ電子分光によるプロファイルを示す。（Ｍ．Ａ．Ｃａｍｅｒｏｎ，Ｓ．Ｍ．Ｇｅａｇｅ Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ３４８（１９９９）ＰＰ９０〜９８）。横軸にスパッタ時間（深さ方向への膜厚に相当）、縦軸に含有量を示した。図に示されるように膜中にカーボン（Ｃ）が１０〜２０％含まれていることが分る。
図９にＥＣＲプラズマＣＶＤを用いて作製されたＺｒＯ２膜のカーボン含有量を表した図を示す（Ｂｙｅｏｎｇ−Ｏｋ Ｃｈｏ，Ｓａｎｄｙ Ｌａｏ，Ｌｉｎ Ｓｈａ，ａｎｄ Ｊａｎｅ Ｐ．Ｃｈａｎｇ，Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ａ １９（６），Ｎｏｖ／Ｄｅｃ ２００１ ｐｐ２７５１−２７６１から抜粋）。横軸はプラズマの発光強度の比、縦軸はＸＰＳ分析から求めた膜中のカーボン濃度である。横軸の発光強度の比について説明する。プラズマをＯＥＳ（Ｏｐｔｉｃａｌ Ｅｍｉｔｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて発光分析した場合、５１６．５２ｎｍの波長の光はカーボン（Ｃ２）の発光を表し、７７７．４２ｎｍの光はＯの発光を表す。
この図９に示されるように、Ｃ２の発光と膜中のカーボン濃度は比例関係にあることが分っている。図９で問題となるのは縦軸のＸＰＳ分析結果であるが、Ｃ２の発光が小さいようなプロセス条件下では縦軸のカーボン濃度は測定環境のリファレンスウェハと同等の濃度を保っていることが分る。図８、図９から、プラズマプロセスの優位性が示されている。また、図９のような発光分析を行うことで、膜の分析を行うことなく大まかな膜中のカーボン濃度を予想できるため、プラズマを用いることでプロセスの最適化が容易になる可能性が有る。
図１０に、図９に用いたＥＣＲプラズマの電子温度を示す（上記したＢｙｅｏｎｇ−Ｏｋ Ｃｈｏらの文献より抜粋）。図のようにもっとも電子温度が低い場合でも２ｅＶ以上の温度を持っていることが分る。また、電子密度は１Ｅ１１〜１２／ｃｍ３と報告されているが、低電子温度と高電子密度はトレードオフであり、２ｅＶにおいて高い電子密度を維持することは困難である。
図１１〜１２に本発明で提案している平面アンテナ部材を介してマイクロ波を照射した場合におけるプラズマの電子温度と密度とを測定した結果を示す。反応室を真空（背圧１Ｅ−４Ｐａ以下）に落とした後、ＡｒガスとＯ２ガスをそれぞれ１０００ｓｃｃｍ、２０ｓｃｃｍ導入し、圧力を７Ｐａ〜７０Ｐａに保った。その反応室上部に設置された石英性の天板上から平面アンテナ部材を介してマイクロ波を導入し、ＡｒとＯのプラズマを発生させた。プラズマ中にラングミュアプローブを差込み、プラズマ容量を測定することでプラズマ温度と密度を計算した。図１１、図１２のプラズマ評価結果に示されるように、本方法により電子密度１Ｅ１２、電子温度１．５ｅＶのプラズマを形成することが可能となっている。また、電子密度、電子温度ともに半径１５０ｍｍ程度まで均一な特性を有しており、更なるアンテナ部材の最適化により、大口径ウェハ（３００ｍｍウェハ）への応用が可能である。
図１１、図１２ともにプロセスガスではなく、ＡｒとＯ２ガスのみを用いたプラズマにて計測を行っているが、プロセスガス雰囲気に近いＣＨ４ガスを導入した場合は、一般に電子温度が低くなり、更にダメージの少ないプラズマとなることが予想される（上記したＢｙｅｏｎｇ−Ｏｋ Ｃｈｏらの文献を参照）。
以上から、本発明のように平面アンテナ部材を介してマイクロ波を照射することにより形成されるプラズマを用いて、高誘電率物質を成膜することでカーボン濃度が抑制された高品質の高誘電率物質の成膜が可能となると考える。また、プロセスは〜４００℃程度の低温で行えるため、熱安定性の乏しいＺｒＯ２やＨｆＯ２などの物質への応用も可能となる。
また、本発明では成膜する物質を高誘電率物質に限定して述べてきたが、本発明を用いたプラズマＣＶＤ法を層間絶縁膜などのそれ以外の物質を成膜する際に用いることも可能である。
産業上の利用可能性
上述したように本発明によれば、良好な電気特性を有する絶縁膜を与えるべき、電子デバイス材料の製造方法が提供される。
【図面の簡単な説明】
図１は、本発明の電子デバイス材料の製造方法により製造可能な半導体装置の一例を示す模式的な垂直断面図である。
図２は、本発明の電子デバイス材料の製造方法を実施するための半導体製造装置の一例を示す模式平面図である。
図３は、本発明の電子デバイス材料の製造方法に使用可能な平面アンテナ（ＲＬＳＡ；Ｓｌｏｔ Ｐｌａｎｅ ＡｎｔｅｎｎａないしＳＰＡと称される場合もある）・プラズマ処理ユニットの一例を示す模式的な垂直断面図である。
図４は、本発明の絶縁膜の改質装置に使用可能な平面アンテナ（ＲＬＳＡ）の一例を示す模式的な平面図である。
図５は、本発明の電子デバイス材料の製造方法に使用可能な加熱反応炉ユニットの一例を示す模式的な垂直断面図である。
図６は、本発明の製造方法における各工程の一例を示すフローチャートである。
図７は、本発明の方法による膜形成の一例を示す模式断面図である。
図８は、通常の熱ＣＶＤで作製されたＺｒＯ２のオージェ電子分光によるプロファイルを示すグラフである。
図９は、プラズマの発光強度の比と、ＸＰＳ分析から求めた膜中のカーボン濃度との関係を示す。
図１０は、図９に用いたＥＣＲプラズマの電子温度を示すグラフである。
図１１は、平面アンテナ部材を介してマイクロ波を照射した場合におけるプラズマの電子密度の水平方向分析を示すグラフである。
図１２は、平面アンテナ部材を介してマイクロ波を照射した場合におけるプラズマの電子温度の水平方向分析を示すグラフである。

Claims (12)

  1. 成膜物質を含有するガスと、希ガスとを少なくとも含む処理ガスの存在下で、複数のスリットを有する平面アンテナ部材を介するマイクロ波照射に基づくプラズマを用いて、電子デバイス用基材の表面に成膜を行うことを特徴とする電子デバイス材料の製造方法。
  2. 前記電子デバイス用基材が、半導体装置用の基材である請求項１に記載の電子デバイス材料の製造方法。
  3. 前記電子デバイス用基材が、Ｓｉを主成分とする基材である請求項１または２に記載の電子デバイス材料の製造方法。
  4. 前記成膜により、基材上に絶縁膜が成膜される請求項１〜３のいずれかに記載の電子デバイス材料の製造方法。
  5. 前記成膜物質が、電界効果トランジスタのゲート絶縁膜用の成膜物質である請求項４に記載の電子デバイス材料の製造方法。
  6. 前記ゲート絶縁膜用の成膜物質がＳｉＯ２、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、ＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＴｉＯ２、Ｙ２Ｏ３、ＢＳＴ（チタン酸バリウム・ストロンチウム；（Ｂａ，Ｓｒ）ＴｉＯ３））、Ｐｒ２Ｏ３、Ｇｄ２Ｏ３、ＣｅＯ２およびこれらの物質の化合物から選ばれる１以上の物質を含む請求項４または５に記載の電子デバイス材料の製造方法。
  7. 前記処理ガスが、更に有機ソース（有機金属化合物）を含むガスである請求項１〜６のいずれかに記載の電子デバイス材料の製造方法。
  8. 前記絶縁膜の膜中カーボン濃度が１５％以下である請求項４〜７のいずれかに記載の電子デバイス材料の製造方法。
  9. 前記成膜物質が層間絶縁膜用の成膜物質である請求項４に記載の電子デバイス材料の製造方法。
  10. 前記層間絶縁膜用の成膜物質がＳｉ、Ｃ、Ｏ、Ｆ、Ｎ、Ｈからなる群から選択される１又は２以上の原子を含む請求項９に記載の電子デバイス材料の製造方法。
  11. 前記プラズマが電子温度２ｅＶ以下、電子密度が１Ｅ１１／ｃｍ３以上のプラズマである請求項１〜１０のいずれかに記載の電子デバイス材料の製造方法。
  12. 前記電子デバイスが半導体装置である請求項１〜１１のいずれかに記載の電子デバイス材料の製造方法。
JP2003585169A 2002-03-29 2003-03-31 電子デバイス材料の製造方法 Withdrawn JPWO2003088342A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002097921 2002-03-29
JP2002097921 2002-03-29
PCT/JP2003/004128 WO2003088342A1 (fr) 2002-03-29 2003-03-31 Procede de fabrication de materiau d'un dispositif electronique

Publications (1)

Publication Number Publication Date
JPWO2003088342A1 true JPWO2003088342A1 (ja) 2005-08-25

Family

ID=29240178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003585169A Withdrawn JPWO2003088342A1 (ja) 2002-03-29 2003-03-31 電子デバイス材料の製造方法

Country Status (6)

Country Link
US (1) US20050227500A1 (ja)
JP (1) JPWO2003088342A1 (ja)
KR (1) KR20040108697A (ja)
AU (1) AU2003221059A1 (ja)
TW (1) TWI268546B (ja)
WO (1) WO2003088342A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569497B2 (en) * 2002-07-30 2009-08-04 Tokyo Electron Limited Method and apparatus for forming insulating layer
JP4659377B2 (ja) * 2004-03-19 2011-03-30 株式会社 液晶先端技術開発センター 絶縁膜の形成方法
US8749063B2 (en) * 2005-01-28 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4914573B2 (ja) 2005-02-25 2012-04-11 キヤノンアネルバ株式会社 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP5052033B2 (ja) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5235051B2 (ja) * 2005-08-31 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5459899B2 (ja) 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102460638A (zh) 2009-06-26 2012-05-16 东京毅力科创株式会社 通过无定形碳(少量添加硅)的含氧掺杂改善氟碳化合物(CFx)膜的粘附性的技术
JP4523994B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
JP4523995B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
US9984906B2 (en) * 2012-05-25 2018-05-29 Tokyo Electron Limited Plasma processing device and plasma processing method
CN111148677B (zh) * 2017-10-12 2023-03-24 日产自动车株式会社 自动驾驶车辆的控制方法及控制装置
US11598279B2 (en) 2017-10-26 2023-03-07 Nissan Motor Co., Ltd. Control method and control device for automated vehicle
TW202340495A (zh) * 2019-02-11 2023-10-16 美商應用材料股份有限公司 物理氣相沉積方法
JP2022038380A (ja) * 2020-08-26 2022-03-10 東京エレクトロン株式会社 成膜方法および成膜装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2925535B2 (ja) * 1997-05-22 1999-07-28 キヤノン株式会社 環状導波路を有するマイクロ波供給器及びそれを備えたプラズマ処理装置及び処理方法
US6497783B1 (en) * 1997-05-22 2002-12-24 Canon Kabushiki Kaisha Plasma processing apparatus provided with microwave applicator having annular waveguide and processing method
JPH11220024A (ja) * 1998-02-03 1999-08-10 Hitachi Ltd 半導体集積回路の製造方法及びその製造装置
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
JP2000357690A (ja) * 1999-06-15 2000-12-26 Matsushita Electric Ind Co Ltd 絶縁膜、その形成方法およびその絶縁膜を用いた半導体装置
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP2001217415A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6479404B1 (en) * 2000-08-17 2002-11-12 Agere Systems Inc. Process for fabricating a semiconductor device having a metal oxide or a metal silicate gate dielectric layer

Also Published As

Publication number Publication date
KR20040108697A (ko) 2004-12-24
TWI268546B (en) 2006-12-11
AU2003221059A1 (en) 2003-10-27
US20050227500A1 (en) 2005-10-13
TW200402093A (en) 2004-02-01
WO2003088342A1 (fr) 2003-10-23

Similar Documents

Publication Publication Date Title
JP3916565B2 (ja) 電子デバイス材料の製造方法
JP4850871B2 (ja) 絶縁膜の形成方法
JP4001498B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成システム
US7858536B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8021987B2 (en) Method of modifying insulating film
US20070218687A1 (en) Process for producing materials for electronic device
US20060269694A1 (en) Plasma processing method
US20090239364A1 (en) Method for forming insulating film and method for manufacturing semiconductor device
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
JPWO2006132262A1 (ja) プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置
JP4083000B2 (ja) 絶縁膜の形成方法
WO2003088345A1 (fr) Materiau pour dispositif electronique et procede de fabrication correspondant
JP2007251204A (ja) 絶縁膜の形成方法
JP4361078B2 (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060511

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070207