WO2005098961A1 - ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム - Google Patents

ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム Download PDF

Info

Publication number
WO2005098961A1
WO2005098961A1 PCT/JP2005/007043 JP2005007043W WO2005098961A1 WO 2005098961 A1 WO2005098961 A1 WO 2005098961A1 JP 2005007043 W JP2005007043 W JP 2005007043W WO 2005098961 A1 WO2005098961 A1 WO 2005098961A1
Authority
WO
WIPO (PCT)
Prior art keywords
forming
film
gate insulating
insulating film
hafnium silicate
Prior art date
Application number
PCT/JP2005/007043
Other languages
English (en)
French (fr)
Inventor
Tsuyoshi Takahashi
Kouji Shimomura
Genji Nakamura
Shintaro Aoyama
Kazuyoshi Yamazaki
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US11/547,671 priority Critical patent/US20080233764A1/en
Priority to EP05728581A priority patent/EP1742273A4/en
Publication of WO2005098961A1 publication Critical patent/WO2005098961A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Definitions

  • the present invention relates to a method for forming a gate insulating film, a storage medium, and a computer program.
  • the present invention relates to a method for forming a gate insulating film, and more particularly, to a method for forming a gate insulating film using a hafnium silicon (HHfSiOx) -based material.
  • the invention further relates to a computer-readable storage medium and a computer program for performing the above method.
  • a value of about 5 nm or less is required.
  • a high dielectric constant material a so-called high-k material, is attracting attention.
  • hafnium silicate (HfSiO 2) has a high heat resistance and a high dielectric constant, and can be formed by CVD. Therefore, research is being conducted as a candidate for a next-generation gate insulating film.
  • CVD chemical vapor deposition
  • the stability of the membrane that may occur is not enough.
  • Non-Patent Document 1 the H and N silicate films are made of HTB (Nudium Tetra Tertiary Butoxide) as a hafnium raw material.
  • the film is formed by MO-CVD (organic metal CVD) using TEOS (tetraethoxysilane) as a silicon raw material.
  • the present invention has been made in view of a powerful situation, and a gate capable of forming a gate insulating film having a hafnium silicate-based material having a good surface roughness despite its thin film thickness.
  • An object of the present invention is to provide a method for forming an insulating film.
  • Another object of the present invention is to provide a computer-readable storage medium and a computer program for performing such a method.
  • the equivalent SiO capacity film thickness is 1.45.
  • a method for forming a gate insulating film having a thickness of nm or less on a silicon substrate comprising the steps of cleaning the surface of the silicon substrate to obtain a clean surface substantially free of oxygen, and an amide-based organic hafnium compound.
  • an amide-based organosilicon conjugate can be used as the silicon-containing raw material.
  • tetrakisdiethylaminohafnium can be suitably used as the amide-based organic hafnium compound
  • tetrakisdimethylaminosilane can be suitably used as the amide-based organic silicon conjugate.
  • the oxidation treatment and the nitridation treatment can be performed using plasma.
  • the oxidation treatment and the nitridation treatment can be performed continuously by one plasma processing apparatus.
  • the oxidation treatment and the nitridation treatment are performed using plasma formed by radiating microwaves from a slot antenna!
  • a gate insulating film having an equivalent SiO capacity thickness of 1.45 nm or less is used.
  • a method for forming a gate insulating film formed on a silicon substrate comprising: cleaning a surface of a silicon substrate to a clean surface substantially free of oxygen; and forming a silicon oxide film on the clean surface of the silicon substrate.
  • an alkoxide-based organic silicon compound can be used as the silicon-containing raw material.
  • hafnium tetratertiary butoxide can be suitably used as the alkoxide-based organic hafnium compound
  • tetraethoxysilane can be suitably used as the alkoxide-based organic silicon conjugate.
  • the thickness of the underlayer is 0.4 nm or more.
  • the nitriding treatment is preferably performed using plasma, and in this case, it is preferable to use plasma generated by radiating microwaves by a slot antenna.
  • an oxidation treatment on the hafnium silicate film prior to the nitriding treatment is preferably performed using plasma.
  • This oxidation treatment is also preferably performed using plasma formed by radiating a micro mouth wave by a slot antenna.
  • the nitriding treatment and the oxidizing treatment are performed by plasma, it is preferable that these are successively performed by one plasma processing apparatus.
  • the treatment for forming the base film is performed by any one of a treatment using ultraviolet excited radicals and a treatment using remote plasma, or both. Of these, oxidation treatment with ultraviolet-excited radicals, or oxidation treatment with ultraviolet-excited radicals and nitriding treatment with remote plasma are particularly preferred.
  • a gate insulating film having an equivalent SiO capacity thickness of 1.45 nm or less is formed.
  • a method for forming a gate insulating film formed on a silicon substrate comprising the steps of: cleaning the surface of the silicon substrate to have a substantially oxygen-free clean surface; and using tetrakis (ethylethylamino) dimethyl and tetrakis (dimethylamino) silane.
  • Forming a hafnium silicate film on the clean surface of the silicon substrate by a CVD process A step of performing an oxidation treatment on the hafnium silicate film using plasma formed by radiating a microwave, and a step of performing the oxidation treatment using plasma formed by radiating a microwave by a slot antenna. Performing a nitriding treatment on the silicate film.
  • the step of forming the hafnium silicate film is preferably performed at a film formation temperature in the range of 500 to 650 ° C, particularly 500 to 550 ° C. It is preferable to carry out in the range of C.
  • the step of forming the hafnium silicate film includes a first step of forming a film having a relatively high temperature and a relatively high Si concentration, and a step of forming a film having a relatively low temperature and a relatively high Si concentration. And a second step of forming a film having a low density. Further, the step of forming the hafnium silicate film is preferably performed at a film forming pressure of 600 Pa or less.
  • the step of forming the hafnium silicate film is preferably performed with an oxygen partial pressure of 40 Pa or less. It is preferable that the step of forming the hafnium silicate film is performed with the flow ratio of tetrakis-ethyl-amino hafnium to tetrakis-dimethylaminosilane being 1 or more.
  • a gate insulating film having an equivalent SiO capacity thickness of 1.45 nm or less is formed.
  • a method for forming a gate insulating film formed on a silicon substrate comprising: cleaning a surface of a silicon substrate to a clean surface substantially free of oxygen; and forming a silicon oxide film on the clean surface of the silicon substrate.
  • the treatment for forming the base film is performed by one or both of treatment using ultraviolet excited radicals and treatment using remote plasma.
  • an oxidation treatment using an ultraviolet-excited radical, or an oxidation treatment using an ultraviolet-excited radical and a nitriding treatment using a remote plasma are particularly preferable.
  • the step of cleaning the surface of the silicon substrate can be suitably performed using a hydrofluoric acid-based cleaning agent. Also, in terms of the SiO capacitance of the gate insulating film,
  • the film thickness is preferably 1.4 nm or less, more preferably 1.2 nm or less.
  • a computer-readable storage medium storing software for causing a computer to execute a control program, wherein the control program is configured to execute an amide-based organic hafnium compound and a silicon Forming a hafnium silicate film on a clean surface of a silicon substrate that has been cleaned so that the surface becomes a clean surface substantially free of oxygen by a CVD process using the contained material;
  • the processing system performs a step of performing an oxidation treatment on the silicate film and a step of performing a nitridation treatment on the hafnium silicate film after the oxidation treatment.
  • a computer readable storage medium for controlling a processing system to form a lower gate insulating film on a silicon substrate.
  • the surface is substantially free of oxygen by a CVD process using an amide-based organic halogen compound and a silicon-containing raw material, which is operated on a computer and executed.
  • a step of forming a hafnium silicate film on the clean surface of the silicon substrate which has been cleaned so as to be a clean surface a step of performing an oxidation treatment on the hafnium silicate film, and a step of performing the oxidation treatment on the hafnium silicate film.
  • the process system performs the process of nitriding the silicate film and the gate insulating film with a SiO capacity equivalent thickness of 1.45 nm or less.
  • a computer program includes software for controlling a processing system as formed above.
  • a computer-readable storage medium storing software for causing a computer to execute a control program, wherein the control program is configured such that, when the computer executes, the surface has substantially no oxygen.
  • the CVD system performs a process of forming a hafnium silicate film on the underlayer film and a process of nitriding the hafnium silicate film in the processing system.
  • a computer-readable storage medium for controlling a system is provided.
  • a silicon oxide film is formed on a clean surface of a silicon substrate which is operated on a computer and which is cleaned so that the surface is substantially free of oxygen at the time of execution.
  • a computer program including software for controlling a processing system so that a gate insulating film is formed on a silicon substrate.
  • the surface is directly subjected to MO-CVD. Then, a hafnium silicate film is formed on the purified surface, and then the hafnium silicate film is modified by performing an oxidizing process and a nitriding process, and is decomposed as a hafnium raw material when forming a gate oxide film.
  • a hafnium silicate film is formed on the purified surface, and then the hafnium silicate film is modified by performing an oxidizing process and a nitriding process, and is decomposed as a hafnium raw material when forming a gate oxide film.
  • the surface roughness of the film can be reduced, and the leakage current can be reduced.
  • the surface of a silicon substrate is cleaned to be a clean surface substantially free of oxygen, and a silicon oxide film or a silicon oxide film is formed thereon.
  • a hafnium silicate film is formed by MO-CVD using an alkoxide-based organic hafnium compound and a silicon raw material, and then a nitriding treatment is performed on the hafnium silicate film.
  • a hafnium silicate film is formed using an alkoxide-based organic hafnium compound, and then a nitriding treatment is performed on the hafnium silicate film.
  • EOT equivalent SiO capacity due to the presence of the underlying film.
  • the surface roughness of the gate insulating film can be reduced, and the leakage current can be reduced.
  • FIG. 1 is a view for explaining steps of a method for forming a gate insulating film according to a first embodiment of the present invention.
  • ⁇ 2 A plan view showing a processing system for realizing the method of the first embodiment of the present invention.
  • ⁇ 3 A cross-sectional view showing a film forming apparatus mounted on one multi-chamber apparatus of the processing system of FIG.
  • ⁇ 4 shows the relationship between the temperature at the time of film formation, the normalized leak current value A lg * and the Si concentration of the hafnium silicate film in the hafnium silicate film formation process of the first embodiment of the present invention.
  • FIG. 5 is a diagram showing the relationship between the temperature at the time of film formation, ⁇ EOT and the Si concentration of the silicate film in the hafnium silicate film formation step of the first embodiment of the present invention.
  • FIG. 6 is a view showing a relationship between EOT and a leakage current value when a film forming pressure is changed in a hafnium silicate film forming process according to the first embodiment of the present invention.
  • FIG. 7 is a view showing the relationship between the film forming pressure and the normalized leak current value A lg * in the hafnium silicate film forming step of the first embodiment of the present invention.
  • FIG. 8 is a diagram showing the relationship between the oxygen partial pressure, ⁇ EOT, and the Si concentration in the silicate film in the hafnium silicate film forming step of the first embodiment of the present invention.
  • [9] A diagram showing the relationship between the TDEAT ZTDMAS flow rate ratio, ⁇ EOT, and the Si concentration of the platinum silicate film in the hafnium silicate film forming step of the first embodiment of the present invention.
  • FIG. 10 is a sectional view showing a plasma processing apparatus mounted on the processing system of FIG. 2.
  • FIG. 12 is a view illustrating a step of a method for forming a gate insulating film according to the second embodiment of the present invention.
  • FIG. 4 is a diagram showing the relationship between EOT and leakage current when a hafnium silicate film is formed using TEOS) and post-processing is performed using plasma.
  • FIG. 16 A base film is provided, a hafnium silicate film is formed thereon using an alkoxide-based material (HTB + TEOS) of the second embodiment of the present invention, and post-processing by plasma is performed.
  • HTB + TEOS alkoxide-based material
  • FIG. 17 is a view showing a result of obtaining EOT and leak current for each type of a base film forming process and a post-process after forming a film in the second embodiment of the present invention.
  • FIG. 18 In the second embodiment of the present invention, after forming a base film under the same conditions, post-processing after film formation, film thickness of hafnium silicate film (3 nm, 4 nm) and Si concentration (50%, 70%). The figure which shows the result of having calculated EOT when changing (%).
  • FIG. 19 is a view showing a result of obtaining an EOT when a base film forming process, a post-process after the film formation, and a change in the thickness of the silicate film are performed in the second embodiment of the present invention.
  • FIG. 20 is a graph for explaining the effect of the second embodiment of the present invention.
  • FIG. 1 is a process chart for explaining a method for forming a gate insulating film according to the first embodiment of the present invention.
  • a silicon wafer 1 is first, as shown in FIG. 1A, a silicon wafer 1 is
  • the surface of the silicon wafer 1 is washed by immersing it in a (DHF) solution to make the surface substantially free of oxygen (step 1).
  • DHF dihydrogen fluoride
  • 1% hydrofluoric acid 1% hydrofluoric acid (HF content: 0.5 vol%) can be used.
  • the treatment is performed at room temperature for 1 to 3 minutes.
  • a hafnium silicate (HfSiOx) film 2 is formed by CVD (MO-CVD) using an organic metal (step 2).
  • a hafnium raw material, a silicon raw material, and an oxidizing agent are used as film forming raw materials.
  • an amide-based organic hafnium compound for example, TDEAH (tetrakis-ethylamino-hafide) is used.
  • an amide-based organosilicon conjugate for example, TDMAS (tetrakisdimethylaminosilane) is used as the silicon raw material.
  • TDEAH and TDMAS are as shown in the following formulas (1) and (2), respectively.
  • Hf and Si at the center of the molecule are bonded to four N atoms.
  • the oxide silicate film 2 formed as described above is subjected to plasma oxidation treatment (step 3).
  • This plasma oxidizing treatment fills oxygen defects in the hafnium silicate film 2 and removes remaining impurities such as C, and forms an interface between the silicon wafer 1 and the hafnium silicate film (HHfSiOx) film 2. It has the effect of forming a thin oxidized film 3 to improve the interfacial morphology.
  • a plasma having a low electron temperature and a high density from the viewpoint of not damaging the hafnium silicate film 2.
  • microwave plasma using a slot antenna, inductively coupled plasma (ICP), surface reflected wave plasma, and magnetron plasma are used.
  • the plasma nitriding treatment is performed on the hafnium silicate film 2 that has been subjected to the plasma oxidation treatment (step 4).
  • This plasma nitriding prevents the hafnium silicate from separating into HfO and SiO, and further increases the dielectric constant by nitriding.
  • the gate insulating film 4 having an EOT (Equivalent Oxide Thickness) of 1.45 nm or less is formed by such a series of steps.
  • an amide-based organic hafnium compound for example, TDEAH is used as a haf-pum raw material
  • an amide-based Forces using organosilicon compounds for example, TDMAS.As shown in the above structural formula, these compounds have four N atoms around the central metal atom, so the molecular structure is easily cut between the metal atom and the N atom. Adsorbs to silicon wafer with small force S.
  • the surface roughness of the gate insulating film is determined by the center line roughness.
  • the Ra can be smaller than 0.3 nm, and the leakage current can be reduced.
  • the film thickness becomes 1.45 nm or less by EOT.
  • the surface roughness of the gate insulating film is about 0.35 nm in center line roughness Ra, and the surface roughness does not improve.
  • the film is formed on the substrate using the TDEAH-TDMAS-based material of the present embodiment, even if the thickness of the gate insulating film is 1.45 nm or less by EOT, the surface of the gate insulating film is The roughness can be reduced to a center line roughness Ra of 0.2 to 0.25 nm, and the leakage current can be reduced even if the gate insulating film is thinned.
  • the thickness of the gate insulating film is preferably 1.4 nm or less in EOT, more preferably 1.2 nm or less. More preferably, it is 1. Onm or less. As described above, in this embodiment, even if the hafnium silicate film is a thin film, a film having a small surface roughness can be formed, and the leak current can be set within an allowable range.
  • a gate electrode material for example, polysilicon is formed on the hafnium silicate film 2 and then necessary by ion implantation.
  • etching is performed to form a gate electrode, and further, a diffusion region is formed by ion implantation on the main surface of the silicon wafer to manufacture a MOS transistor.
  • FIG. 2 is a diagram showing an example of a processing system for realizing the method of the present invention.
  • the processing system 100 performs the processing of the step 2 and the subsequent steps on the wafer after the diluted hydrofluoric acid cleaning of the step 1.
  • the processing system 100 includes two film forming apparatuses 11 and 12 for forming a hafnium silicate film by MO-CVD, and a plasma oxidation process for the hafnium silicate film. It has plasma processing units 13 and 14 for performing plasma nitriding.These film forming units 11 and 12 and the plasma processing units 13 and 14 correspond to the four sides of the hexagonal wafer transfer chamber 15, respectively. It is provided. Load lock chambers 16 and 17 are provided on the other two sides of the wafer transfer chamber 15, respectively.
  • a wafer loading / unloading chamber 18 is provided on the opposite side of the load lock chambers 16 and 17 from the wafer transfer chamber 15, and a wafer W is provided on the opposite side of the wafer loading / unloading chamber 18 from the load lock chambers 16 and 17.
  • the film forming apparatus 11 and 12 and the plasma processing apparatuses 13 and 14 have the same structure.
  • the film forming apparatuses 11 and 12, the plasma processing apparatuses 13 and 14, and the load lock chambers 16 and 17 are connected to respective sides of the wafer transfer chamber 15 through gate valves G. Are connected to the wafer transfer chamber 15 by opening each gate valve G, and shut off from the wafer transfer chamber 15 by closing each gate valve G.
  • a gate valve G is also provided at a portion of the load lock chambers 16 and 17 connected to the wafer loading / unloading chamber 18, and the load lock chambers 16 and 17 are loaded and unloaded by opening the gate valve G. It is communicated with the chamber 18 and is closed off from the wafer loading / unloading chamber 18 by closing them.
  • a wafer transfer for loading and unloading a wafer W to be processed into and out of the film forming apparatuses 11 and 12, the plasma processing apparatuses 13 and 14, and the load lock chambers 16 and 17.
  • a device 22 is provided.
  • the wafer transfer device 22 is disposed substantially at the center of the wafer transfer chamber 15 and has two blades 24a and 24b for holding the wafer W at the tip of a rotatable and expandable portion 23 that can rotate and extend.
  • the two blades 24a and 24b are attached to the rotating / expandable portion 13 so as to face in opposite directions.
  • the inside of the wafer transfer chamber 15 is maintained at a predetermined degree of vacuum.
  • a HEPA filter (not shown) is provided on the ceiling of the wafer loading / unloading chamber 18, and clean air from which organic substances, particles, and the like have been removed through the HEPA filter is loaded into the wafer.
  • the wafer W is supplied into the outlet 18 in a downflow state, and the wafer W is loaded and unloaded in a clean air atmosphere at atmospheric pressure.
  • the three ports 19, 20, and 21 for attaching the hoop F of the wafer loading / unloading chamber 18 are provided with shutters (not shown), respectively. The hoop is directly attached, and when attached, the shutter is released to prevent intrusion of outside air and communicate with the wafer loading / unloading chamber 18.
  • an alignment chamber 25 is provided on a side surface of the wafer loading / unloading chamber 18, where the alignment of the wafer W is performed.
  • a wafer transfer device 26 for loading / unloading the wafer W into / from the hoop F and loading / unloading the wafer W into / from the load lock chambers 16, 17.
  • This wafer transfer device 26 has two articulated arms, can run on rails 28 along the direction in which the hoops F are arranged, and places the wafer W on the hand 27 at the tip of the arm. And transport it.
  • one hand 27 is present in the wafer loading / unloading chamber 18 and the other hand is inserted into the hoop F!
  • the components of the processing system 100 are connected to and controlled by a control section 300 that also has computer power.
  • the control unit 300 is connected with a user interface 301 including a keyboard for inputting commands and the like for a process manager to manage the system and a display for visualizing and displaying the operation status of the system.
  • the control unit 300 includes a control program for realizing various processes executed by the system under the control of the control unit 300, and a program or recipe for causing each component to execute a process according to a processing condition.
  • the storage unit 302 in which is stored is connected.
  • the recipe may be stored in a node disk or a semiconductor memory, or may be set in a predetermined position of the storage unit 302 in a state of being stored in a portable storage medium such as a CDROM or a DVD. Further, the recipe may be appropriately transmitted from another device via, for example, a dedicated line. Then, if necessary, an arbitrary recipe is called from the storage unit 302 by an instruction or the like from the user interface 301 and is executed by the control unit 300, so that a desired recipe in the processing system is controlled under the control of the control unit 300. Processing is performed. Note that the control unit 300 may directly control each component, or an individual controller may be provided for each component to control the components.
  • a hoop F containing a wafer that has been subjected to dilute hydrofluoric acid cleaning processing and drying processing by a dilute hydrofluoric acid cleaning apparatus (not shown) is loaded.
  • the wafer transporting device 26 in the wafer loading / unloading chamber 18 kept in a clean air atmosphere at atmospheric pressure performs a dilute hydrofluoric acid treatment in the step 1 from the hoop F to form a clean surface.
  • C. Take out one W and carry it into the alignment chamber 25 to align the wafer W.
  • the wafer W is loaded into one of the load lock chambers 16 and 17, and the inside of the load lock is evacuated.
  • the wafer in the load lock is taken out by the wafer transfer device 22 in the wafer transfer chamber 15, and the wafer W is removed. Is loaded into the film forming apparatus 11 or 12, and the Huff- ⁇ silicate film in step 2 is formed.
  • the gap between the hoop F and the film deposition (C) The W surface is maintained in a clean state, and the wafer W is loaded into the film forming apparatus 11 or 12 while keeping the clean state.
  • the wafer W after the formation of the hafnium silicate film is successively loaded into the plasma processing apparatus 13 or 14, and the plasma oxidation processing in step 3 and the plasma nitridation processing in step 4 are performed.
  • the wafer W after film formation is carried into one of the load lock chambers 16 and 17 by the wafer transfer device 22 and the inside thereof is returned to the atmospheric pressure, and then the wafer transfer device 26 in the wafer transfer chamber 18 is used.
  • the wafer W in the load lock chamber is taken out and stored in one of the hoops F. Such an operation is performed for one lot of wafer W, and one set of processing is completed.
  • the gate insulating film 4 described above is formed by such processing.
  • FIG. 3 is a sectional view showing the film forming apparatus 11.
  • This film forming apparatus 11 has a substantially cylindrical chamber 131 which is airtightly arranged, and a susceptor 32 for horizontally supporting a wafer W to be processed is provided in the lower center of the chamber. It is arranged so as to be supported by the provided cylindrical support member 33.
  • the susceptor 32 has a ceramic power such as A1N.
  • a heater 35 is embedded in the susceptor 32, and a heater power supply 36 is connected to the heater 35.
  • a thermocouple 37 is provided near the upper surface of the susceptor 32, and a signal of the thermocouple 37 is transmitted to the controller 38. Then, the controller 38 sends a command to the heater power supply 36 in accordance with the signal of the thermocouple 37, and controls the heating of the heater 35 to control the temperature of the wafer W to a predetermined temperature.
  • a quartz liner 39 is provided on the inner wall of the chamber 31 and on the outer periphery of the susceptor 32 and the support member 33 to prevent deposits from being deposited.
  • a purge gas shielding gas flows between the quartz liner 39 and the wall of the chamber 31. This prevents deposits from accumulating on the wall and prevents contamination. . Further, the quartz liner 39 can be removed so that maintenance in the chamber 31 can be performed efficiently.
  • a circular hole 31b is formed in the top wall 31a of the first chamber 31, and a shower head 40 protruding into the first chamber 31 from the hole 31b is fitted therein.
  • the shower head 40 discharges a film-forming gas supplied from a gas supply mechanism 60 described later into the chamber 31.
  • a first introduction path 41 for introducing an organometallic raw material gas
  • a second introduction path 42 for introducing an oxygen gas as an oxidizing agent.
  • spaces 43 and 44 are provided in upper and lower two stages.
  • a first introduction path 41 is connected to the upper space 43, and a first gas discharge path 45 extends from this space 43 to the bottom surface of the shower head 40.
  • a second introduction path 42 is connected to the lower space 44, and the second gas discharge path 46 also extends to the bottom surface of the shower head 40! That is, the shower head 40 is of a post-mix type in which the metal raw material gas and the oxidizing agent are uniformly mixed in the spaces 43 and 44 where they are not mixed, and are discharged independently from the discharge passages 45 and 46.
  • the bottom wall of the chamber 31 is provided with an exhaust chamber 51 projecting downward.
  • An exhaust pipe 52 is connected to a side surface of the exhaust chamber 51, and an exhaust device 53 is connected to the exhaust pipe 52.
  • the pressure inside the chamber 131 can be reduced to a predetermined degree of vacuum.
  • a loading / unloading port 54 for loading / unloading the wafer W from / to the wafer transfer chamber 15 and a gate valve G for opening / closing the loading / unloading port 54 are provided on the side wall of the first chamber 31.
  • the gas supply mechanism 60 includes a hafnium raw material tank 61 for storing TDEAH as a hafnium raw material, a silicon raw material tank 62 for storing TDMAS as a silicon raw material, and an N gas supply for supplying N gas as a carrier gas.
  • O which supplies O gas, which is an oxidant, with sources 67 and 68
  • Hafnium and silicon materials are organic solvents such as octane.
  • N gas may be used as the carrier gas.
  • a pressurized gas such as He gas is introduced into the hafnium raw material tank 61, and the liquid TDEAH therein is led to the vaporization unit 65 via the pipe 63.
  • a pressurized gas such as He gas is also introduced into the silicon raw material tank 62, and the liquid TDMAS in the gas is guided to the vaporization unit 66 via the pipe 64.
  • the TDEAH vaporized by the vaporization unit 65 is vaporized from the N gas supply source 67 via a pipe 69.
  • the pipe 71 is transported by the N gas introduced into the gasification unit 65. Meanwhile, the vaporization unit
  • the TDMAS vaporized in 66 is supplied from the N gas supply 68 via the pipe 70 to the vaporization unit 66
  • the pipe 72 is transported by the N gas introduced into the pipe. And pipe 72 is connected to pipe 71. Then, the gasified TDEAH and TDMAS are merged in the pipe 71 and led to the first introduction path 41 of the shower head 40.
  • Other inert gas such as Ar may be used instead of N gas.
  • a pipe 74 is connected to an O gas source 73 for supplying O gas as an oxidizing agent.
  • O 2 gas from the source 73 is transported through the pipe 74 to the second introduction path 42 of the shower head 40.
  • Oxidizing agents include O gas, ozone, clean air, radical oxygen, NO gas
  • N 2 O gas N 2 O gas, NO gas and the like can be used.
  • the pipes 69, 70, and 74 for transporting the gas are provided with a mass flow controller 77 and two valves 78 with the mass flow controller 77 interposed therebetween.
  • the preflow pipes 75 and 76 connected to the exhaust line are branched.
  • a valve 80 is provided near the shower head 40 of the pipes 71 and 74 and near a branch point of the preflow pipes 75 and 76.
  • a liquid mass flow controller 79 is provided in the pipes 63 and 64 for transporting the liquid.
  • the inside of the chamber 31 is evacuated to a pressure of about 80 to 800 Pa, and the heater 35 sets the wafer W to 450 to 700. C, preferably to 500-650 ° C.
  • TDEAH from the hafnium raw material tank 61 is vaporized by the vaporizing unit 65
  • TDMAS from the silicon raw material tank 62 is vaporized by the vaporizing unit 66, and is flown to the preflow line 75.
  • valves 80 are switched to supply TDEAH and TDMAS to the first introduction path 41, and to supply O gas to the second introduction path 42, and the first gas discharge path 45
  • the gas is discharged from the second gas discharge path 46 to start film formation. Thereby, an oxidation reaction between TDEAH and TDMAS occurs on the heated wafer W, and a hafnium silicate film is formed on the wafer W.
  • the gas flow rate was TDEAH (liquid): 0.015 to 0.5 mL / min, TDMAS (liquid).
  • Zmin is exemplified.
  • the pressure in the chamber 31 during film formation is, for example, 80 to 800 Pa.
  • TDEAH which is an amide-based organic hafnium compound
  • TDMAS which is an amide-based organic silicon compound
  • the hafnium silicate film having an extremely small surface roughness V is obtained. Can be formed.
  • the abscissa represents the temperature at the time of film formation, and the ordinate represents the leak current value (Alg) based on SiO.
  • FIG. 3 is a diagram showing the relationship between Si concentration of a silicon silicate film and Si.
  • Fig. 5 shows ⁇ EOT obtained by subtracting EOT (EOT) std under standard conditions from the film deposition temperature on the horizontal axis and the EOT value on the vertical axis, and the Si concentration of the silicate film. It is a figure which shows a relationship.
  • the process conditions other than the temperature were as follows: pressure: 280 Pa, preflow O
  • the Si concentration in the hafnium silicate film increases, and the normalized leak current value Alg * decreases. That is, the higher the temperature, the better the film quality.
  • the film formation temperature is 550 ° C. or lower, the EOT tends to decrease, which is preferable for the currently oriented thin film of the gate insulating film.
  • the deposition temperature is lowered, the normalized leakage current value ⁇ lg * increases, so that the deposition temperature should be as low as possible within the allowable range of the leakage current. From the viewpoint, a temperature of 500 to 550 ° C. is preferable.
  • a Si-rich film is formed as a first step at, for example, 600 ° C or higher, and then a Hf-rich film is formed as a second step at, for example, 550 ° C or lower. It is conceivable that t ⁇ ⁇ two-step film formation to form a film of
  • FIG. 6 is a graph showing the relationship between the EOT on the horizontal axis and the leakage current value on the vertical axis when the pressure inside the chamber during film formation is changed
  • Fig. 7 shows the horizontal axis.
  • FIG. 7 is a diagram showing the relationship between the pressure and the normalized leak current value Alg * and the Si concentration of the hafnium silicate film on the vertical axis.
  • the process conditions other than the pressure are the same as in FIG. 4, except for the temperature of 590 ° C.
  • the Si concentration in the hafnium silicate film increases as the deposition pressure increases, and the EOT and the normalized leak current value A lg * tend to decrease as the pressure decreases.
  • the EOT becomes 1.45 nm or less when the pressure is 600 Pa or less, and the EOT becomes 1.4 nm or less when the pressure is 400 Pa or less.
  • the leak current tends to decrease below 600 Pa. Therefore, the pressure in the chamber at the time of film formation is preferably 400 Pa or less, more preferably 600 Pa or less. Although there is no particular lower limit for the pressure, it is practically about lOOPa.
  • FIG. 8 is a diagram showing the relationship between oxygen partial pressure on the horizontal axis and ⁇ EOT and Si concentration on the vertical axis.
  • the lower the oxygen partial pressure the thinner the EOT.
  • the oxygen partial pressure is 40 Pa or less, the decrease in EOT becomes remarkable.
  • the Si concentration in the hafnium silicate film hardly changes due to the oxygen partial pressure, and the value of the standard leakage current value Alg * hardly changes even when the oxygen partial pressure is changed.
  • FIG. 9 is a diagram showing the relationship between TDEAHZTDMAS flow ratio on the horizontal axis and ⁇ and Si concentration on the vertical axis. As shown in this figure, it can be seen that EOT can be reduced as TDEAH increases. From such a viewpoint, the flow rate ratio of TDEAHZTDMAS is preferably 1 or more. The Si concentration in the film also varies within the range of 55 to 75% depending on the flow rate ratio of TDEAHZTDMAS.
  • FIG. 10 is a cross-sectional view showing the plasma processing apparatus 13.
  • the plasma processing apparatus 13 performs an oxidizing process and a nitriding process using microwave plasma.
  • the plasma processing apparatus 13 has a substantially cylindrical chamber 101 that is airtightly configured and grounded.
  • a circular opening 110 is formed at a substantially central portion of the bottom wall 101a of the chamber 101, and the bottom wall 101a communicates with the opening 110 and projects downward.
  • An exhaust chamber 111 is provided.
  • a susceptor 102 such as A1N, which also has a ceramic force, for horizontally supporting a wafer W as a substrate to be processed is provided.
  • the susceptor 102 is supported by a cylindrical support member 103 such as A1N which also extends upward from the center of the bottom of the exhaust chamber 111.
  • a guide ring 104 for guiding the wafer W is provided at an outer edge of the susceptor 102.
  • the susceptor 102 has a resistance heating heater 105 embedded therein, and a heater-one power supply 106 is connected to the heater 105.
  • a thermocouple 107 is provided near the upper surface of the susceptor 102, and a signal of the thermocouple 107 is transmitted to the controller 108. Then, the controller 108 transmits a command to the heater power supply 106 in accordance with the signal of the thermocouple 107, controls the heating of the heater 105, and controls the wafer W to a predetermined temperature. At this time, the temperature can be controlled, for example, from room temperature to 800 ° C.
  • a cylindrical liner 109 that also has a quartz force is provided on the inner periphery of the first chamber 101.
  • the susceptor 102 is provided with wafer support pins (not shown) for supporting and raising and lowering the wafer W so as to be able to protrude and retract from the surface of the susceptor 102.
  • An annular gas introduction member 115 is provided on the side wall of the first chamber 101, and a gas supply system 116 is connected to the gas introduction member 115.
  • the gas introduction member may be arranged in a shower shape.
  • the gas supply system 116 includes an Ar gas supply source 117, an N gas supply source 118
  • the gas reaches the introduction member 115 and is introduced into the first chamber 101 from the gas introduction member 115.
  • Each of the gas lines 120 is provided with a mass flow controller 121 and opening and closing valves 122 before and after the mass flow controller 121.
  • An exhaust pipe 123 is connected to a side surface of the exhaust chamber 111, and an exhaust device 124 including a high-speed vacuum pump is connected to the exhaust pipe 123.
  • an exhaust device 124 including a high-speed vacuum pump is connected to the exhaust pipe 123.
  • the gas is exhausted uniformly into the space 111 a of the gas exhaust chamber 111 in the chamber 101 and exhausted through the exhaust pipe 123.
  • the inside of the chamber 101 can be decompressed at a high speed to a predetermined degree of vacuum, for example, 0.133 Pa.
  • a loading / unloading port 125 for loading / unloading the wafer W from / to the wafer transfer chamber 15 and a gate valve G for opening / closing the loading / unloading port 125 are provided on the side wall of the first chamber 101.
  • the upper part of the chamber 101 is an opening, and a ring-shaped support portion 127 is provided along the periphery of the opening.
  • the support portion 127 has a dielectric material such as quartz or Al 2 O 3.
  • a ceramic force such as 23 is also provided, and a microwave transmitting plate 128 that transmits microwaves is provided airtightly through a seal member 129. Therefore, the inside of the first chamber 101 is kept airtight.
  • a disk-shaped planar antenna member 131 is provided above the microwave transmitting plate 128 so as to face the susceptor 102!
  • the planar antenna member 131 is locked at the upper end of the side wall of the chamber 101.
  • the planar antenna member 131 has a structure in which, for example, a copper plate or an aluminum plate having a gold-plated surface is used, and a large number of microwave radiation holes 132 are formed through a predetermined pattern.
  • the microwave radiating hole 132 is formed of, for example, a slot having a long groove shape, adjacent slots are arranged in a “T” shape, and the plurality of slots are arranged concentrically.
  • the microwave radiating hole 132 may have another shape such as a circular through hole.
  • a slow-wave member 133 having a dielectric constant larger than that of a vacuum is provided.
  • a shield cover 134 made of a metal material such as aluminum and stainless steel is provided so as to cover the planar antenna member 131 and the slow wave material 133.
  • the upper surface of the chamber 101 and the shield lid 134 are sealed by a seal member 135.
  • a cooling water flow path (not shown) is formed in the shield lid 134, and the cooling water is caused to flow therethrough to form a flat antenna 131, a microwave transmission plate 128, a slow wave material 133, a shield lid, and the like. 134 is to be cooled.
  • the shield cover 134 is grounded.
  • An opening 136 is formed at the center of the upper wall of the shield lid 134, and a waveguide 137 is connected to the opening.
  • a microwave generator 139 is connected to an end of the waveguide 137 via a matching circuit 138.
  • the microwave having a frequency of, for example, 2.45 GHz generated by the microwave generator 139 is transmitted to the planar antenna member 131 via the waveguide 137.
  • the microwave frequency 8.35 GHz, 1.98 GHz or the like can be used.
  • the waveguide 137 has a circular section extending upward from the opening 136 of the shield lid 134.
  • a coaxial waveguide 137a having a rectangular shape, and a rectangular waveguide 137b extending in the horizontal direction and having a rectangular cross section, connected to the upper end of the coaxial waveguide 137a.
  • the end of the rectangular waveguide 137b on the connection side with the coaxial waveguide 137a has a mode change of 140.
  • An inner conductor 141 extends at the center of the coaxial waveguide 137a, and the lower end of the inner conductor 141 is connected and fixed to the center of the planar antenna member 131.
  • the gate valve G is opened, and the wafer W on which the hafnium silicate film is formed is loaded into the chamber 101 from the loading / unloading port 125, and is loaded on the susceptor 102. Place.
  • a plasma oxidizing process is performed on the noble silicate film formed on the wafer W.
  • Ar gas and O gas are supplied from the Ar gas supply source 117 and the O gas supply source 119 of the gas supply system 116 at a predetermined flow rate to the gas introduction member 115.
  • the flow rate was set to 2000 mLZmin for Ar gas and 200 mLZmin for O gas,
  • the internal pressure is 6.7 to 267 Pa, for example, 267 Pa.
  • the microwave from the microwave generator 139 is guided to the waveguide 137 via the matching circuit 138.
  • the microwave is supplied to the planar antenna member 131 sequentially through the rectangular waveguide 137b, the mode converter 140, and the coaxial waveguide 137a, and the force of the planar antenna member 131 is also transmitted through the microwave transmitting plate 128 into the chamber 101. Radiated into the space above the wafer W.
  • the microwave propagates in the rectangular waveguide 137b in the TE mode.
  • the microwave in the TE mode is converted into the TEM mode by the mode change 140, and is directed toward the planar antenna member 131 in the coaxial waveguide 137a. Propagated! Ku.
  • the microwave radiated from the transmission hole 132 of the planar antenna member 131 to the chamber 101 through the microwave transmission plate 128 causes Ar gas and O gas to be pumped in the chamber 101.
  • the hafnium silicate film is oxidized by the plasma.
  • This microwave plasma is a plasma having a plasma density of about 10 12 Zcm 3 or more and a low electron temperature of about 1.5 eV or less, and can perform an oxidizing treatment at a low temperature and in a short time.
  • There are merits such as small plasma damage such as ion.
  • This process fills oxygen defects in the hafnium silicate film, removes residual C and other impurities, and removes impurities from the wafer.
  • a thin silicon oxide film is formed at the interface of the hafnium silicate film to make these interfaces smooth.
  • the plasma nitridation process is performed on the hafnium silicate film after the plasma oxidation process.
  • Ar gas and N gas are supplied at a predetermined flow rate from Ar gas supply source 117 and N gas supply source 118 of gas supply system 116.
  • the flow rates are as follows: Ar gas: 1000 mLZmin, N gas: 40 mLZmin,
  • the pressure inside the channel is 6.7 to 127 Pa, and in parallel, 6.7 Pa.
  • a microwave is radiated into the first chamber 101 to convert Ar gas and N gas into plasma, and this plasma is used to form hafnium silicon.
  • the kate film is nitrided.
  • the formed plasma is a high-density and low-electron-temperature plasma, and the nitriding treatment can be performed at a low temperature and in a short time, and the plasma force on the underlying film is small. This process transforms hafnium silicate into HfO and SiO.
  • the hafnium silicate film was formed in step 2 under various conditions using the apparatus shown in FIGS.
  • the gate insulating film was formed by performing the plasma oxidizing process and the plasma nitriding process of step 4.
  • IL indicates an underlayer (interlayer) between the substrate and the hafnium silicate film.
  • Those satisfying the present embodiment have an extremely small surface roughness of 0.20-0.25 nm in center surface roughness. As shown in Fig. 11, when the equivalent SiO capacitance film thickness (EOT) is 1.4 nm or less,
  • the leakage current value was at an allowable level, and it was confirmed that the leakage current at a thin film thickness was lower than that of the comparative insulating film.
  • FIG. 12 is a process chart for explaining a method for forming a gate insulating film according to the second embodiment of the present invention.
  • the surface of the silicon wafer 201 is immersed in, for example, dilute hydrofluoric acid (DHF) as in the first embodiment. Is cleaned to make the surface substantially free of oxygen and clean (step 11).
  • DHF dilute hydrofluoric acid
  • a base film 202 made of a silicon oxide (Si 2 O 3) film or a silicon oxynitride (SiON) film is formed on the cleaning surface of the silicon wafer 201 (step). 12).
  • an ultraviolet-excited radical oxidation treatment or an oxynitridation treatment is preferable because a film can be formed at a low temperature in a short time and the base is not damaged.
  • Oxidation treatment or oxynitridation treatment by remote plasma may be used.
  • a combination of the ultraviolet excitation radical treatment and the remote plasma nitridation treatment may be used.
  • an oxidizing treatment or an oxynitriding treatment by a high-density and low electron temperature plasma using a slot antenna such as a radial slot antenna can be employed.
  • ICP inductively coupled plasma
  • surface reflected wave plasma or magnetron plasma
  • the thickness of the underlayer is preferably 0.4 nm or more.
  • the practical upper limit is about 0.8 nm from the viewpoint of capacitance and ultra-miniaturization. It should be noted that even if the underlayer is formed only by the nitriding treatment, the EOT can be reduced as compared with the case where there is no underlayer.
  • UV-excited radical oxidation treatment UVO
  • gas O
  • flow rate 50 to 4000
  • UVNO ultraviolet-excited radical oxynitriding
  • Conditions for nitriding treatment (RFN) by remote plasma are as follows: gas: Ar + N, Ar + N
  • Conditions for the oxidation treatment (RFO) by remote plasma include gas: Ar + O, Ar + O
  • LTUVO 2 + LTRFN (LTUVO step: 60 sec, RFN step: 30 sec), LTUVNO + LTRFN (LTUVNO step: 60 sec ⁇ LTRFN step: 30 sec), LTRFN + LTUVO (RFN step: 30 sec ⁇ LTU VO step: 60 sec).
  • HTUVO + HTRFN (HTUV02 step: 60sec, HTRFN step: 30sec), HTUVNO + HTRFN (LTUVNO step: 30sec, RFN step LTRFN + LTUVO (RFN step: 30sec, LTUVO step: 60sec).
  • HfSiOx hafnium silicate
  • an alkoxide-based organic hafnium compound for example, HTB (nodium tertiary carboxylate) similar to that of Non-Patent Document 1 is used as a hafnium raw material
  • an alkoxide-based organic silicon compound for example, a non-volatile organic silicon compound is used as a silicon raw material.
  • TEOS tetraethoxysilane
  • Hf and Si at the center of the molecule are bonded to four Os.
  • a tertiary butyl group is bonded to O, and an ethyl group is bonded to each O in TEOS. Since these contain O in the molecule, it is preferable to use an oxidizing agent, and to use an oxidizing agent capable of forming a hafnium silicate film without using an oxidizing agent.
  • the silicate film is Hf-rich. This is shown in FIG. This figure is The black circles (Si concentration: 70%) and the black squares (Si concentration: 50%) in FIG. 16 described below are arranged in relation to the Si concentration and EOT.
  • the thickness of the hafnium silicate film is 3 nm. From this figure, it can be seen that when HTB and TEOS are used, the EOT is lower for Hf-rich. Since the EOT is 1.45 nm when the Si concentration (SiZ (Hf + Si)) is 70%, the Si concentration (SiZ (Hf + Si)) is preferably 70% or less. However, if the Si concentration is too low, it is difficult to obtain a humid silicate, so the practical lower limit of the Si concentration is 10%.
  • the silicon silicate film 203 formed as described above is subjected to a plasma oxidation treatment (step 14).
  • This plasma oxidation treatment fills oxygen defects in the hafnium silicate film 2 and removes residual impurities such as C, and also forms an oxide film on the Si substrate interface, similarly to Step 3 of the first embodiment. It is grown to form an oxide film 204 integrated with the base film 202 and has an effect of improving the interface morphology.
  • the plasma oxidation treatment from the viewpoint of not damaging the hafnium silicate film 203, it is preferable to use plasma with a low electron temperature and high density. In this embodiment, since the underlayer film 202 is formed in advance, this step is not essential.
  • the plasma silicate film 203 subjected to the plasma oxidizing process is subjected to a plasma nitriding process (step 15).
  • This plasma nitriding treatment prevents the phase separation of hafnium silicate into HfO and SiO, as in Step 4 of the first embodiment.
  • the equivalent SiO capacitance thickness (EOT) is 1.4.
  • a gate insulating film 4 having a thickness of 5 nm or less is formed.
  • the base film 202 having a silicon oxynitride or silicon oxynitride force is formed prior to the formation of the hafnium silicate film 203 in Step 13, in Step 12, the base film 202 having a silicon oxynitride or silicon oxynitride force is formed. According to the dog's experiment in Non-Patent Document 1, the leakage current characteristics are not improved even if such a base film is formed in advance, but as described above, the gate insulating film has a thickness of SiO.
  • the surface roughness of the hafnium silicate film can be improved even if the same alkoxide-based raw material as that used for dogs is used by providing a base film. It has been found that this can be reduced.
  • FIG. 14 is a diagram showing the relationship between the thickness of the base film 202 on the horizontal axis and the center line surface roughness Ra of the hafnium silicate film on the vertical axis, showing the formation of the hafnium silicate film.
  • 5 is a graph showing a case where an alkoxide-based material (HTB + TEOS) is used as a material at the time and a case where an amide-based material (TDEAH + TDMAS) used in the first embodiment is used.
  • HTB + TEOS alkoxide-based material
  • TDEAH + TDMAS amide-based material
  • the surface roughness decreased as the value increased, and that Ra decreased to 0.2 nm when the thickness of the base film 202 was 0.4 nm or more.
  • the surface roughness is small when the film is directly formed on the silicon wafer after the dilute hydrofluoric acid treatment, but the surface roughness is rather increased by providing the base film. It can be calorie.
  • an alkoxide-based material (HTB)
  • FIG. 15 shows that after cleaning the surface of a silicon wafer with 1% dilute hydrofluoric acid, a hafnium silicate film was formed to a thickness of 2 nm, 3 nm, and 4 nm without providing a base film, and the apparatus shown in Figure 10 was used.
  • This graph shows the relationship between the SiO2 equivalent film thickness (EOT) and the leakage current when the plasma oxidation treatment and the plasma nitridation treatment were performed.
  • EOT SiO2 equivalent film thickness
  • the Fig. 16 shows that the surface of the silicon wafer was washed with 1% dilute hydrofluoric acid, and then an underlying film was formed to a thickness of 0.6 nm by ultraviolet excitation radical etching and remote plasma nitridation, followed by hafnium silicate.
  • the film was formed to a thickness of 3 nm or 4 nm and the same post-processing was performed and when the post-processing was not performed, the relationship between the SiO capacity equivalent film thickness (EOT) and the leakage current was measured.
  • EOT SiO capacity equivalent film thickness
  • the thickness of the gate insulating film can be reduced by 3 ⁇ 4OT. Even if the thickness is less than 1.45 nm, the surface roughness of the gate insulating film can be reduced to about 0.2 nm in terms of center line roughness Ra, and the leakage current can be reduced even if the gate insulating film is thinned. Can be.
  • the thickness of the gate insulating film is preferably 1.4 nm or less in EOT, more preferably 1.2 nm or less, and even more preferably 1. Onm or less. Due to the presence of the base film, a film having a small surface roughness can be formed even if the gate insulating film is so thin, and the leak current can be set within an allowable range.
  • the system shown in FIG. 2 similar to the first embodiment can be used.
  • an apparatus for performing an ultraviolet-excited radical oxidation process or a remote plasma processing apparatus is provided instead of any of the film forming apparatuses 11 and 12 and the plasma processing apparatuses 13 and 14, Therefore, the base film 202 can be formed.
  • oxidation by ultraviolet excitation radical oxidation and nitridation by a remote plasma processing system are used together, these two are installed instead of the two of the film forming systems 11, 12 and the plasma processing systems 13, 14. do it.
  • the base film 202 may be formed using any of the plasma processing apparatuses 13 and 14.
  • the film formation of the hafnium silicate film 203 in the step 13 if the HTB is stored in the hafnium raw material tank 61 and the TEOS is stored in the silicon raw material tank 62 in the apparatus structure shown in FIG. It is possible.
  • the film forming conditions in this case are as follows: wafer temperature: 500. C, chamber inner pressure: 40 ⁇ 400Pa, HTB flow rate: 0.2 ⁇ : LmLZmin, TEOS flow rate: 0.1 ⁇ 5mL / min, each N gas: 100
  • the plasma oxidation treatment and the plasma nitridation treatment in Steps 14 and 15 can be performed under the same conditions and procedures as in the first embodiment by using any of the plasma treatment devices 13 and 14.
  • FIG. 17 shows EOT on the horizontal axis and leakage current on the vertical axis. It is a figure showing the result plotted for each processing. EOT thinning without significantly increasing leakage current by using UV-excited radical oxidation treatment (UVO) or UV-excited radical oxidation treatment (UVO) + remote plasma nitridation treatment (RFN) when forming an underlayer It comes out.
  • UVO UV-excited radical oxidation treatment
  • UVO UV-excited radical oxidation treatment
  • RFN remote plasma nitridation treatment
  • FIG. 18 is a graph showing EOT values in these cases.
  • acid processing and nitriding SPA-OZN
  • microwave plasma processing using a radial slot antenna RLSA
  • ultraviolet-excited radical oxidation UVO
  • SPA-OZN was used as a post-treatment, and the EOT was as small as 1.18 nm when the thickness of the hafnium silicate film was 3 nm and the Si concentration was 50%.
  • FIG. 19 is a graph showing the EOT values in these cases.
  • experiments were performed using remote plasma nitridation (RFN), ultraviolet-excited radical oxidation (UVO), and UVO + RFN when the underlayer formation was not performed.
  • RFN remote plasma nitridation
  • UVO ultraviolet-excited radical oxidation
  • SPA-O / N and SPA-N were used.
  • the thickness of the hafnium silicate film was 2 nm and 3 nm, and the Si concentration was 50%.
  • the base film is formed in step 12 and the hafnium silicate film is formed in step 13 using the apparatus shown in FIGS. , A plasma oxidizing process in step 14, and a plasma nitriding process in step 15 to form a gate insulating film.
  • the surface roughness was measured, and the EOT and the leakage current were obtained.
  • Non-Patent Document EOT and leakage current were similarly obtained under the same conditions as those in (1) and different conditions).
  • Fig. 20 shows the results.
  • the value of the leakage current is a value normalized by the junction leakage of SiO.
  • the hafnium silicate film formed by using HTB + TEOS after the formation of the base film according to the present embodiment tends to have a small surface roughness.
  • the center surface roughness becomes extremely small, about 0.20 nm (see Fig. 14).
  • the equivalent SiO capacitance film thickness is less than 1.4 nm, the leakage current value But
  • the leakage current at a thin film thickness is lower than that of the comparative insulating film.
  • the present invention can be variously modified without being limited to the above embodiment.
  • other amide-based organic hafnium compounds using TDEAH as a hafnium raw material such as tetrakis (methylaminoamino) hafnium, tetrakis (dimethylaminoaminohafnium), tetrakis (isopropylamino) hafnium, etc.
  • An amide organic hafnium compound may be used.
  • the force using TDMAS which is an amide-based organic silicon compound, as the silicon raw material is not limited to this, and other silicon compounds such as TEOS, silane, and disilane may be used.
  • HTB as a hafnium raw material and other alkoxide-based organic hafnium compounds, for example, hafnium tetranormal butoxide, hafnium tetraisopropoxide, etc.
  • the alkoxide-based organic hafnium compound may be used.
  • TEOS which is an alkoxide-based organic silicon compound, was used as a silicon raw material, but is not limited to this, and other silicon compounds such as TDMAS, silane, and disilane may be used.
  • the cleaning treatment performed prior to the film formation is not limited to dilute hydrofluoric acid cleaning, and hydrofluoric acid may be cleaned using another hydrofluoric acid-based cleaning agent such as FNH + HF. Using No cleaning agent may be used.
  • the cleaning is not limited to such wet cleaning, but may be dry cleaning using plasma. Cleaning with plasma is performed by using ICP plasma, plasma formed by radiating microwaves using the slot antenna as described above, and remote plasma by microwaves without damaging the underlying substrate where plasma density is high. Is preferable! / ,.
  • the force shown in the example in which the plasma oxidizing process and the plasma nitriding process are performed by the plasma formed by radiating the microwaves with the slot antenna is used. It may be performed by using other high-density plasma such as inductively coupled plasma (ICP), remote plasma by microwave, surface reflected wave plasma, magnetron plasma, or the like.
  • the treatment may be a nitriding treatment with ammonia.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のハフニウムシリケート系材料からなるゲート絶縁膜４をシリコン基板１上に形成する方法が開示される。この方法は、シリコン基板１の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、シリコン基板１の清浄面にハフニウムシリケート膜２を成膜する工程と、ハフニウムシリケート膜２に酸化処理を施す工程と、酸化処理を施した後のハフニウムシリケート膜２に窒化処理を施す工程とを有する。この方法によれば、膜厚が薄いても表面ラフネスが良好なゲート絶縁膜が得られる。

Description

明 細 書
ゲート絶縁膜の形成方法、 記憶媒体、 及びコンピュータプログラム 技術分野
[0001] 本発明は、ゲート絶縁膜の形成方法に関し、詳しくは、ハフニウムシリケ一 HHf Si Ox)系材料を用いたゲート絶縁膜の形成方法に関する。本発明は更に上記方法を 実行するためのコンピュータ読取可能な記憶媒体およびコンピュータプログラムにも 関連する。
背景技術
[0002] 近時、 LSIの高集積化、高速ィ匕の要請力 LSIを構成する半導体素子のデザイン ルールが益々微細化されており、それにともなって CMOSデバイスにおいては、ゲ ート絶縁膜が電気膜厚（SiO容量換算膜厚： EOT (Equivalent Oxide Thickness) )で
2
1. 5nm程度以下の値が要求されている。このような薄い絶縁膜をゲートリーク電流を 増加させずに実現する材料として高誘電率材料、いわゆる High— k材料が注目され ている。
[0003] 中でもハフニウムシリケート (HfSiO )は耐熱性が高ぐ高誘電率あり、 CVDにより 成膜可能であることから、次世代のゲート絶縁膜の候補として研究が進められている 。し力しながら、このような薄い絶縁膜を実際に CVDにより成膜した場合には、その 下地のシリコンとの間で良好な界面を形成することが困難であるとともに、膜に欠陥 や不純物が取り込まれ膜質が十分とはいえない。また、 HfOと SiOへの相分離が
2 2
生じる可能性があり膜の安定性も十分とは 、えな 、。
[0004] このため、下地となるシリコンウェハ表面を希フッ酸で洗浄し、その上に直接、 CVD によるハフニウムシリケ一ト膜を形成した後に、プラズマによる酸ィ匕処理およびプラズ マによる窒化処理を実施して、シリコンウェハとハフニウムシリケート膜との間の界面 制御および膜の改質を実現する技術が提案されている（Inumiya et al. 2003 symposium on VLSI Technology Digest of Technical Papers, June 10-12, 2003, 下に「非特許文献 1」或いは単に「文献 1」と称する)。この文献 1では、ノ、フニゥムシリ ケート膜は、ハフニウム原料として HTB (ノヽフニゥムテトラターシヤリブトキサイド)を用 い、シリコン原料として TEOS (テトラエトキシシラン）を用いて、 MO— CVD (有機金 属 CVD)により成膜している。
[0005] し力しながら、上記技術を用いてさらに薄膜のハフニウムシリケ一ト膜を形成しようと すると、 CVDによるハフニウムシリケート膜のラフネスが大きぐゲート絶縁膜として絶 縁性が不十分となる可能性がある。
発明の開示
[0006] 本発明は力かる事情に鑑みてなされたものであって、膜厚が薄いのにもかかわらず 表面ラフネスが良好なハフニウムシリケート系材料力もなるゲート絶縁膜を形成するこ とができるゲート絶縁膜の形成方法を提供することを目的とする。更に本発明は、こ のような方法を実行するためのコンピュータ読取可能な記憶媒体およびコンピュータ プログラムを提供することを目的とする。
[0007] 上記課題を解決するため、本発明の第 1の観点では、 SiO容量換算膜厚が 1. 45
2
nm以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であつ て、シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、ァ ミド系有機ハフニウム化合物とシリコン含有原料とを用いた CVDプロセスにより、前記 シリコン基板の清浄面にハフニウムシリケ一ト膜を成膜する工程と、前記ハフ-ゥムシ リケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケ一 ト膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提 供する。
[0008] 上記第 1の観点において、前記シリコン含有原料としてはアミド系有機シリコンィ匕合 物を用いることができる。また、前記アミド系有機ハフニウム化合物としてテトラキスジ ェチルァミノハフニウムを、前記アミド系有機シリコンィ匕合物としてテトラキスジメチル アミノシランを好適に用いることができる。さらに、前記酸化処理および前記窒化処理 は、プラズマを用いて実施することができる。また、前記酸化処理および前記窒化処 理は、 1つのプラズマ処理装置にて連続して行うことができる。前記酸化処理および 前記窒化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを用 V、て行われることが好まし!/、。
[0009] 本発明の第 2の観点では、 SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜を シリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を 洗浄し実質的に酸素が存在しない清浄面にする工程と、前記シリコン基板の清浄面 にシリコン酸ィ匕物またはシリコン酸窒化物力 なる下地膜を形成する工程と、アルコキ シド系有機ハフニウム化合物とシリコン含有原料とを用いた CVDプロセスにより、前 記下地膜の上にハフニウムシリケ一ト膜を成膜する工程と、前記ハフニウムシリケート 膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提 供する。
[0010] 上記第 2の観点において、前記シリコン含有原料としてはアルコキシド系有機シリコ ン化合物を用いることができる。また、前記アルコキシド系有機ハフニウム化合物とし てハフニウムテトラターシヤリブトキサイドを、前記アルコキシド系有機シリコンィ匕合物 としてテトラエトキシシランを好適に用いることができる。さらに、前記下地膜の膜厚が 0. 4nm以上であることが好ましい。さらにまた、前記窒化処理は、プラズマを用いて 実施されることが好ましぐこの際にスロットアンテナによりマイクロ波を放射して形成 するプラズマを用いて行われることが好ましい。さらにまた、前記窒化処理に先立つ てハフニウムシリケート膜に酸ィ匕処理を施すことが好ましぐこの際の酸化処理は、プ ラズマを用いて実施されることが好ましい。この酸化処理も、スロットアンテナによりマ イク口波を放射して形成するプラズマを用いて行われることが好ましい。さらにまた、 前記窒化処理および前記酸化処理をプラズマで実施する場合にぉ ヽて、これらを 1 つのプラズマ処理装置にて連続して行うことが好ましい。さらにまた、前記下地膜を 形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマによる処理のい ずれ力または両方により行うことが好ましい。この中では、紫外線励起ラジカルによる 酸化処理、または紫外線励起ラジカルによる酸ィ匕処理とリモートプラズマによる窒化 処理が特に好ましい。
[0011] 本発明の第 3の観点では、 SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜を
2
シリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を 洗浄し実質的に酸素が存在しない清浄面にする工程と、テトラキスジェチルアミノノヽ フニゥムとテトラキスジメチルアミノシランとを用いた CVDプロセスにより、前記シリコン 基板の清浄面にハフニウムシリケ一ト膜を成膜する工程と、スロットアンテナによりマイ クロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸ィ匕処理 を施す工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを用い て前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを有 することを特徴とするゲート絶縁膜の形成方法を提供する。
[0012] 上記第 3の観点において、前記ハフニウムシリケ一ト膜を成膜する工程は、成膜温 度を 500〜650°Cの範囲にして行われることが好ましぐ特に 500〜550°Cの範囲に して行われることが好ましい。また、前記ハフニウムシリケ一ト膜を成膜する工程は、 相対的に高温でかつ相対的に Si濃度が高い膜を形成する第 1工程と、相対的に低 温でかつ相対的に Si濃度が低い膜を形成する第 2工程とを有することが好ましい。さ らに、前記ハフニウムシリケ一ト膜を成膜する工程は、成膜圧力を 600Pa以下にして 行われることが好ましい。さらにまた、前記ハフニウムシリケ一ト膜を成膜する工程は、 酸素分圧を 40Pa以下にして行われることが好ま 、。前記ハフニウムシリケ一ト膜を 成膜する工程は、テトラキスジェチルァミノハフニウムとテトラキスジメチルアミノシラン の流量比を 1以上にして行われることが好ましい。
[0013] 本発明の第 4の観点では、 SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜を
2
シリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を 洗浄し実質的に酸素が存在しない清浄面にする工程と、前記シリコン基板の清浄面 にシリコン酸ィ匕物またはシリコン酸窒化物力 なる下地膜を形成する工程と、ハフニゥ ムテトラターシヤリブトキサイドとテトラエトキシシランとを用いた CVDプロセスにより、 前記下地膜の上にハフニウムシリケ一ト膜を成膜する工程と、スロットアンテナにより マイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸ィ匕 処理を施す工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを 用いて前記酸ィ匕処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と を有することを特徴とするゲート絶縁膜の形成方法を提供する。
[0014] 上記第 4の観点において、前記下地膜を形成する処理は、紫外線励起ラジカルに よる処理、リモートプラズマによる処理のいずれかまたは両方により行うことが好ましい 。この中では、紫外線励起ラジカルによる酸化処理、または紫外線励起ラジカルによ る酸ィ匕処理とリモートプラズマによる窒化処理が特に好ましい。 [0015] 本発明の第 1〜第 4の観点において、前記シリコン基板の表面を洗浄する工程は、 フッ酸系洗浄剤により好適に行うことができる。また、ゲート絶縁膜の SiO容量換算
2 膜厚が 1. 4nm以下であることが好ましぐ 1. 2nm以下が一層好ましい。
[0016] 本発明の第 5の観点では、コンピュータに制御プログラムを実行させるソフトウェア が記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実 行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いた CVDプロセス により、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基 板の清浄面にハフニウムシリケ一ト膜を成膜する工程と、前記ハフニウムシリケート膜 に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒 化処理を施す工程とを処理システムに実施させ、 SiO容量換算膜厚が 1. 45nm以
2
下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピ ユータ読取可能な記憶媒体を提供する。
[0017] 本発明の第 6の観点では、コンピュータ上で動作し、実行時に、アミド系有機ハフ- ゥム化合物とシリコン含有原料とを用いた CVDプロセスにより、表面が実質的に酸素 が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケ 一ト膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前 記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理シス テムに実施させ、 SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板
2
上に形成するように処理システムを制御するソフトウェアを含むコンピュータプロダラ ムを提供する。
[0018] 本発明の第 7の観点では、コンピュータに制御プログラムを実行させるソフトウェア が記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実 行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基 板の清浄面にシリコン酸ィ匕物またはシリコン酸窒化物力 なる下地膜を形成するェ 程と、アルコキシド系有機ハフニウム化合物とシリコン含有原料とを用いた CVDプロ セスにより、前記下地膜の上にハフニウムシリケ一ト膜を成膜する工程と、前記ハフ二 ゥムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、 SiO容量換
2 算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理シス テムを制御する、コンピュータ読取可能な記憶媒体を提供する。
[0019] 本発明の第 8の観点では、コンピュータ上で動作し、実行時に、表面が実質的に酸 素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸ィ匕 物またはシリコン酸窒化物力 なる下地膜を形成する工程と、アルコキシド系有機ハ フニゥム化合物とシリコン含有原料とを用いた CVDプロセスにより、前記下地膜の上 にハフニウムシリケ一ト膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理 を施す工程とを処理システムに実施させ、 SiO容量換算膜厚が 1. 45nm以下のゲ
2
ート絶縁膜をシリコン基板上に形成するように処理システムを制御するソフトウェアを 含むコンピュータプログラムを提供する。
[0020] 本発明の第 1の観点および第 3の観点によれば、シリコン基板の表面を洗浄して実 質的に酸素が存在しな 、状態の清浄面とした後、 MO— CVDにより直接に前記清 浄面にハフニウムシリケ一ト膜を形成し、その後ハフニウムシリケート膜に酸ィ匕処理お よび窒化処理を行って改質し、ゲート酸化膜を形成するに際し、ハフニウム原料とし て分解しやすいアミド系有機ハフニウム化合物を用いるので、均一に吸着しやすぐ 膜厚が SiO容量換算膜厚 (EOT)で 1. 45nm以下と薄いものであってもゲート絶縁
2
膜の表面粗さを小さいものとすることができ、リーク電流を小さくすることができる。
[0021] 本発明の第 2の観点および第 4の観点によれば、シリコン基板の表面を洗浄して実 質的に酸素が存在しない状態の清浄面とし、その上にシリコン酸ィ匕膜またはシリコン 酸窒化膜からなる下地膜を形成した後、アルコキシド系有機ハフニウム化合物とシリ コン原料とを用いた MO— CVDによりハフニウムシリケ一ト膜を形成し、その後ハフ- ゥムシリケート膜に窒化処理を行って改質し、ゲート酸化膜を形成するが、アルコキシ ド系有機ハフニウム化合物を用いてハフニウムシリケ一ト膜を成膜する場合には、下 地膜の存在により、膜厚が SiO容量換算膜厚 (EOT)で 1. 45nm以下と薄いもので
2
あってもゲート絶縁膜の表面粗さを小さいものとすることができ、リーク電流を小さくす ることがでさる。
図面の簡単な説明
[0022] [図 1]本発明の第 1の実施形態に係るゲート絶縁膜の形成方法の工程を説明するた めの図。 圆 2]本発明の第 1の実施形態の方法を実現するための処理システムを示す平面図 圆 3]図 2の処理システムのマルチチャンバ一装置に搭載された成膜装置を示す断 面図。
圆 4]本発明の第 1の実施形態のハフニウムシリケ一ト成膜工程における、成膜の際 の温度と、規格化リーク電流値 A lg*およびハフニウムシリケート膜の Si濃度との関係 を示す図。
圆 5]本発明の第 1の実施形態のハフニウムシリケ一ト成膜工程における、成膜の際 の温度と、 Δ EOTおよびノヽフユウムシリケート膜の Si濃度との関係を示す図。
圆 6]本発明の第 1の実施形態のハフニウムシリケ一ト成膜工程における、成膜圧力 を変化させた場合の EOTとリーク電流値との関係を示す図。
圆 7]本発明の第 1の実施形態のハフニウムシリケ一ト成膜工程における、成膜圧力 と規格化リーク電流値 A lg*との関係を示す図。
圆 8]本発明の第 1の実施形態のハフニウムシリケ一ト成膜工程における、酸素分圧 と、 Δ EOTおよびノヽフユウムシリケート膜の Si濃度との関係を示す図。
圆 9]本発明の第 1の実施形態のハフニウムシリケ一ト成膜工程における、 TDEAT ZTDMAS流量比と、 Δ EOTおよびノヽフユウムシリケート膜の Si濃度との関係を示 す図。
[図 10]図 2の処理システムに搭載されたプラズマ処理装置を示す断面図。
圆 11]本発明の第 1の実施形態の効果を説明するためのグラフ。
圆 12]本発明の第 2の実施形態に係るゲート絶縁膜の形成方法の工程を説明するた めの図。
圆 13]本発明の第 2の実施形態のハフニウムシリケート膜の Si濃度と EOTとの関係を 示す図。
圆 14]下地膜の厚さとハフニウムシリケート膜の表面粗さとの関係を、ハフニウムシリ ケート膜を形成する際の原料を HTB + TEOSにした場合と、 TDEAH + TDMAS にした場合とで比較して示す図。
圆 15]下地膜を設けずに、本発明の第 2の実施形態のアルコキシド系材料 (HTB + TEOS)を用いてハフニウムシリケ一ト膜を成膜し、その後プラズマによる後処理を行 つた場合における EOTとリーク電流との関係を示す図。
[図 16]下地膜を設け、その上に本発明の第 2の実施形態のアルコキシド系材料 (HT B+TEOS)を用いてハフニウムシリケ一ト膜を成膜し、その後プラズマによる後処理 を行った場合における EOTとリーク電流との関係を示す図。
[図 17]本発明の第 2の実施形態において、下地膜形成処理と成膜後の後処理の種 類別に EOTとリーク電流とを求めた結果を示す図。
[図 18]本発明の第 2の実施形態において、同じ条件で下地膜を形成した後、成膜後 の後処理、ハフニウムシリケート膜の膜厚（3nm、 4nm)および Si濃度（50%、 70%) を変えた場合に、 EOTを求めた結果を示す図。
[図 19]本発明の第 2の実施形態において、下地膜形成処理、成膜後の後処理、フニ ゥムシリケート膜の膜厚を変えた場合に、 EOTを求めた結果を示す図。
[図 20]本発明の第 2の実施形態の効果を説明するためのグラフ。
符号の説明
[0023] 1, 201· ··シリコンウエノヽ
2, 203· ··ノヽフ-ゥムシリケー卜膜
3, 204· ··酸ィ匕膜
4, 205…ゲート絶縁膜
11, 12· ··成膜装置
13, 14…プラズマ処理装置
100· ··処理システム
202…下地膜
300…制御部
301 · "ユーザーインターフェース
302…記憶部
W…ウェハ
発明を実施するための最良の形態
[0024] 以下、添付図面を参照して、本発明の実施の形態について説明する。 [0025] [第 1の実施形態]
図 1は本発明の第 1の実施形態に係るゲート絶縁膜の形成方法を説明するための 工程図である。
[0026] 本実施形態では、まず、図 1の（a)に示すように、シリコンウェハ 1を例えば希フッ酸
(DHF)溶液に浸漬することによりシリコンウェハ 1の表面を洗浄し、表面に実質的に 酸素のない清浄な状態とする（工程 1)。希フッ酸としては 1%フッ酸 (HF分が 0. 5vol %)を用いることができ、例えば室温で 1〜3分間処理する。
[0027] 次いで、図 1の（b)に示すように、有機金属を用いた CVD (MO— CVD)によりハフ ユウムシリケート (HfSiOx)膜 2を成膜する（工程 2)。この際に、成膜原料として、ハフ ニゥム原料とシリコン原料と酸化剤とを用いるが、本実施形態では、ハフニウム原料と してアミド系有機ハフニウム化合物、例えば TDEAH (テトラキスジェチルァミノハフ- ゥム）を用い、シリコン原料としては、ハフニウム原料と同様、アミド系有機シリコンィ匕合 物、例えば TDMAS (テトラキスジメチルアミノシラン）を用いる。
[0028] TDEAH、 TDMASの分子構造は、それぞれ以下の（1)式および（2)式の通りで あり、分子の中心にある Hfおよび Siは 4つの Nと結合しており、 TDEAHでは各 Nに 2つのェチル基が結合しており、 TDMASでは各 Nに 2つのメチル基が結合している
[化 1]
CH3 CH3
CH2 CH2
CH3 CH2 N N CH2 CH3
Hf
/ \
CH3 CH2 N N CH2 CH3
CH2 CH2
CH3 CH3
一一— (2)
Figure imgf000011_0001
[0029] その後、図 1の（c)に示すように、上記のようにして成膜したノヽフユウムシリケート膜 2 に、プラズマ酸ィ匕処理を施す（工程 3)。このプラズマ酸ィ匕処理は、ハフニウムシリケ一 ト膜 2の酸素欠陥を埋め、残存している C等の不純物を除去するとともに、シリコンゥ ェハ 1とハフニウムシリケ一 HHfSiOx)膜 2の界面に薄い酸ィ匕膜 3を形成してこれら の界面モホロジーを良好にする作用を有する。このプラズマ酸ィ匕処理は、ハフニウム シリケート膜 2にダメージを与えない観点から、電子温度が低ぐかつ高密度なプラズ マを用いることが好ましい。例えば、スロットアンテナを用いたマイクロ波プラズマ、誘 導結合プラズマ (ICP)、表面反射波プラズマ、マグネトロンプラズマが用いられる。
[0030] 引き続き、図 1の（d)に示すように、プラズマ酸ィ匕処理を施したハフニウムシリケート 膜 2にプラズマ窒化処理を施す（工程 4)。このプラズマ窒化処理は、ハフニウムシリケ ートが HfOと SiOとに相分離することを防止するとともに、窒化により誘電率をさらに
2 2
上昇させる作用を有する。このプラズマ窒化処理も、ハフニウムシリケート膜 2にダメ ージを与えない観点から、電子温度が低ぐかつ高密度なプラズマを用いることが好 ましぐ同様に、スロットアンテナを用いたマイクロ波プラズマ、誘導結合プラズマ (IC P)、表面反射波プラズマ、マグネトロンプラズマ等を用いることができる。
[0031] 本実施开態では、このような一連の工程により、 EOT (Equivalent Oxide Thickness )で 1. 45nm以下のゲート絶縁膜 4を形成する。
[0032] このように、本実施形態では、工程 2のハフニウムシリケート膜 2の成膜の際に、ハフ -ゥム原料として、アミド系有機ハフニウム化合物、例えば TDEAHを用い、シリコン 原料として、アミド系有機シリコン化合物、例えば TDMASを用いる力 これらは、上 記構造式に示すように、中心にある金属原子の周囲に 4つの N原子が存在するので 金属原子と N原子の間で切れやすぐ分子構造力 S小さい状態でシリコンウェハに吸 着する。したがって、シリコンウェハの DHF洗浄面に直接成膜する場合に、均一に 吸着しやすぐ膜厚力 ¾OTで 1. 45nm以下と薄いものであってもゲート絶縁膜の表 面粗さを中心線粗さ Raで 0. 3nmより小さいものとすることができ、リーク電流を小さく することができる。
[0033] 例えば、従来の HTB— TEOS系の原料を用いて、希フッ酸処理したシリコンウェハ 上に直接にハフニウムシリケ一ト膜を成膜し、膜厚が EOTで 1. 45nm以下になると、 その後同様にプラズマ酸ィ匕処理およびプラズマ窒化処理を行ってもゲート絶縁膜の 表面粗さが中心線粗さ Raで 0. 35nm程度で表面粗さが改善しない。これに対し、本 実施形態の TDEAH— TDMAS系の原料を用いて基板に成膜した場合には、ゲー ト絶縁膜の膜厚が EOTで 1. 45nm以下であっても、ゲート絶縁膜の表面粗さを中心 線粗さ Raで 0. 2〜0. 25nmと小さくすることができ、ゲート絶縁膜を薄膜ィ匕してもリ ーク電流を小さくすることがでる。
[0034] ゲート絶縁膜の膜厚は EOTで 1. 4nm以下が好ましぐ 1. 2nm以下がより好ましい 。さらに好ましくは 1. Onm以下である。このように本実施形態ではハフニウムシリケ一 ト膜が薄い膜であっても表面粗さの小さい膜を形成することができ、リーク電流を許容 範囲にすることができる。
[0035] 実際のデバイスプロセスにおいては、このようにしてゲート絶縁膜 4を形成した後、 ハフニウムシリケート膜 2の上にゲート電極材料、たとえばポリシリコンを成膜し、次い で、イオン注入により必要な不純物ドープを行い、さらに活性ィ匕ァニールを行った後 、エッチングを行ってゲート電極を形成し、さらにシリコンウェハの主面にイオン注入 により拡散領域を形成し、 MOS型トランジスタを製造する。
[0036] 次に、本実施形態の方法を実現するためのシステムの例について説明する。
図 2は本発明の方法を実現するための処理システムの例を示す図である。この処理 システム 100は、工程 1の希フッ酸洗浄を行った後のウェハに対して工程 2以降の処 理を行ものである。
[0037] 図 2に示すように、この処理システム 100は、 MO— CVDによりハフニウムシリケート 膜を成膜する 2つの成膜装置 11, 12、およびハフニウムシリケート膜に対してプラズ マ酸ィ匕処理およびプラズマ窒化処理を施すプラズマ処理装置 13, 14を有しており、 これら成膜装置 11, 12,およびプラズマ処理装置 13, 14は、六角形をなすウェハ搬 送室 15の 4つの辺にそれぞれ対応して設けられている。また、ウェハ搬送室 15の他 の 2つの辺にはそれぞれロードロック室 16, 17が設けられている。これらロードロック 室 16, 17のウェハ搬送室 15と反対側にはウェハ搬入出室 18が設けられており、ゥ ェハ搬入出室 18のロードロック室 16, 17と反対側にはウェハ Wを収容可能な 3つの フープ (FOUP) Fを取り付けるポート 19, 20, 21が設けられている。なお、成膜装置 11と 12、およびプラズマ処理装置 13と 14は、それぞれ同じ構造を有している。
[0038] 成膜装置 11, 12およびプラズマ処理装置 13, 14およびロードロック室 16, 17は、 同図に示すように、ウェハ搬送室 15の各辺にゲートバルブ Gを介して接続され、これ らは各ゲートバルブ Gを開放することによりウェハ搬送室 15と連通され、各ゲートバ ルブ Gを閉じることによりウェハ搬送室 15から遮断される。また、ロードロック室 16, 1 7のウェハ搬入出室 18に接続される部分にもゲートバルブ Gが設けられており、ロー ドロック室 16, 17は、ゲートバルブ Gを開放することによりウェハ搬入出室 18に連通 され、これらを閉じることによりウェハ搬入出室 18から遮断される。
[0039] ウェハ搬送室 15内には、成膜装置 11, 12、プラズマ処理装置 13, 14、およびロー ドロック室 16, 17に対して、被処理体であるウェハ Wの搬入出を行うウェハ搬送装置 22が設けられている。このウェハ搬送装置 22は、ウェハ搬送室 15の略中央に配設 されており、回転および伸縮可能な回転 ·伸縮部 23の先端にウェハ Wを保持する 2 つのブレード 24a, 24bを有しており、これら 2つのブレード 24a, 24bは互いに反対 方向を向くように回転 ·伸縮部 13に取り付けられている。なお、このウェハ搬送室 15 内は所定の真空度に保持されるようになっている。
[0040] ウェハ搬入出室 18の天井部には HEPAフィルタ（図示せず）が設けられており、こ の HEPAフィルタを通過して有機物やパーティクル等が除去された清浄な空気がゥ ェハ搬入出室 18内にダウンフロー状態で供給され、大気圧の清浄空気雰囲気でゥ ェハ Wの搬入出が行われるようになつている。ウェハ搬入出室 18のフープ F取り付け 用の 3つのポート 19, 20, 21にはそれぞれシャッター（図示せず）が設けられており、 これらポート 19, 20, 21にウェハ Wを収容したまたは空のフープが直接取り付けられ 、取り付けられた際にシャッターが外れて外気の侵入を防止しつつウェハ搬入出室 1 8と連通するようになっている。また、ウェハ搬入出室 18の側面にはァライメントチャン バー 25が設けられており、そこでウェハ Wのァライメントが行われる。
[0041] ウェハ搬入出室 18内には、フープ Fに対するウェハ Wの搬入出およびロードロック 室 16, 17に対するウェハ Wの搬入出を行うウェハ搬送装置 26が設けられている。こ のウェハ搬送装置 26は、 2つの多関節アームを有しており、フープ Fの配列方向に 沿ってレール 28上を走行可能となっており、その先端のハンド 27上にウェハ Wを載 せてその搬送を行う。なお、図 2では一方のハンド 27がウェハ搬入出室 18に存在し 、他方のハンドはフープ F内に挿入されて!、る状態を示して 、る。
[0042] 処理システム 100の構成部、例えば成膜装置 11, 12、プラズマ処理装置 13, 14、 ウェハ搬送装置 22, 26等は、コンピュータ力もなる制御部 300に接続されて制御さ れる構成となっている。また、制御部 300には、工程管理者がシステムを管理するた めにコマンドの入力操作等を行うキーボードや、システムの稼働状況を可視化して表 示するディスプレイ等からなるユーザーインターフェース 301が接続されている。さら に、制御部 300には、システムで実行される各種処理を制御部 300の制御にて実現 するための制御プログラムや、処理条件に応じて各構成部に処理を実行させるため のプログラムすなわちレシピが格納された記憶部 302が接続されて 、る。レシピはノヽ ードディスクや半導体メモリーに記憶されていてもよいし、 CDROM、 DVD等の可搬 性の記憶媒体に収容された状態で記憶部 302の所定位置にセットするようになって いてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させる ようにしてもよい。そして、必要に応じて、ユーザーインターフェース 301からの指示 等にて任意のレシピを記憶部 302から呼び出して制御部 300に実行させることで、制 御部 300の制御下で、処理システムでの所望の処理が行われる。なお、制御部 300 は、各構成部を直接制御するようにしてもよいし、各構成部に個別のコントローラを設 けそれらを介して制御するようにしてもょ 、。
[0043] このような処理システム 100においては、まず、図示しない希フッ酸洗浄装置で希フ ッ酸洗浄処理および乾燥処理が行われたウェハを収容したフープ Fがローデイングさ れる。
[0044] 次いで、大気圧の清浄空気雰囲気に保持されたウェハ搬入出室 18内のウェハ搬 送装置 26により、フープ Fから工程 1の希フッ酸処理を施して清浄面が形成されたゥ ェハ Wを一枚取り出してァライメントチャンバ一 25に搬入し、ウェハ Wの位置合わせ を行う。引き続き、ウェハ Wをロードロック室 16, 17のいずれ力に搬入し、そのロード ロック内を真空引きした後、ウェハ搬送室 15内のウェハ搬送装置 22によりそのロード ロック内のウェハを取り出し、ウェハ Wを成膜装置 11または 12に装入して、工程 2の ハフ-ゥシリケート膜の成膜を行う。この際に、フープ Fから成膜装置までの間、ゥェ ハ W表面が清浄状態に維持され、その清浄状態のままウェハ Wが成膜装置 11また は 12に装入される。ハフニウムシリケ一ト膜成膜後のウェハ Wを引き続きプラズマ処 理装置 13または 14に装入して工程 3のプラズマ酸ィ匕処理および工程 4のプラズマ窒 化処理を行う。その後成膜後のウェハ Wをウェハ搬送装置 22によりロードロック室 16 , 17のいずれかに搬入し、その中を大気圧に戻した後、ウェハ搬入出室 18内のゥェ ハ搬送装置 26によりロードロック室内のウェハ Wを取り出し、フープ Fのいずれかに 収容される。このような動作を 1ロットのウェハ Wに対して行い、 1セットの処理が終了 する。このような処理により上述したゲート絶縁膜 4が形成される。
[0045] 次に、工程 2のハフニウムシリケート膜 2の形成に用いられる成膜装置 11につ 、て 説明する。
[0046] 図 3は、成膜装置 11を示す断面図である。この成膜装置 11は、気密に構成された 略円筒状のチャンバ一 31を有しており、その中には被処理体であるウェハ Wを水平 に支持するためのサセプタ 32がその中央下部に設けられた円筒状の支持部材 33に より支持された状態で配置されている。このサセプタ 32は A1N等のセラミックス力もな つている。また、サセプタ 32にはヒーター 35が埋め込まれており、このヒーター 35に はヒーター電源 36が接続されている。一方、サセプタ 32の上面近傍には熱電対 37 が設けられており、熱電対 37の信号はコントローラ 38に伝送されるようになっている。 そして、コントローラ 38は熱電対 37の信号に応じてヒーター電源 36に指令を送信し 、ヒーター 35の加熱を制御してウェハ Wを所定の温度に制御するようになって!/、る。
[0047] なお、チャンバ一 31の内壁、およびサセプタ 32および支持部材 33の外周には、付 着物が堆積することを防止するための石英ライナー 39が設けられて 、る。石英ライナ 一 39とチャンバ一 31の壁部との間にはパージガス（シールドガス）を流すようになつ ており、これにより壁部へ付着物が堆積することが防止されコンタミネーシヨンが防止 される。また、石英ライナー 39はチャンバ一 31内のメンテナンスが効率的に行われる ように取り外しが可能となって 、る。
[0048] チャンバ一 31の天壁 31aには、円形の孔 31bが形成されており、そこからチャンバ 一 31内へ突出するシャワーヘッド 40が嵌め込まれている。シャワーヘッド 40は、後 述するガス供給機構 60から供給された成膜用のガスをチャンバ一 31内に吐出する ためのものであり、その上部には有機金属原料ガスが導入される第 1の導入路 41と、 酸化剤としての酸素ガスが導入される第 2の導入路 42とを有して ヽる。シャワーヘッド 40の内部には上下 2段に空間 43、 44が設けられている。上側の空間 43には第 1の 導入路 41が繋がっており、この空間 43から第 1のガス吐出路 45がシャワーヘッド 40 の底面まで延びている。下側の空間 44には第 2の導入路 42が繋がっており、この空 間 44力も第 2のガス吐出路 46がシャワーヘッド 40の底面まで延びて!/、る。すなわち 、シャワーヘッド 40は、金属原料ガスと酸化剤とが混じることなぐ空間 43, 44で均一 に拡散してそれぞれ独立して吐出路 45および 46から吐出するポストミックスタイプと なっている。
[0049] チャンバ一 31の底壁には、下方に向けて突出する排気室 51が設けられている。排 気室 51の側面には排気管 52が接続されており、この排気管 52には排気装置 53が 接続されている。そしてこの排気装置 53を作動させることによりチャンバ一 31内を所 定の真空度まで減圧することが可能となって 、る。
[0050] チャンバ一 31の側壁には、ウェハ搬送室 15との間でウェハ Wの搬入出を行うため の搬入出口 54と、この搬入出口 54を開閉するゲートバルブ Gとが設けられている。
[0051] ガス供給機構 60は、ハフニウム原料である TDEAHを貯留するハフニウム原料タン ク 61と、シリコン原料である TDMASを貯留するシリコン原料タンク 62と、キャリアガス である Nガスを供給する Nガス供給源 67, 68と、酸化剤である Oガスを供給する O
2 2 2 ガス源 73とを有して 、る。ハフニウム原料およびシリコン原料はオクタン等の有機溶
2
媒に希釈して用いることもできる。キャリアガスとしては Nガスを用いてもよい。
2
[0052] ハフニウム原料タンク 61には Heガス等の圧送ガスが導入され、その中の液体状の TDEAHが配管 63を介して気化ユニット 65に導かれる。一方、シリコン原料タンク 62 にも Heガス等の圧送ガスが導入され、その中の液体状の TDMASが配管 64を介し て気化ユニット 66に導かれる。
[0053] 気化ユニット 65で気化された TDEAHは、 Nガス供給源 67から配管 69を介して気
2
化ユニット 65に導入された Nガスによって配管 71を搬送される。一方、気化ユニット
2
66で気化された TDMASは、 Nガス供給源 68から配管 70を介して気化ユニット 66
2
に導入された Nガスによって配管 72を搬送される。そして、配管 72は配管 71に接 続され、ガス化された TDEAHと TDMASは配管 71内を合流してシャワーヘッド 40 の第 1の導入路 41に導かれる。 Nガスの代わりに Ar等他の不活性ガスを用いてもよ
2
い。
[0054] 酸化剤である Oガスを供給する Oガス源 73には、配管 74が接続されており、 Oガ
2 2 2 ス源 73からの Oガスは配管 74を搬送されてシャワーヘッド 40の第 2の導入路 42に
2
導かれる。酸化剤としては、 Oガスの他、オゾン、清浄空気、ラジカル酸素、 NOガス
2
、 N Oガス、 NOガス等を用いることができる。
2 2
[0055] なお、気体を搬送する配管 69, 70, 74には、マスフローコントローラ 77およびマス フローコントローラ 77を挟んで 2つのバルブ 78が設けられている。また、配管 71, 74 力もは、それぞれ排気ラインに繋がるプリフロー配管 75, 76が分岐している。また、 配管 71, 74のシャワーヘッド 40近傍、およびプリフロー配管 75, 76の分岐点近傍に は、バルブ 80が設けられている。さらに、液体を搬送する配管 63, 64には、液体マス フローコントローラ 79が設けられて!/、る。
[0056] このように構成された成膜装置においては、まず、チャンバ一 31内を排気して圧力 を 80〜800Pa程度とし、ヒーター 35によりウエノヽ Wを 450〜700。C、好ましくは 500 〜650°Cに加熱する。
[0057] この状態でハフニウム原料タンク 61からの TDEAHを気化ユニット 65で気化させ、 シリコン原料タンク 62からの TDMASを気化ユニット 66で気化させて、プリフローライ ン 75に流し、 O供給源 73からの Oガスをプリフローライン 76に流して所定時間プリ
2 2
フローを行った後、バルブ 80を切り換えて TDEAHおよび TDMASを第 1の導入路 41へ供給し、 Oガスを第 2の導入路 42へ供給して、それぞれ、第 1のガス吐出路 45
2
および第 2のガス吐出路 46から吐出し、成膜を開始する。これにより、加熱されたゥ ェハ W上で TDEAHと TDMASの酸化反応が生じ、ウェハ W上にハフニウムシリケ ート膜が成膜される。
[0058] この際のガス流量は、 TDEAH (液体）： 0. 015〜0. 5mL/min, TDMAS (液体）
: 0. 015〜0. 6mLZmin、各 Nガス： 0
2 〜900mL/min、 Oガス： 100〜： LOOOmL
2
Zmin程度が例示される。また、成膜の際のチャンバ一 31内の圧力は、 80〜800Pa が例示される。 [0059] このようにして、アミド系有機ハフニウム化合物である TDEAHと、アミド系有機シリ コン化合物である TDMASを用いることにより、上述したように表面粗さが極めて小さ V、ハフニウムシリケ一ト膜を形成することができる。
[0060] このようなハフニウムシリケ一ト膜を成膜する際のプロセス条件について具体的に説 明する。
[0061] (1)成膜温度の影響
図 4は、横軸に成膜の際の温度をとり、縦軸に SiOを基準にしたリーク電流値（A lg
2
量換算膜厚 EOTで規格化した規格化リーク電流値 A lg*
Figure imgf000019_0001
およびノヽフユウムシリケート膜の Si濃度をとつて、これらの関係を示す図である。また 、図 5は、横軸に成膜温度をとり縦軸に EOTの値力も標準条件での EOT(EOT ) std を引いた Δ EOTおよびノヽフユウムシリケート膜の Si濃度をとつて、これらの関係を示 す図である。なお、ここでの温度以外のプロセス条件は、圧力： 280Pa、プリフロー O
2 流量： 2. 5L/min, TDEAT/TDMAS/O流量： 56. 3/56. 3/500 (mL/m
2
in)、後処理：後述の SPAによる酸化（266Pa、 lOsec)および窒化（6. 7Pa、 360se c)である。
[0062] 図 4に示すように、成膜温度が上昇するほどハフニウムシリケート膜中の Si濃度が 上昇し、規格化リーク電流値 A lg*が低下していく。すなわち、温度が上昇するほど 膜質が良好になる。一方、図 5に示すように、成膜温度が 550°C以下になると EOTが 低下する傾向にあり、現在指向されているゲート絶縁膜の薄膜ィ匕に対して好ましい。 しかし、図 4に示すように成膜温度を低温化すると規格化リーク電流値 Δ lg*が上昇 するので、成膜温度はリーク電流が許容可能な範囲でできるだけ低温ィヒすればよぐ このような観点からは 500〜550°Cが好ましい。
[0063] 薄膜ィ匕と低リーク電流化を両立させるためには、第 1段として例えば 600°C以上で S iリッチの膜を形成した後、第 2段として例えば 550°C以下で Hfリッチの膜を形成する t ヽぅ 2ステップ成膜が考えられる。
[0064] (2)成膜圧力の影響
図 6は、横軸に EOTをとり縦軸にリーク電流値をとつて、成膜の際のチャンバ一内 圧力を変化させた場合のこれらの関係を示す図であり、図 7は、横軸に成膜の際の 圧力をとり、縦軸に規格化リーク電流値 A lg*およびハフニウムシリケート膜の Si濃度 をとつて、これらの関係を示す図である。なお、ここでの圧力以外のプロセス条件は、 温度が 590°Cの他、図 4の場合と同じである。
[0065] これらの図に示すように、成膜圧力が上昇するほどハフニウムシリケート膜中の Si濃 度が上昇し、 EOTおよび規格化リーク電流値 A lg*は圧力が低下するほど低下する 傾向を示し、 600Pa以下になると EOTが 1. 45nm以下となり、 400Pa以下になると EOTが 1. 4nm以下となる。また、リーク電流も 600Pa以下で小さくなる傾向となる。 したがって、成膜の際のチャンバ一内の圧力は 600Pa以下が好ましぐ 400Pa以下 力 り好ましい。圧力の下限は特にないが、現実的には lOOPa程度となる。
[0066] (3)酸素分圧の影響
図 8は、横軸に酸素分圧をとり縦軸に Δ EOTおよび Si濃度をとつて、これらの関係 を示す図である。この図に示すように、酸素分圧を低下させるほど EOTを薄くするこ とができる。特に、酸素分圧が 40Pa以下において EOTの低下が顕著となる。ただし 、酸素分圧によってハフニウムシリケート膜中の Si濃度はほとんど変化せず、規格ィ匕 リーク電流値 A lg*の値は酸素分圧を変化させてもほとんど変化しない。
[0067] (4)原料流量比の影響
図 9は、横軸に TDEAHZTDMAS流量比をとり縦軸に Δ ΕΟΤおよび Si濃度をと つて、これらの関係を示す図である。この図に示すように、 TDEAHが増加するほど E OTを薄くできることがわかる。このような観点から、 TDEAHZTDMAS流量比は 1 以上が好ましい。なお、 TDEAHZTDMAS流量比によって膜中の Si濃度も 55〜7 5%の範囲で変化する。
[0068] 次に、工程 3のプラズマ酸ィ匕処理および工程 4のプラズマ窒化処理を施すプラズマ 処理装置 13について説明する。図 10は、プラズマ処理装置 13を示す断面図である
[0069] このプラズマ処理装置 13は、マイクロ波プラズマにより酸化処理および窒化処理を 行う。このプラズマ処理装置 13は、気密に構成され、接地された略円筒状のチャンバ 一 101を有している。チャンバ一 101の底壁 101aの略中央部には円形の開口部 11 0が形成されており、底壁 101aには、この開口部 110と連通し、下方に向けて突出 する排気室 111が設けられて 、る。チャンバ一 101内には被処理基板であるウェハ Wを水平に支持するための A1N等のセラミックス力もなるサセプタ 102が設けられて いる。このサセプタ 102は、排気室 111の底部中央から上方に延びる円筒状の A1N 等のセラミックス力もなる支持部材 103により支持されている。サセプタ 102の外縁部 にはウェハ Wをガイドするためのガイドリング 104が設けられている。また、サセプタ 1 02には抵抗力卩熱型のヒーター 105が埋め込まれており、このヒーター 105にはヒータ 一電源 106が接続されている。一方、サセプタ 102の上面近傍には熱電対 107が設 けられており、熱電対 107の信号はコントローラ 108に伝送されるようになっている。 そして、コントローラ 108は熱電対 107の信号に応じてヒーター電源 106に指令を送 信し、ヒーター 105の加熱を制御してウェハ Wを所定の温度に制御するようになって いる。このとき、例えば室温から 800°Cまで範囲で温度制御可能となっている。なお、 チャンバ一 101の内周には、石英力もなる円筒状のライナー 109が設けられている。
[0070] サセプタ 102には、ウェハ Wを支持して昇降させるためのウェハ支持ピン（図示せ ず）がサセプタ 102の表面に対して突没可能に設けられている。
[0071] チャンバ一 101の側壁には環状をなすガス導入部材 115が設けられており、このガ ス導入部材 115にはガス供給系 116が接続されて 、る。ガス導入部材はシャワー状 に配置してもよい。このガス供給系 116は、 Arガス供給源 117、 Nガス供給源 118
2 、
Oガス供給源 119を有しており、これらガスが、それぞれガスライン 120を介してガス
2
導入部材 115に至り、ガス導入部材 115からチャンバ一 101内に導入される。なお、 ガスライン 120の各々には、マスフローコントローラ 121およびその前後の開閉バル ブ 122が設けられている。
[0072] 上記排気室 111の側面には排気管 123が接続されており、この排気管 123には高 速真空ポンプを含む排気装置 124が接続されている。そしてこの排気装置 124を作 動させることによりチャンバ一 101内のガス力 排気室 111の空間 111a内へ均一に 排出され、排気管 123を介して排気される。これによりチャンバ一 101内は所定の真 空度、例えば 0. 133Paまで高速に減圧することが可能となっている。
[0073] チャンバ一 101の側壁には、ウェハ搬送室 15との間でウェハ Wの搬入出を行うた めの搬入出口 125と、この搬入出口 125を開閉するゲートバルブ Gとが設けられてい る。
[0074] チャンバ一 101の上部は開口部となっており、この開口部の周縁部に沿ってリング 状の支持部 127が設けられており、この支持部 127に誘電体、例えば石英や Al O
2 3 等のセラミックス力もなり、マイクロ波を透過するマイクロ波透過板 128がシール部材 1 29を介して気密に設けられている。したがって、チャンバ一 101内は気密に保持され る。
[0075] マイクロ波透過板 128の上方には、サセプタ 102と対向するように、円板状の平面 アンテナ部材 131が設けられて!/、る。この平面アンテナ部材 131はチャンバ一 101 の側壁上端に係止されている。平面アンテナ部材 131は、例えば表面が金メッキされ た銅板またはアルミニウム板力もなり、多数のマイクロ波放射孔 132が所定のパター ンで貫通して形成された構成となっている。このマイクロ波放射孔 132は、例えば長 溝状のスロットからなり、隣接するスロット同士が「T」字状に配置され、これら複数のス ロットが同心円状に配置されている。なお、マイクロ波放射孔 132は、円形状の貫通 孔等他の形状であってもよい。この平面アンテナ部材 131の上面には、真空よりも大 きい誘電率を有する遅波材 133が設けられている。チャンバ一 101の上面には、これ ら平面アンテナ部材 131および遅波材 133を覆うように、例えばアルミニウムゃステン レス鋼等の金属材カもなるシールド蓋体 134が設けられている。チャンバ一 101の上 面とシールド蓋体 134とはシール部材 135によりシールされている。シールド蓋体 13 4には、図示しない冷却水流路が形成されており、そこに冷却水を通流させることによ り、平面アンテナ 131、マイクロ波透過板 128、遅波材 133、シールド蓋体 134を冷 却するようになっている。なお、シールド蓋体 134は接地されている。
[0076] シールド蓋体 134の上壁の中央には開口部 136が形成されており、この開口部に は導波管 137が接続されている。この導波管 137の端部には、マッチング回路 138 を介してマイクロ波発生装置 139が接続されている。これにより、マイクロ波発生装置 139で発生した例えば周波数 2. 45GHzのマイクロ波が導波管 137を介して上記平 面アンテナ部材 131へ伝搬されるようになっている。なお、マイクロ波の周波数として は、 8. 35GHz, 1. 98GHz等を用!ヽることもできる。
[0077] 導波管 137は、上記シールド蓋体 134の開口部 136から上方へ延出する断面円形 状の同軸導波管 137aと、この同軸導波管 137aの上端部に接続された水平方向に 延びる断面矩形状の矩形導波管 137bとを有している。矩形導波管 137bの同軸導 波管 137aとの接続部側の端部はモード変 l40となって 、る。同軸導波管 137a の中心には内導体 141が延在しており、この内導体 141の下端部は平面アンテナ部 材 131の中心に接続固定されている。
[0078] このように構成されたプラズマ処理装置 13においては、ゲートバルブ Gを開にして 搬入出口 125からハフニウムシリケート膜が形成されたウェハ Wをチャンバ一 101内 に搬入し、サセプタ 102上に載置する。
[0079] まず、ウェハ Wに成膜したノヽフユウムシリケート膜に対して、プラズマ酸化処理を施 す。このプラズマ酸ィ匕処理においては、ガス供給系 116の Arガス供給源 117および Oガス供給源 119から、 Arガスおよび Oガスを所定の流量でガス導入部材 115を
2 2
介してチャンバ一 101内に導入し、所定の圧力に維持する。この際の条件としては、 例えば流量を、 Arガス： 2000mLZmin、 Oガス： 200mLZminとし、チャンバ
2 一内 圧力を 6. 7〜267Pa、例えば 267Paとする。
[0080] 次いで、マイクロ波発生装置 139からのマイクロ波をマッチング回路 138を経て導 波管 137に導く。マイクロ波は、矩形導波管 137b、モード変 140、および同軸 導波管 137aを順次通って平面アンテナ部材 131に供給され、平面アンテナ部材 13 1力もマイクロ波透過板 128を経てチャンバ一 101内におけるウェハ Wの上方空間に 放射される。マイクロ波は、矩形導波管 137b内では TEモードで伝搬し、この TEモー ドのマイクロ波はモード変 140で TEMモードに変換されて、同軸導波管 137a 内を平面アンテナ部材 131に向けて伝搬されて！、く。
[0081] 平面アンテナ部材 131の透過孔 132からマイクロ波透過板 128を経てチャンバ一 1 01に放射されたマイクロ波により、チャンバ一 101内では Arガスおよび Oガスがプラ
2 ズマ化し、このプラズマによりハフニウムシリケ一ト膜を酸ィ匕処理する。このマイクロ波 プラズマは、略 1012Zcm3以上のプラズマ密度でかつ略 1. 5eV以下の低電子温度 プラズマであり、低温かつ短時間で酸ィ匕処理を行うことができ、しかも下地膜へのィ オン等のプラズマダメージが小さい等のメリットがある。この処理により、ハフニウムシリ ケート膜の酸素欠陥を埋め、残存している C等の不純物を除去するとともに、ウェハと ハフニウムシリケート膜の界面に薄い酸ィ匕膜が形成されてこれらの界面をスムースに する。
[0082] 引き続き、プラズマ酸ィ匕処理を施した後のハフニウムシリケート膜に対し、プラズマ 窒化処理を施す。このプラズマ窒化処理においては、ガス供給系 116の Arガス供給 源 117および Nガス供給源 118から、 Arガスおよび Nガスを所定の流量でガス導
2 2
入部材 115を介してチャンバ一 101内に導入し、所定の圧力に維持する。この際の 条件としては、例えば流量を、 Arガス： 1000mLZmin、 Nガス： 40mLZminとし、
2
チャンノ ー内圧力を 6. 7〜127Pa、 ί列えば、 6. 7Paとする。
[0083] 次いで、上記プラズマ酸ィ匕処理の場合と同様にして、マイクロ波をチャンバ一 101 内に放射し、 Arガスおよび Nガスをプラズマ化し、このプラズマによりハフニウムシリ
2
ケート膜を窒化処理する。この場合にも、形成されたプラズマは高密度かつ低電子温 度プラズマであり、低温かつ短時間で窒化処理を行うことができ、し力も下地膜への プラズマダメージが小さい。この処理により、ハフニウムシリケートが HfOと SiOとに
2 2 相分離することを防止するとともに、窒化により誘電率がさらに上昇する。
[0084] 次に、本実施形態の効果を確認した実験結果について説明する。
ここでは、上記手順に従って、工程 1のシリコンウェハ表面の希フッ酸洗浄を行った 後、図 2〜4に示す装置を用いて、種々の条件で工程 2のハフニウムシリケート膜の 成膜、工程 3のプラズマ酸ィ匕処理、および工程 4のプラズマ窒化処理を行ってゲート 絶縁膜を形成した。
[0085] これらゲート絶縁膜について、表面粗さを測定するとともに、 EOTとリーク電流とを 求めた。比較のため、シリコンウェハ上に下地膜を介することなく直接に HTBと TEO Sを用いてハフニウムシリケ一ト膜を成膜した後に同様にプラズマ酸ィ匕処理およびプ ラズマ窒化処理を行って形成したゲート絶縁膜 (非特許文献 1と同様の条件および 異なる条件）についても、同様に EOTとリーク電流とを求めた。その結果を図 11に示 す。なお、リーク電流の値は、 SiOのジャンクションリークによりノーマライズした値で
2
ある。また、図 11中、 ILは基板とハフニウムシリケート膜との間の下地膜 (インターレイ ヤー）を示す。
[0086] 本実施形態を満たすものは、表面粗さが中心表面粗さで 0. 20-0. 25nmと極め て小さい値であり、図 11に示すように、 SiO容量換算膜厚 (EOT)が 1. 4nm以下で
2
あってもリーク電流値が許容レベルであり、比較の絶縁膜に比べて薄い膜厚でのリー ク電流が低 、ことが確認された。
[0087] [第 2の実施形態]
図 12は本発明の第 2の実施形態に係るゲート絶縁膜の形成方法を説明するため の工程図である。
[0088] 本実施形態では、まず、図 12の (a)に示すように、第 1の実施形態と同様、シリコン ウェハ 201を例えば希フッ酸（DHF)に浸漬することによりシリコンウェハ 201の表面 を洗浄し、表面に実質的に酸素のな!、清浄な状態とする（工程 11)。
[0089] 次いで、図 12の（b)〖こ示すように、シリコンウェハ 201の洗浄面に酸化シリコン（Si O )膜または酸窒化シリコン (SiON)膜からなる下地膜 202を成膜する（工程 12)。こ
2
の際の成膜方法は問わないが、低温かつ短時間で成膜でき、かつ下地にダメージを 与えないことから、紫外線励起ラジカル酸化処理または酸窒化処理が好ましい。リモ ートプラズマによる酸ィ匕処理または酸窒化処理であってもよい。また、紫外線励起ラ ジカル酸ィ匕処理とリモートプラズマ窒化処理を組み合わせたものであってもよ 、。さら に、ラジアルスロットアンテナ等のスロットアンテナを用いた高密度で低電子温度のプ ラズマによる酸ィ匕処理または酸窒化処理を採用することもできる。あるいは、誘導結 合プラズマ (ICP)、表面反射波プラズマ、マグネトロンプラズマも使用可能である。こ の際の下地膜の膜厚は 0. 4nm以上であることが好ましい。表面粗さの観点からは膜 厚の上限は存在しな 、がキャパシタンスおよび超微細化の観点から 0. 8nm程度が 事実上の上限となる。なお、窒化処理のみで下地膜を形成しても下地膜がない場合 よりは EOTを低下させることができる。
[0090] 紫外線励起ラジカル酸化処理 (UVO)の条件としては、ガス： O、流量： 50〜4000
2
mL/min、圧力： 1. 33〜665Pa、温度： 300〜750°C、時間： 15〜600secが例示 され、好ましい範囲は、流量： 200〜2000mLZmin、圧力： 1. 33~133Pa,温度： 450〜700。C、時間： 30〜90secである。
[0091] 紫外線励起ラジカル酸窒化処理 (UVNO)の条件としては、ガス： NO、流量： 10〜 lOOOmL/min,圧力： 0. 13〜665Pa、温度： 300〜750。C、時間： 15〜600sec が例示され、好ましい範囲は、流量： 50〜： LOOmLZmin、圧力： 0. 13〜133Pa、温 度： 450〜750。C、時間： 30〜90secである。
[0092] リモートプラズマによる窒化処理 (RFN)の条件としては、ガス： Ar+N、 Ar+Nの
2 2 合計流量： 500〜2500mLZmin、 Ar/N流量比： 2〜200、圧力： 0. 13〜1333
2
Pa、温度： 300〜750°C、時間： 10〜180secが例示され、好ましい範囲は、流量： 1 400〜2000mLZmin、圧力： 0. 13〜133Pa、温度： 450〜700。C、時間： 10〜9 Osecで teる。
[0093] リモートプラズマによる酸化処理 (RFO)の条件としては、ガス： Ar+O、 Ar+Oの
2 2 合計流量： 500〜2500mLZmin、 Ar/O流量比： 2〜200、圧力： 0. 13〜1333
2
Pa、温度： 300〜750°C、時間： 10〜180secが例示される。
[0094] リモートプラズマによる酸窒化処理 (RFNO)の条件としては、ガス： Ar+NO、 Ar+
NOの合計流量： 500〜2500mLZmin、 ArZNO流量比： 2〜200、圧力： 0. 13
〜1333Pa、温度： 300〜750°C、時間： 10〜180secが例示される。
[0095] 実際の下地膜形成においては、これら単独または適宜組み合わせて行われる。代 表的な処理および条件としては、低温 (LT)では、 LTUVO処理 (ガス： O、流量: 45
2
OmL/min,圧力： 13. 3Pa、温度： 450°C、時間： 60sec)、 LTUVNO処理（ガス： NO、流量： 100mLZmin、圧力： 4Pa、温度： 450°C、時間： 60sec)、 LTRFN処理 (ガス： Ar+N、流量： ArZN = 1300/200mL/min,圧力： 26. 6Paゝ温度： 45
2 2
0°C、時間： 30sec)、これらを組み合わせた、 LTUVO 2 + LTRFN (LTUVOステツ プ： 60sec、 RFNステップ： 30sec)、 LTUVNO + LTRFN (LTUVNOステップ： 60 secゝ LTRFNステップ： 30sec)、 LTRFN + LTUVO (RFNステップ： 30secゝ LTU VOステップ： 60sec)を挙げることができる。
[0096] また、高温（HT)では、 HTUVO処理（ガス： O、流量： 200mLZmin、圧力： 2. 7
2
Paゝ温度： 700°C、時間： 60sec)、 HTUVNO処理（ガス： NO、流量： 50mLZmin 、圧力： 1. lPa、温度： 700°C、時間： 30sec)、 HTRFN処理（ガス： Ar + N、流量：
2
Ar/N = 1930/20mL/min,圧力： 26. 7Pa、温度： 700°C、時間： 30sec)、こ
2
れらを組み合わせた、 HTUVO + HTRFN (HTUV02ステップ： 60sec、 HTRFN ステップ： 30sec)、 HTUVNO + HTRFN (LTUVNOステップ： 30sec、 RFNステツ プ： 30sec)、 LTRFN + LTUVO (RFNステップ： 30sec、 LTUVOステップ： 60sec )を挙げることがでさる。
[0097] 下地膜の成膜に引き続き、図 12の（c)に示すように、有機金属を用いた CVD (MO
-CVD)によりハフニウムシリケート (HfSiOx)膜 203を成膜する（工程 13)。この際 に、ハフニウム原料としてアルコキシド系有機ハフニウム化合物、例えば非特許文献 1と同様の HTB (ノヽフニゥムターシヤリブトキサイト）を用い、シリコン原料としてもアル コキシド系有機シリコンィ匕合物、例えば非特許文献 1と同様の TEOS (テトラエトキシ シラン)を用いる。
[0098] HTB、 TEOSの分子構造は、それぞれ以下の（3)式および (4)式の通りであり、分 子の中心にある Hfおよび Siは 4つの Oと結合しており、 HTBでは各 Oにターシヤリブ チル基が結合しており、 TEOSでは各 Oにェチル基が結合している。これらは分子中 に Oを含んで 、るため、酸化剤を用 、なくともハフニウムシリケ一ト膜を形成すること ができる力 酸化剤を用いたほうが好ま 、。
[化 2]
Figure imgf000027_0001
[0099] ハフニウムシリケート膜の SiO容量換算膜厚 (EOT)をより薄くする観点から、ハフ
2
ユウムシリケート膜は Hfリッチであることが好ましい。このことを図 13に示す。この図は 、後述の図 16の黒丸（Si濃度： 70%)と黒四角（Si濃度： 50%)とを、 Si濃度と EOTと の関係で整理したものである。なお、ハフニウムシリケート膜の膜厚は 3nmである。こ の図から、 HTB、 TEOSを用いた場合、 Hfリッチのほうが EOTが低下することがわか る。そして、 Si濃度（SiZ(Hf+Si) )が 70%のときの EOTが 1. 45nmであるから、 Si 濃度（SiZ (Hf+Si) )は 70%以下が好ましい。ただし、 Si濃度が低すぎるとハフ-ゥ ムシリケートが得難くなるので、 Si濃度の事実上の下限は 10%である。
[0100] その後、図 12の（d)に示すように、上記のようにして成膜したノヽフユウムシリケート 膜 203に、プラズマ酸ィ匕処理を施す（工程 14)。このプラズマ酸ィ匕処理は、第 1の実 施形態の工程 3と同様、ハフニウムシリケート膜 2の酸素欠陥を埋め、残存している C 等の不純物を除去するとともに、 Si基板界面に酸化膜を成長させ、下地膜 202と一 体となった酸ィ匕膜 204を形成して界面モホロジーを良好にする作用を有する。このプ ラズマ酸化処理は、ハフニウムシリケート膜 203にダメージを与えない観点から、電子 温度が低ぐかつ高密度なプラズマを用いることが好ましい。本実施形態では予め下 地膜 202を形成することから、この工程は必須のものではない。
[0101] 引き続き、図 12の（e)に示すように、プラズマ酸ィ匕処理を施したノヽフユウムシリケー ト膜 203にプラズマ窒化処理を施す（工程 15)。このプラズマ窒化処理は、第 1の実 施形態の工程 4と同様、ハフニウムシリケートが HfOと SiOとに相分離することを防
2 2
止するとともに、窒化により誘電率をさらに上昇させる作用を有する。このプラズマ窒 化処理も、ハフニウムシリケート膜 203にダメージを与えない観点から、電子温度が 低く、かつ高密度なプラズマを用いることが好ま 、。
[0102] 本実施形態では、このような一連の工程により、 SiO容量換算膜厚 (EOT)で 1. 4
2
5nm以下のゲート絶縁膜 4を形成する。
[0103] このように、本実施形態では、工程 13のハフニウムシリケート膜 203の成膜に先だ つて、工程 12において、酸ィ匕シリコンまたは酸窒化シリコン力もなる下地膜 202を形 成する。非特許文献 1の犬宫らの実験によれば、予めこのような下地膜を形成しても リーク電流特性が改善されな 、として 、るが、このようにゲート絶縁膜の膜厚が SiO
2 容量換算膜厚 (EOT)で 1. 4nm以下という薄い領域であれば、下地膜を設けること により、犬宫らと同じアルコキシド系原料を用いても、ハフニウムシリケート膜の表面粗 さを小さくすることができることが見出された。
[0104] このことを図 14で説明する。図 14は、横軸に下地膜 202の膜厚をとり、縦軸にハフ ユウムシリケート膜の中心線表面粗さ Raをとつて、これらの関係を示す図であり、ハフ ユウムシリケート膜を形成する際の材料としてアルコキシド系材料 (HTB+TEOS)を 用いた場合と、第 1の実施形態で用いたアミド系材料 (TDEAH+TDMAS)を用い た場合とで示したグラフである。この図から明らかなように、 HTB+TEOSを用いた 場合には、下地膜 202がない場合には、表面粗さが Raで 0. 3nmを超えているのに 対し、下地膜 202の厚さが増加するに従って表面粗さが低下し、下地膜 202の膜厚 が 0. 4nm以上で Raが 0. 2nmまで低下することが判明した。これに対し、第 1の実施 形態で用いた TDEAH+TDMASでは希フッ酸処理後のシリコンウェハに直接成 膜した場合には表面粗さが小さいが下地膜を設けることによりかえって表面粗さが増 カロすることがゎカゝる。
[0105] 次に、ハフニウムシリケ一ト膜を形成する際の材料としてアルコキシド系材料 (HTB
+TEOS)を用いた場合にお!、て、下地膜を設けな!/、場合と設けた場合にっ 、てリ ーク電流を測定した結果について説明する。図 15は、シリコンウェハの表面を 1%希 フッ酸で洗浄した後、下地膜を設けずにハフニウムシリケ一ト膜を 2nm, 3nm, 4nm の厚さで成膜し、図 10の装置によりプラズマ酸ィ匕処理およびプラズマ窒化処理を施 した場合について、 SiO容量換算膜厚 (EOT)とリーク電流の関係を示したものであ
2
る。また、図 16は、シリコンウェハの表面を 1%希フッ酸で洗浄した後、紫外線励起ラ ジカル酸ィ匕処理 +リモートプラズマ窒化処理により下地膜を 0. 6nm形成し、その後 ハフニウムシリケ一ト膜を 3nm, 4nmの厚さで成膜し、同様の後処理を行った場合と 後処理を行わな力 た場合について、 SiO容量換算膜厚 (EOT)とリーク電流の関
2
係を示したものである。
[0106] 図 15に示すように、下地膜を設けない場合は、ハフニウムシリケート膜の膜厚が 3n m以下では膜質が悪いため EOTが低下せず、リーク電流も大き力つた。膜厚力 nm で EOTが多少低下するが、 1. 5nm程度であり不十分である。これに対して、図 16に 示すように、下地膜を設けた場合には、ハフニウムシリケート膜の膜厚が 3nmであつ ても EOTを 1. 45nm以下と薄くすることができ、同じ EOTで見た場合、リーク電流を /J、さくすることができる。
[0107] このように、本実施形態では、下地膜を 0. 2〜0. 8nm、好ましくは 0. 4〜0. 8nm の厚さで形成することにより、ゲート絶縁膜の膜厚力 ¾OTで 1. 45nm以下であっても 、ゲート絶縁膜の表面粗さを中心線粗さ Raで 0. 2nm程度とすることができ、ゲート絶 縁膜を薄膜ィ匕してもリーク電流を小さくすることができる。
[0108] 本実施形態においても、ゲート絶縁膜の膜厚は EOTで 1. 4nm以下が好ましぐ 1 . 2nm以下がより好ましぐ 1. Onm以下が一層好ましい。上記下地膜の存在により、 ゲート絶縁膜がこのように薄くても表面粗さの小さい膜を形成することができ、リーク 電流を許容範囲にすることができる。
[0109] 本実施形態の方法を実現するための装置については、第 1の実施形態と同様の図 2のシステムを用いることができる。工程 12の下地膜 202の成膜は、成膜装置 11, 1 2、プラズマ処理装置 13, 14のいずれかに替えて例えば紫外線励起ラジカル酸ィ匕 処理を行う装置またはリモートプラズマ処理装置を設け、そこで下地膜 202の成膜を 行うようにすることができる。紫外線励起ラジカル酸化処理での酸化とリモートプラズ マ処理装置での窒化を併用する場合には、成膜装置 11, 12、プラズマ処理装置 13 , 14のいずれ力 2つに替えてこれら 2つを搭載すればよい。もちろん、プラズマ処理 装置 13, 14の 、ずれかを用いて下地膜 202を形成するようにしてもょ 、。
[0110] また、工程 13のハフニウムシリケート膜 203の成膜においては、図 3に示す装置構 造において、ハフニウム原料タンク 61に HTBを貯留し、シリコン原料タンク 62に TE OSを貯留すれば成膜可能である。この場合の成膜条件としては、ウェハ温度：500 。C、チャンバ一内圧力： 40〜400Pa、 HTB流量： 0. 2〜： LmLZmin、 TEOS流量： 0. l〜5mL/min、各 Nガス： 100
2 〜2000mLZmin、 Oガス 100
2 〜500mLZmi nが例示される。 HTBはオクタン溶液の状態として用いてもょ 、。
[0111] 工程 14, 15のプラズマ酸化処理およびプラズマ窒化処理については、プラズマ処 理装置 13, 14のいずれかを用いて、第 1の実施形態と同様の条件および手順で行う ことができる。
[0112] 次に、下地膜形成処理と成膜後の後処理の種類別に、 EOTおよびリーク電流を求 めた結果について説明する。図 17は横軸に EOTをとり縦軸にリーク電流をとつて、 各処理別にプロットした結果を示す図である。下地膜形成時に、紫外線励起ラジカル 酸化処理 (UVO)、または紫外線励起ラジカル酸化処理 (UVO) +リモートプラズマ 窒化処理 (RFN)を用いることにより、リーク電流をあまり上昇させずに EOTを薄くす ることがでさる。
[0113] 次に、下地膜形成処理として紫外線励起ラジカル酸化処理 (UVO) +リモートブラ ズマ窒化処理 (RFN)を用い、成膜後の後処理、ハフニウムシリケート膜の膜厚（3n m、 4nm)および Si濃度（50%、 70%)を変えた場合に、 EOTを求めた結果につい て説明する。図 18はこれらにおける EOTの値を示すグラフである。後処理としてはラ ジアルスロットアンテナ（RLSA)を用いたマイクロ波プラズマ処理による酸処理およ び窒化処理 (SPA— OZN)と、紫外線励起ラジカル酸化処理 (UVO)を用い、後処 理を行わな力つた場合についても実験を行った。この図に示すように、膜後の後処理 として SPA— OZNを用い、ハフニウムシリケート膜の膜厚が 3nm、 Si濃度が 50%の ときに EOTが 1. 18nmと最も小さくなつた。
[0114] 次に、下地膜形成処理、成膜後の後処理、フニゥムシリケート膜の膜厚を変えた場 合に、 EOTを求めた結果について説明する。図 19はこれらにおける EOTの値を示 すグラフである。下地膜形成処理については、リモートプラズマ窒化処理 (RFN)、紫 外線励起ラジカル酸化処理 (UVO)、 UVO+RFNを用い、下地膜形成処理を行わ な力 た場合についても実験を行った。成膜後の後処理については、 SPA-O/N と SPA— Nを用いた。ハフニウムシリケート膜の膜厚は 2nm、 3nmとし、 Si濃度は 50 %とした。この図から、下地膜がない場合には EOTが低下しないが、下地膜を適切 に形成することにより、 EOTが低下することが確認された。特に、下地膜形成処理と して UVOおよび UVO+RFNを行った場合に EOTの値を最も低くすることができる ことがわ力ゝる。
[0115] 次に、本実施形態の効果を確認した実験結果について説明する。
ここでは、上記手順に従って、工程 11のシリコンウェハ表面の希フッ酸洗浄を行つ た後、図 2〜4に示す装置を用いて、工程 12の下地膜の成膜、工程 13のハフニウム シリケート膜の成膜、工程 14のプラズマ酸ィ匕処理、および工程 15のプラズマ窒化処 理を行ってゲート絶縁膜を形成した。 [0116] これらゲート絶縁膜について、表面粗さを測定するとともに、 EOTとリーク電流とを 求めた。比較のため、シリコンウェハ上に直接に HTBと TEOSを用いてハフ-ゥムシ リケート膜を成膜した後に同様にプラズマ酸ィ匕処理およびプラズマ窒化処理を行つ て形成したゲート絶縁膜 (非特許文献 1と同様の条件および異なる条件）についても 、同様に EOTとリーク電流とを求めた。その結果を図 20に示す。なお、リーク電流の 値は、 SiOのジャンクションリークによりノーマライズした値である。また、図 20中、 IL
2
は基板とハフニウムシリケート膜との間の下地膜 (インターレイヤー）を示す。
[0117] 本実施形態に従って下地膜を設けた後に HTB+TEOSを用いてハフニウムシリケ 一トを成膜したものは、表面粗さが小さくなる傾向にあり、特に、下地膜の厚さが 0. 4 5nm以上になると中心表面粗さで 0. 20nm程度と極めて小さい値となり（図 14参照) 、図 20に示すように、 SiO容量換算膜厚が 1. 4nm以下であってもリーク電流値が
2
許容レベルであり、比較の絶縁膜に比べて薄い膜厚でのリーク電流が低いことが確 f*i¾ れ 。
[0118] なお、本発明は上記実施の形態に限定されることなく種々変形可能である。例えば 、上記第 1の実施形態では、ハフニウム原料として TDEAHを用いた力 他のアミド 系有機ハフニウム化合物、例えば、テトラキスェチルメチルァミノハフニウム、テトラキ スジメチルァミノハフニウム、テトラキスイソプロピルアミノハフニウム等の他のアミド系 有機ハフニウム化合物を用いてもよい。また、シリコン原料としてアミド系有機シリコン 化合物である TDMASを用いた力 これに限らず、 TEOSや、シラン、ジシラン等の 他のシリコン化合物であってもよい。
[0119] また、上記第 2の実施形態では、ハフニウム原料として HTBを用いた力 他のアル コキシド系有機ハフニウム化合物、例えば、ハフニウムテトラノルマルブトキサイド、ハ フニゥムテトライソプロポキサイド等の他のアルコキシド系有機ハフニウム化合物を用 いてもよい。また、シリコン原料としてアルコキシド系有機シリコン化合物である TEOS を用いたが、これに限らず、 TDMASや、シラン、ジシラン等の他のシリコン化合物で あってもよい。
[0120] さらに、いずれの実施形態においても、成膜に先立って行う洗浄処理は、希フッ酸 洗浄に限らず、 FNH +HF等の他のフッ酸系洗浄剤を用いてもよぐフッ酸を用い ない洗浄剤を用いてもよい。また、このようなウエット洗浄に限らず、プラズマを用いた ドライ洗浄であっても構わない。プラズマによる洗浄は、 ICPプラズマや、上述のよう なマイクロ波をスロットアンテナを用いて放射して形成するプラズマ、マイクロ波による リモートプラズマ等のプラズマ密度が高ぐ下地にダメージを与えな 、プラズマを用い たものであることが好まし!/、。
[0121] さらにまた、上記 、ずれの実施形態にぉ 、ても、プラズマ酸ィ匕処理およびプラズマ 窒化処理を、スロットアンテナによりマイクロ波を放射して形成するプラズマにより行つ た例について示した力 誘導結合プラズマ (ICP)や、マイクロ波によるリモートプラズ マ、表面反射波プラズマ、マグネトロンプラズマ等の他の高密度プラズマを用いて行 つてもよく、また、プラズマを用いずに、例えば、オゾンによる酸化処理、アンモニアに よる窒化処理であってもよ 、。
[0122] さらにまた、本発明の範囲を逸脱しない限り、上記実施形態の構成要素を適宜組 み合わせたもの、あるいは上記実施形態の構成要素を一部取り除いたものも本発明 の範囲内である。

Claims

請求の範囲
[1] SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板上に形成する
2
ゲート絶縁膜の形成方法であって、
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、 アミド系有機ハフニウム化合物とシリコン含有原料とを用いた CVDプロセスにより、 前記シリコン基板の清浄面にハフニウムシリケ一ト膜を成膜する工程と、
前記ハフニウムシリケート膜に酸化処理を施す工程と、
前記酸ィ匕処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と を有することを特徴とするゲート絶縁膜の形成方法。
[2] 前記シリコン含有原料はアミド系有機シリコンィ匕合物であることを特徴とする請求項
1に記載のゲート絶縁膜の形成方法。
[3] 前記アミド系有機ハフニウム化合物はテトラキスジェチルァミノハフニウムであり、前 記アミド系有機シリコンィ匕合物はテトラキスジメチルアミノシランであることを特徴とす る請求項 2に記載のゲート絶縁膜の形成方法。
[4] 前記酸化処理および前記窒化処理は、プラズマを用いて実施されることを特徴とす る請求項 1から請求項 3のいずれか 1項に記載のゲート絶縁膜の形成方法。
[5] 前記酸化処理および前記窒化処理は、 1つのプラズマ処理装置にて連続して行わ れることを特徴とする請求項 4に記載のゲート絶縁膜の形成方法。
[6] 前記酸化処理および前記窒化処理は、スロットアンテナによりマイクロ波を放射して 形成するプラズマを用いて行われることを特徴とする請求項 4または請求項 5に記載 のゲート絶縁膜の形成方法。
[7] SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板上に形成する
2
ゲート絶縁膜の形成方法であって、
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、 前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物力 なる下地 膜を形成する工程と、
アルコキシド系有機ハフニウム化合物とシリコン含有原料とを用いた CVDプロセス により、前記下地膜の上にハフニウムシリケ一ト膜を成膜する工程と、 前記ハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。
[8] 前記シリコン含有原料はアルコキシド系有機シリコンィ匕合物であることを特徴とする 請求項 7に記載のゲート絶縁膜の形成方法。
[9] 前記アルコキシド系有機ハフニウム化合物はハフニウムテトラターシヤリブトキサイド であり、前記アルコキシド系有機シリコンィ匕合物はテトラエトキシシランであることを特 徴とする請求項 8に記載のゲート絶縁膜の形成方法。
[10] 前記下地膜の膜厚が 0. 4nm以上であることを特徴とする請求項 7から請求項 9の
V、ずれか 1項に記載のゲート絶縁膜の形成方法。
[11] 前記窒化処理は、プラズマを用いて実施されることを特徴とする請求項 7から請求 項 10のいずれか 1項に記載のゲート絶縁膜の形成方法。
[12] 前記窒化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを 用いて行われることを特徴とする請求項 11に記載のゲート絶縁膜の形成方法。
[13] 前記窒化処理に先立ってハフニウムシリケート膜に酸化処理を施すことを特徴とす る請求項 7から請求項 12のいずれか 1項に記載のゲート絶縁膜の形成方法。
[14] 前記酸化処理は、プラズマを用いて実施されることを特徴とする請求項 13に記載 のゲート絶縁膜の形成方法。
[15] 前記酸化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを 用いて行われることを特徴とする請求項 14に記載のゲート絶縁膜の形成方法。
[16] 前記窒化処理はプラズマを用いて実施され、前記酸化処理および前記窒化処理 は、 1つのプラズマ処理装置にて連続して行われることを特徴とする請求項 14または 請求項 15に記載のゲート絶縁膜の形成方法。
[17] 前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマ による処理のいずれかまたは両方により行うことを特徴とする請求項 7から請求項 16 の!、ずれか 1項に記載のゲート絶縁膜の形成方法。
[18] 前記下地膜を形成する処理は、紫外線励起ラジカルによる酸化処理、または紫外 線励起ラジカルによる酸ィ匕処理とリモートプラズマによる窒化処理により行われること を特徴とする請求項 17に記載のゲート絶縁膜の形成方法。
[19] SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板上に形成する
2
ゲート絶縁膜の形成方法であって、
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、 テトラキスジェチルァミノハフニウムとテトラキスジメチルアミノシランとを用いた CVD プロセスにより、前記シリコン基板の清浄面にハフニウムシリケ一ト膜を成膜する工程 と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフ-ゥ ムシリケート膜に酸化処理を施す工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸ィ匕処 理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。
[20] 前記ハフニウムシリケ一ト膜を成膜する工程は、成膜温度を 500〜650°Cの範囲に して行われることを特徴とする請求項 19に記載のゲート絶縁膜の形成方法。
[21] 前記ハフニウムシリケ一ト膜を成膜する工程は、成膜温度を 500〜550°Cの範囲に して行われることを特徴とする請求項 19に記載のゲート絶縁膜の形成方法。
[22] 前記ハフニウムシリケ一ト膜を成膜する工程は、相対的に高温でかつ相対的に Si 濃度が高い膜を形成する第 1工程と、相対的に低温でかつ相対的に Si濃度が低い 膜を形成する第 2工程とを有することを特徴とする請求項 19に記載のゲート絶縁膜 の形成方法。
[23] 前記ハフニウムシリケ一ト膜を成膜する工程は、成膜圧力を 600Pa以下にして行わ れることを特徴とする請求項 19から請求項 22のいずれか 1項に記載のゲート絶縁膜 の形成方法。
[24] 前記ハフニウムシリケ一ト膜を成膜する工程は、酸素分圧を 40Pa以下にして行わ れることを特徴とする請求項 19から請求項 23のいずれか 1項に記載のゲート絶縁膜 の形成方法。
[25] 前記ハフニウムシリケ一ト膜を成膜する工程は、テトラキスジェチルァミノハフニウム とテトラキスジメチルアミノシランの流量比を 1以上にして行われることを特徴とする請 求項 19から請求項 24のいずれ力 1項に記載のゲート絶縁膜の形成方法。
[26] SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板上に形成する
2
ゲート絶縁膜の形成方法であって、
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、 前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物力 なる下地 膜を形成する工程と、
ハフニウムテトラターシヤリブトキサイドとテトラエトキシシランとを用いた CVDプロセ スにより、前記下地膜の上にハフニウムシリケ一ト膜を成膜する工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフ-ゥ ムシリケート膜に酸化処理を施す工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸ィ匕処 理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。
[27] 前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマ による処理のいずれかまたは両方により行うことを特徴とする請求項 26に記載のゲー ト絶縁膜の形成方法。
[28] 前記下地膜を形成する処理は、紫外線励起ラジカルによる酸化処理、または紫外 線励起ラジカルによる酸ィ匕処理とリモートプラズマによる窒化処理により行われること を特徴とする請求項 27に記載のゲート絶縁膜の形成方法。
[29] 前記シリコン基板の表面を洗浄する工程は、フッ酸系洗浄剤により行われることを 特徴とする請求項 1から請求項 28のいずれか 1項に記載のゲート絶縁膜の形成方法
[30] ゲート絶縁膜の SiO容量換算膜厚が 1. 4nm以下であることを特徴とする請求項 1
2
力も請求項 29のいずれか 1項に記載のゲート絶縁膜の形成方法。
[31] ゲート絶縁膜の SiO容量換算膜厚が 1. 2nm以下であることを特徴とする請求項 1
2
力も請求項 29のいずれか 1項に記載のゲート絶縁膜の形成方法。
[32] コンピュータに制御プログラムを実行させるソフトウェアが記憶されたコンピュータ読 取可能な記憶媒体であって、
前記制御プログラムは、実行時に、アミド系有機ハフニウム化合物とシリコン含有原 料とを用いた CVDプロセスにより、表面が実質的に酸素が存在しない清浄面となるよ うに洗浄されたシリコン基板の清浄面にハフニウムシリケ一ト膜を成膜する工程と、前 記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフ ニゥムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、 SiO容量換
2 算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理シス テムを制御する、コンピュータ読取可能な記憶媒体。
[33] コンピュータ上で動作し、実行時に、アミド系有機ハフニウム化合物とシリコン含有 原料とを用いた CVDプロセスにより、表面が実質的に酸素が存在しない清浄面とな るように洗浄されたシリコン基板の清浄面にハフニウムシリケ一ト膜を成膜する工程と 、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後の ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、 SiO容
2 量換算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板上に形成するように処理 システムを制御するソフトウェアを含むコンピュータプログラム。
[34] コンピュータに制御プログラムを実行させるソフトウェアが記憶されたコンピュータ読 取可能な記憶媒体であって、
前記制御プログラムは、実行時に、表面が実質的に酸素が存在しない清浄面とな るように洗浄されたシリコン基板の清浄面にシリコン酸ィ匕物またはシリコン酸窒化物か らなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とシリコン含有 原料とを用いた CVDプロセスにより、前記下地膜の上にハフニウムシリケ一ト膜を成 膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システム に実施させ、 SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板上に
2
形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体。
[35] コンピュータ上で動作し、実行時に、表面が実質的に酸素が存在しない清浄面とな るように洗浄されたシリコン基板の清浄面にシリコン酸ィ匕物またはシリコン酸窒化物か らなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とシリコン含有 原料とを用いた CVDプロセスにより、前記下地膜の上にハフニウムシリケ一ト膜を成 膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システム に実施させ、 SiO容量換算膜厚が 1. 45nm以下のゲート絶縁膜をシリコン基板上に 形成するように処理システムを制御するソフトウェアを含むコンピュータプログラム。
PCT/JP2005/007043 2004-04-09 2005-04-11 ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム WO2005098961A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/547,671 US20080233764A1 (en) 2004-04-09 2005-04-11 Formation of Gate Insulation Film
EP05728581A EP1742273A4 (en) 2004-04-09 2005-04-11 METHOD FOR FORMING GRID ISOLATION FILM, STORAGE MEDIUM, AND COMPUTER PROGRAM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004115961 2004-04-09
JP2004-115961 2004-04-09

Publications (1)

Publication Number Publication Date
WO2005098961A1 true WO2005098961A1 (ja) 2005-10-20

Family

ID=35125368

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/007043 WO2005098961A1 (ja) 2004-04-09 2005-04-11 ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム

Country Status (5)

Country Link
US (1) US20080233764A1 (ja)
EP (1) EP1742273A4 (ja)
KR (1) KR100906509B1 (ja)
CN (1) CN100524822C (ja)
WO (1) WO2005098961A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043312A1 (ja) * 2005-10-12 2007-04-19 Tokyo Electron Limited 金属シリケート膜の形成方法及び記録媒体
JP2009514218A (ja) * 2005-10-26 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 二重の閾値電圧制御手段を有する低閾値電圧の半導体デバイス

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343839B2 (en) * 2010-05-27 2013-01-01 International Business Machines Corporation Scaled equivalent oxide thickness for field effect transistor devices
US20120037191A1 (en) * 2010-08-16 2012-02-16 Macronix International Co., Ltd. Cleaning sequence for oxide quality monitoring short-loop semiconductor wafer
JP5617708B2 (ja) * 2011-03-16 2014-11-05 東京エレクトロン株式会社 蓋体開閉装置
TWI549163B (zh) * 2011-09-20 2016-09-11 應用材料股份有限公司 減少摻質擴散之表面穩定化製程
WO2013057321A1 (en) * 2011-10-21 2013-04-25 University College Cork - National University Of Ireland, Cork A single crystal high dielectric constant material
KR101907972B1 (ko) * 2011-10-31 2018-10-17 주식회사 원익아이피에스 기판처리장치 및 방법
US9153658B2 (en) * 2011-11-17 2015-10-06 Tohoku University Semiconductor device and method of manufacturing the same
CN103065954B (zh) * 2013-01-16 2016-03-30 苏州大学 一种HfO2薄膜/HfSiNO界面层/Si衬底栅介质的制备方法
JP5798669B2 (ja) * 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
US9508545B2 (en) * 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
CN105679661A (zh) * 2016-01-07 2016-06-15 厦门大学 一种减小氧化铪栅介质漏电流的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332547A (ja) * 2000-03-17 2001-11-30 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2003188172A (ja) * 2001-12-18 2003-07-04 Tokyo Electron Ltd 基板処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4334225B2 (ja) * 2001-01-25 2009-09-30 東京エレクトロン株式会社 電子デバイス材料の製造方法
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
WO2003088341A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Procede pour constituer un film isolant sous-jacent
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US20030231506A1 (en) * 2002-06-17 2003-12-18 Hui-Ling Chen Exhaust pipe with flickering light
JP3974547B2 (ja) * 2003-03-31 2007-09-12 株式会社東芝 半導体装置および半導体装置の製造方法
JP2005150637A (ja) * 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332547A (ja) * 2000-03-17 2001-11-30 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2003188172A (ja) * 2001-12-18 2003-07-04 Tokyo Electron Ltd 基板処理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HENDRIKX B. ET AL.: "Composition control of Hf1-xSixO2 films deposited on Si by chemical-vapor deposition using amido precursors.", APPLIED PHYSICS LETTERS., vol. 80, no. 13, 1 April 2002 (2002-04-01), pages 2362 - 2364, XP001108538 *
INUMIYA S. ET AL.: "Frabrication of HfSiON Gate Dieletrics by Plasma Oxidation and Nitridation, Optimized for 65nm node Low Power CMOS Applications.", 2003 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS., 10 June 2003 (2003-06-10), pages 17 - 18, XP001211669 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043312A1 (ja) * 2005-10-12 2007-04-19 Tokyo Electron Limited 金属シリケート膜の形成方法及び記録媒体
JP2009514218A (ja) * 2005-10-26 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 二重の閾値電圧制御手段を有する低閾値電圧の半導体デバイス

Also Published As

Publication number Publication date
KR100906509B1 (ko) 2009-07-07
US20080233764A1 (en) 2008-09-25
CN1820373A (zh) 2006-08-16
KR20060131970A (ko) 2006-12-20
CN100524822C (zh) 2009-08-05
EP1742273A1 (en) 2007-01-10
EP1742273A4 (en) 2008-07-09

Similar Documents

Publication Publication Date Title
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
US7217659B2 (en) Process for producing materials for electronic device
JP4429300B2 (ja) 電子デバイス材料の製造方法
JP4850871B2 (ja) 絶縁膜の形成方法
US7446052B2 (en) Method for forming insulation film
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
US20060269694A1 (en) Plasma processing method
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JPWO2007080944A1 (ja) 多孔質膜の成膜方法およびコンピュータ可読記録媒体
WO2007139141A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
JP2004356528A (ja) 絶縁膜の改質方法
JP4526995B2 (ja) ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
JP4083000B2 (ja) 絶縁膜の形成方法
JP2009021442A (ja) 多孔質膜の成膜方法およびコンピュータ可読記録媒体
JP2007251204A (ja) 絶縁膜の形成方法
JP2007110144A (ja) 絶縁膜の形成方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2023182324A (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580000583.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020067020971

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 2005728581

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067020971

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005728581

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11547671

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP