KR101250057B1 - 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치 - Google Patents

절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR101250057B1
KR101250057B1 KR1020107005863A KR20107005863A KR101250057B1 KR 101250057 B1 KR101250057 B1 KR 101250057B1 KR 1020107005863 A KR1020107005863 A KR 1020107005863A KR 20107005863 A KR20107005863 A KR 20107005863A KR 101250057 B1 KR101250057 B1 KR 101250057B1
Authority
KR
South Korea
Prior art keywords
plasma
processing
insulating film
gas
reforming
Prior art date
Application number
KR1020107005863A
Other languages
English (en)
Other versions
KR20100109893A (ko
Inventor
다카시 고바야시
다이스케 가타야마
요시히로 사토
준지 호리이
요시히로 히로타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100109893A publication Critical patent/KR20100109893A/ko
Application granted granted Critical
Publication of KR101250057B1 publication Critical patent/KR101250057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

복수의 구멍을 갖는 평면 안테나(31)에 의해 챔버 내에 마이크로파를 도입하는 플라즈마 처리 장치(100)를 이용하여, 챔버(1) 내에 희가스와 산소를 포함하는 처리 가스를 도입하고 평면 안테나(31)에 의해 마이크로파를 도입해서, 6.7 Pa 이상 267 Pa 이하의 범위 내의 압력 조건으로 O2 + 이온 및 O(1D2) 라디칼이 주체인 플라즈마를 발생시켜, 그 플라즈마에 의해 절연막을 개질시킨다.

Description

절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치{METHOD FOR MODIFYING INSULATING FILM WITH PLASMA}
본 발명은 CVD(Chemical Vapor Deposition; 화학 기상 퇴적)법 등으로 성막된 절연막에 플라즈마를 작용시켜 개질시키는 절연막의 플라즈마 개질 처리 방법에 관한 것이다.
CVD법은, 각종 반도체 장치의 제조 과정에서 산화규소막 등의 절연막을 형성할 목적으로 널리 이용되고 있다. CVD법에서는, 열 등의 에너지를 이용하여 성막 원료 물질에 기상 반응을 발생시켜, 피처리체 상에 절연막을 형성한다. 그러나, CVD법으로 성막된 산화규소막 내에는 댕글링 결합(dangling bond)이 다수 존재하고, 원료에서 유래하는 불순물이나 수분도 포함되어 있다. 이 때문에, 성막 후의 산화규소막을 900℃ 이상의 고온에서 어닐링 처리하여, 막질을 개선해야 했다.
열에 의한 에너지 공급에서는, Si-O 결합의 재조합은 불가능하므로, 성막 후의 어닐링 처리에 의해 막질을 개선하는 것은 어렵다. 어닐링 처리에 의한 개질 효과를 높이기 위해서는, 고온에서의 처리가 필요하지만, 고온에서의 어닐링 처리는 열처리량(thermal budget)의 증대로 이어진다. 열처리량이 증대하면, 열에 의해 실리콘 기판 자체 및 형성된 막에 변형 등이 생기고, 실리콘층에 확산된 불순물 분포의 제어가 어려워져, 반도체 장치의 품질이나 신뢰성에 바람직하지 않은 영향을 미칠 우려가 있다.
열처리량을 저감시키면서 양질의 산화규소막을 제조하기 위해, 산화규소막을 플라즈마 처리함으로써 막질을 개질시키는 기술도 제안되어 있다(예를 들어, 특허문헌 1, 2).
특허문헌 1 : WO2002/059956호 특허문헌 2 : WO2001/69665호
최근의 반도체 장치의 고집적화, 미세화, 저온화에 따라, 열처리량 저감의 요구는 점점 높아지고 있다. 그러나, 저온 CVD법으로 성막된 산화규소막은 막질이 불충분하고, 그것을 개선하기 위해서는 고온에서의 어닐링 처리가 불가결하다. 이와 같이, 열처리량 저감의 요청과, CVD법에 의한 산화규소막의 막질 개선을 양립시키는 것은 어려웠다.
또, CVD법으로 산화규소막을 성막하는 일례로서, STI(Shallow Trench Isolation)에 의한 소자 분리 과정에서, 오목부(트렌치)의 내면에 산화규소의 박막을 형성하는 경우가 있다. 이러한 오목부 내면의 산화막 형성에서는, 오목부의 코너에서 산화규소막의 막두께가 얇아지는 경향이 있고, 코너가 예각으로 형성되어 있으면, 전계가 집중되어 막이 열화하여, 거기에서 누설 전류가 발생하기 쉬워진다. 따라서, 누설 전류의 발생을 방지하기 위해서는, 코너의 막두께를 두껍게 형성하고, 코너에 라운드 형상을 도입하는 것이 바람직하다고 생각되고 있다. 그러나, CVD법으로 산화규소막을 퇴적한 후에 고온에서의 어닐링 처리를 하더라도, 오목부의 코너의 막두께나 형상은 변하지 않기 때문에, 어닐링 처리에 의해 누설 전류의 발생을 억제하는 것은 어려웠다.
본 발명은 이러한 실정을 감안하여 이루어진 것으로, 그 제1 목적은 CVD법 등으로 성막된 절연막에 대해, 저온에서의 처리에 의해 열처리량의 증대를 최소한으로 억제하면서 막질을 개질시키는 방법을 제공하는 것이다. 또, 본 발명의 제2 목적은 오목부의 내면 등 3차원적 형상으로 성막된 절연막의 막질을 개선하고 코너의 형상을 수정하는 방법을 제공하는 것이다.
본 발명의 제1 관점의 플라즈마 개질 처리 방법은, 피처리체 상에 형성된 절연막에 대하여, 플라즈마 처리 장치의 처리실 내에서 산소를 포함하는 처리 가스의 플라즈마를 이용하여 개질시키는 절연막의 플라즈마 개질 처리 방법으로서,
상기 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 복수의 구멍을 갖는 평면 안테나에 의해 마이크로파를 도입해서, 플라즈마 내의 활성종으로서 O2 + 이온 및 O(1D2) 라디칼이 지배적이게 되는 플라즈마 생성 조건에서 플라즈마를 발생시켜, 그 플라즈마에 의해 상기 절연막을 개질시키는 공정을 포함한다.
본 발명의 제1 관점의 플라즈마 개질 처리 방법에 있어서, 처리 압력은 6.7 Pa 이상 267 Pa 이하의 범위 내이고, 상기 처리 가스의 총유량에 대한 상기 산소의 유량 비율은 0.1% 이상 30% 이하의 범위 내인 것이 바람직하다.
또, 본 발명의 제1 관점의 플라즈마 개질 처리 방법에 있어서, 상기 플라즈마 생성 조건은 상기 처리 압력은 6.7 Pa 이상 67 Pa 이하의 범위 내이고, 상기 처리 가스의 총유량에 대한 상기 산소의 유량 비율은 0.1% 이상 5% 이하의 범위 내인 것이 보다 바람직하다.
또, 본 발명의 제1 관점의 플라즈마 개질 처리 방법에 있어서, 처리 온도는 200℃ 이상 600℃ 이하의 범위 내인 것이 바람직하다. 또, 상기 절연막은 플라즈마 CVD 또는 열 CVD로 형성된 산화규소막인 것이 바람직하다.
또, 본 발명의 제2 관점의 플라즈마 개질 처리 방법은, 실리콘층 상에 형성된 절연막에 대하여, 플라즈마 처리 장치의 처리실 내에서 산소를 포함하는 처리 가스의 플라즈마를 이용하여 개질시키는 절연막의 플라즈마 개질 처리 방법으로서,
상기 처리실 내에, 희가스와 산소와 수소를 포함하는 처리 가스를 도입하고 복수의 구멍을 갖는 평면 안테나에 의해 마이크로파를 도입해서, 333 Pa 이상 1333 Pa 이하의 범위 내의 압력 조건으로 제1 플라즈마를 발생시켜, 그 제1 플라즈마에 의해 상기 실리콘층과 상기 절연막과의 계면에서의 상기 실리콘층을 산화시키는 제1 플라즈마 개질 처리 공정과,
상기 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 상기 평면 안테나에 의해 마이크로파를 도입해서, 6.7 Pa 이상 267 Pa 이하의 범위 내의 압력 조건으로 제2 플라즈마를 발생시켜, 그 제2 플라즈마에 의해 상기 절연막을 개질시키는 제2 플라즈마 개질 처리 공정을 포함한다.
본 발명의 제2 관점의 플라즈마 개질 처리 방법에 있어서, 상기 제2 플라즈마 개질 처리 공정에서의 처리 압력은 6.7 Pa 이상 67 Pa 이하의 범위 내인 것이 바람직하다.
또, 본 발명의 제2 관점의 플라즈마 개질 처리 방법에 있어서, 상기 제1 플라즈마 개질 처리 공정에서의 상기 처리 가스의 총유량에 대한 상기 산소의 유량 비율은 10% 이상 50% 이하의 범위 내인 것이 바람직하다.
또, 본 발명의 제2 관점의 플라즈마 개질 처리 방법에 있어서, 상기 제1 플라즈마 개질 처리 공정에서의 상기 처리 가스의 총유량에 대한 상기 수소의 유량 비율은 1% 이상 20% 이하의 범위 내인 것이 바람직하다.
또, 본 발명의 제2 관점의 플라즈마 개질 처리 방법에 있어서, 상기 제2 플라즈마 개질 처리 공정에서의 상기 처리 가스의 총유량에 대한 상기 산소의 유량 비율은 0.1% 이상 30% 이하의 범위 내인 것이 바람직하다.
또, 본 발명의 제2 관점의 플라즈마 개질 처리 방법에 있어서, 상기 제1 플라즈마 개질 처리 공정 및 상기 제2 플라즈마 개질 처리 공정에서의 처리 온도는 모두 200℃ 이상 600℃ 이하의 범위 내인 것이 바람직하다.
또, 본 발명의 제2 관점의 플라즈마 개질 처리 방법에 있어서, 상기 절연막은 원료 가스로서 디클로로실란과 N2O를 이용하는 CVD법으로 퇴적된 산화규소막인 것이 바람직하다.
또, 본 발명의 제2 관점의 플라즈마 개질 처리 방법에 있어서, 상기 실리콘층은 요철면을 갖는 삼차원 구조를 이루고 있고, 그 요철면을 따라서 상기 절연막이 형성되는 것이 바람직하다. 이 경우, 상기 실리콘층이 오목부를 갖고, 그 오목부의 표면을 따라서 상기 절연막이 형성되는 것이 바람직하고, 또한, 상기 제1 플라즈마 개질 처리 공정에서, 상기 오목부의 코너에 라운드 형상을 도입하는 것이 바람직하다.
본 발명의 제3 관점의 컴퓨터 판독 가능한 기억 매체는 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,
상기 제어 프로그램은 실행 시에,
플라즈마 처리 장치의 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 복수의 구멍을 갖는 평면 안테나에 의해 마이크로파를 도입해서, 플라즈마 내의 활성종으로서 O2 + 이온 및 O(1D2) 라디칼이 지배적이게 되는 플라즈마 생성 조건에서 플라즈마를 발생시켜, 그 플라즈마에 의해 피처리체 상에 형성된 절연막을 개질시키는 절연막의 플라즈마 개질 처리 방법이 상기 처리실 내에서 행해지도록, 컴퓨터에 상기 플라즈마 처리 장치를 제어시키는 것이다.
본 발명의 제4 관점의 플라즈마 처리 장치는, 플라즈마를 이용하여 피처리체를 처리하기 위한 처리실과,
상기 처리실 내에 마이크로파를 도입하기 위한 복수의 구멍을 갖는 평면 안테나와,
상기 처리실 내에 원료 가스를 공급하는 가스 공급부와,
상기 처리실 내부를 감압 배기시키는 배기 장치와,
상기 피처리체의 온도를 조절하는 온도 조절부와,
플라즈마 처리 장치의 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 상기 평면 안테나에 의해 마이크로파를 도입해서, 플라즈마 내의 활성종으로서 O2 + 이온 및 O(1D2) 라디칼이 지배적이게 되는 플라즈마 생성 조건에서 플라즈마를 발생시켜, 그 플라즈마에 의해 피처리체 상에 형성된 절연막을 개질시키는 플라즈마 개질 처리 방법이 상기 처리실 내에서 행해지도록 제어하는 제어부를 갖는다.
본 발명의 제5 관점의 컴퓨터 판독 가능한 기억 매체는 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,
상기 제어 프로그램은 실행 시에,
플라즈마 처리 장치의 처리실 내에, 희가스와 산소와 수소를 포함하는 처리 가스를 도입하고 복수의 구멍을 갖는 평면 안테나에 의해 마이크로파를 도입해서, 333 Pa 이상 1333 Pa 이하의 범위 내의 압력 조건으로 제1 플라즈마를 발생시켜, 상기 제1 플라즈마에 의해 피처리체 상에 형성된 절연막의 실리콘층을 산화시키는 제1 플라즈마 개질 처리 공정과,
상기 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 상기 평면 안테나에 의해 마이크로파를 도입해서, 6.7 Pa 이상 267 Pa 이하의 범위 내의 압력 조건으로 제2 플라즈마를 발생시켜, 그 제2 플라즈마에 의해 상기 절연막을 개질시키는 제2 플라즈마 개질 처리 공정을 포함하는 절연막의 플라즈마 개질 처리 방법이 상기 처리실 내에서 행해지도록, 컴퓨터에 상기 플라즈마 처리 장치를 제어시키는 것이다.
본 발명의 제6 관점의 플라즈마 처리 장치는,
플라즈마를 이용하여 피처리체를 처리하기 위한 처리실과,
상기 처리실 내에 마이크로파를 도입하기 위한 복수의 구멍을 갖는 평면 안테나와,
상기 처리실 내에 원료 가스를 공급하는 가스 공급부와,
상기 처리실 내부를 감압 배기시키는 배기 장치와,
상기 피처리체의 온도를 조절하는 온도 조절부와,
상기 처리실 내에, 희가스와 산소와 수소를 포함하는 처리 가스를 도입하고 복수의 구멍을 갖는 평면 안테나에 의해 마이크로파를 도입해서, 333 Pa 이상 1.333 Pa 이하의 범위 내의 압력 조건으로 제1 플라즈마를 발생시켜, 그 제1 플라즈마에 의해 피처리체 상에 형성된 절연막보다 하층의 실리콘층을 산화시키는 제1 플라즈마 개질 처리 공정과, 상기 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 상기 평면 안테나에 의해 마이크로파를 도입해서, 6.7 Pa 이상 267 Pa 이하의 범위 내의 압력 조건으로 제2 플라즈마를 발생시켜, 그 제2 플라즈마에 의해 상기 절연막을 개질시키는 제2 플라즈마 개질 처리 공정을 포함하는 절연막의 플라즈마 개질 처리 방법이 상기 처리실 내에서 행해지도록 제어하는 제어부를 포함한다.
본 발명의 제1 관점의 플라즈마 개질 처리 방법에 따르면, 복수의 구멍을 갖는 평면 안테나에 의해 처리실 내에 마이크로파를 도입함으로써 플라즈마를 생성하여, 플라즈마 내의 활성종으로서 O2 + 이온 및 O(1D2) 라디칼이 지배적인 플라즈마에 의해 절연막을 개질 처리하기 때문에, 저온에서 열처리량 및 플라즈마 손상을 억제하여, 치밀하고 불순물이나 댕글링 결합이 적은 양질의 절연막으로 개질시킬 수 있다. 따라서, 본 발명의 제1 관점의 플라즈마 개질 처리 방법은, 예를 들어 막두께가 2∼8 nm인 범위 내에서, 치밀하고 양질의 절연막이 필요한 디바이스, 예를 들어 ONO 구조를 갖는 플래시 메모리 소자의 제조 과정에 적용함으로써, 누설 전류의 발생을 억제하여 소비 전력을 저감시키고 신뢰성을 향상시킬 수 있다는 효과를 나타낸다.
또, 본 발명의 제2 관점의 플라즈마 개질 처리 방법에 있어서, 제1 플라즈마 개질 처리 공정에서는, 333 Pa 이상 1333 Pa 이하의 범위 내의 압력 조건을 선택하여 플라즈마 개질 처리를 함으로써, 절연막의 하지(下地)인 실리콘을 산화시켜, 실질적으로 절연막을 증막시킨다. 제2 플라즈마 개질 처리 공정에서는, 6.7 Pa 이상 267 Pa 이하의 범위 내의 압력 조건을 선택하여 플라즈마 개질 처리를 함으로써, 두께가 증가한 절연막을 개질시킨다. 이와 같은 2 단계의 플라즈마 개질 처리를 함으로써, 원하는 두께를 가지며, 치밀하고 불순물이 적은 산화규소막을 얻을 수 있다. 또, 제1 플라즈마 개질 처리 공정에서 절연막과 하지인 실리콘층과의 계면에서 산화를 진행시킴으로써, 하지인 실리콘층의 형상을 변화시켜, 요철 형상의 실리콘층의 예각 부위(코너 부분 등)에 라운딩을 도입하는 것이 가능해졌다.
따라서, 본 발명의 제2 관점의 플라즈마 개질 처리 방법을, 예를 들어 STI에서의 트렌치(오목부) 내면의 라이너 절연막이나, 3차원 구조 디바이스의 게이트 절연막 등 요철 표면에 형성된 절연막의 개질에 적용함으로써, 코너 부분에서의 누설 전류의 발생을 억제하여 디바이스의 소비 전력을 저감시키고 신뢰성을 향상시킬 수 있다는 효과를 나타낸다.
도 1은 본 발명의 플라즈마 개질 처리 방법을 실시하기에 적합한 플라즈마 처리 장치의 일례를 나타내는 개략 단면도이다.
도 2는 평면 안테나의 구조를 나타낸 도면이다.
도 3은 제어부의 구성을 나타내는 설명도이다.
도 4는 본 발명의 제1 실시형태에 따른 플라즈마 개질 처리 방법의 순서를 개략적으로 나타내는 설명도이다.
도 5는 플라즈마 개질 처리에서의 개질 기구를 모식적으로 설명하는 도면이다.
도 6은 플라즈마 개질 처리에서의 증막 기구를 모식적으로 설명하는 도면이다.
도 7은 기판 처리 시스템의 개략 구성을 나타내는 평면도이다.
도 8은 CVD 장치의 일례를 나타내는 개략 단면도이다.
도 9는 플라즈마 개질 처리의 압력과, MOS 커패시터의 누설 전류 특성과의 관계를 나타내는 그래프 도면이다.
도 10은 플라즈마 개질 처리의 압력과, MOS 커패시터의 Qbd 특성과의 관계를 나타내는 그래프 도면이다.
도 11은 플라즈마 개질 처리에서의 O2/(Ar+O2)비와 Qbd과의 관계를 나타내는 그래프 도면이다.
도 12는 본 발명의 제1 실시형태에 따른 플라즈마 개질 처리 방법을 적용할 수 있는 플래시 메모리 소자의 개략 단면도이다.
도 13a 및 도 13b는 플래시 메모리 소자의 제조 공정을 설명하는 도면이다.
도 14는 플래시 메모리 소자의 다른 제조 공정을 설명하는 도면이다.
도 15는 플래시 메모리 소자의 또 다른 제조 공정을 설명하는 도면이다.
도 16은 본 발명의 제2 실시형태에 따른 플라즈마 개질 처리 방법의 순서를 개략적으로 나타내는 설명도이다.
도 17a∼도 17c는 본 발명의 제2 실시형태에 따른 플라즈마 개질 처리 방법의 실시예를 설명하는 도면이다.
도 18a∼도 18i는 본 발명의 제2 실시형태에 따른 플라즈마 개질 처리 방법을 STI에 적용한 경우의 순서의 일례를 나타내는 설명도이다.
도 19는 본 발명의 제2 실시형태에 따른 플라즈마 개질 처리 방법을 적용할 수 있는 3차원 구조 디바이스의 일례를 나타내는 사시도이다.
도 20은 본 발명의 제2 실시형태에 따른 플라즈마 개질 처리 방법을 적용할 수 있는 3차원 구조 디바이스의 다른 예를 나타내는 단면도이다.
[제1 실시형태]
이하, 본 발명의 실시형태에 관해 도면을 참조하여 상세하게 설명한다. 우선, 도 1은 본 실시형태의 플라즈마 개질 처리에 이용할 수 있는 플라즈마 처리 장치(100)의 개략 구성을 모식적으로 나타내는 단면도이다. 또, 도 2는 도 1의 플라즈마 처리 장치(100)의 평면 안테나를 나타내는 평면도이다.
플라즈마 처리 장치(100)는, 복수의 슬롯형의 구멍을 갖는 평면 안테나, 특히 RLSA(Radial Line Slot Antenna; 레이디얼 라인 슬롯 안테나)로 처리실 내에 마이크로파를 도입함으로써, 고밀도이며 저전자 온도의 마이크로파 여기 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로서 구성된다. 플라즈마 처리 장치(100)에서는, 1×1010∼5×1012/㎤의 플라즈마 밀도이며 O.7∼2 eV의 저전자 온도를 갖는 플라즈마에 의한 처리가 가능하므로, 플라즈마 손상이 없다. 따라서, 플라즈마 처리 장치(100)는 각종 반도체 장치의 제조 과정에서, 산화규소막(예를 들어 SiO2막)을 개질시킬 목적으로 적합하게 이용할 수 있다.
플라즈마 처리 장치(100)는, 주요한 구성으로서, 기밀하게 구성된 챔버(처리실; 1)과, 챔버(1) 내에 가스를 공급하는 가스 공급부(18)와, 챔버(1) 내부를 감압 배기시키기 위한 배기 기구로서의 배기 장치(24)와, 챔버(1)의 상부에 설치되고, 챔버(1) 내에 마이크로파를 도입하는 마이크로파 도입부(27)와, 이들 플라즈마 처리 장치(100)의 각 구성부를 제어하는 제어부(50)를 포함한다.
챔버(1)는 접지된 대략 원통형의 용기로 형성된다. 챔버(1)는 각통형의 용기로 형성될 수도 된다. 챔버(1)는 알루미늄 등의 재질로 이루어진 바닥벽(1a)과 측벽(1b)을 갖는다.
챔버(1)의 내부에는, 피처리체인 반도체 웨이퍼(이하, 단순히 「웨이퍼」로 기재함)(W)를 수평으로 지지하기 위한 배치대(2)가 설치된다. 배치대(2)는 열전도성이 높은 재질, 예를 들어 AlN 등의 세라믹스로 구성된다. 이 배치대(2)는 배기실(11)의 바닥부 중앙으로부터 위쪽으로 연장되는 원통형의 지지 부재(3)에 의해 지지된다. 지지 부재(3)는 예를 들어 AlN 등의 세라믹스로 구성된다.
또, 배치대(2)에는, 그 외측 가장자리부를 커버하여, 웨이퍼(W)를 가이드하기 위한 커버링(4)이 설치된다. 이 커버링(4)은 예를 들어 석영, AlN, Al2O3, SiN 등의 재질로 구성된 고리형 부재이다.
또, 배치대(2)에는 온도 조절 기구로서의 저항 가열형 히터(5)가 매립된다. 이 히터(5)는 히터 전원(5a)으로부터 급전됨으로써 배치대(2)를 가열하여, 그 열로 피처리 기판인 웨이퍼(W)를 균일하게 가열한다.
또, 배치대(2)에는 열전대(TC)(6)가 마련되어 있다. 이 열전대(6)에 의해 온도를 계측함으로써, 웨이퍼(W)의 가열 온도를, 예를 들어 실온으로부터 900℃까지의 범위로 제어할 수 있다.
또, 배치대(2)에는 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지 핀(도시하지 않음)이 설치된다. 각 웨이퍼 지지 핀은 배치대(2)의 표면에 대하여 돌몰(突沒) 가능하게 설치된다.
챔버(1)의 내주에는 석영으로 이루어진 원통형의 라이너(7)가 설치된다. 또, 배치대(2)의 외주측에는, 챔버(1) 내부를 균일하게 배기시키기 위해, 다수의 배기 구멍(8a)을 갖는 불순물이 적은 석영제의 배플 플레이트(8)가 고리형으로 설치된다. 이 배플 플레이트(8)는 복수의 지주(9)에 의해 지지된다.
챔버(1)의 바닥벽(1a)의 대략 중앙부에는, 원형의 개구부(10)가 형성된다. 바닥벽(1a)에는 이 개구부(10)와 연통하고, 아래쪽으로 향해 돌출된 배기실(11)이 형성된다. 이 배기실(11)은 배기관(12)과 접속되고, 이 배기관(12)을 통해 진공 펌프 등의 배기 장치(24)에 접속된다.
챔버(1)의 상부에는 중앙이 고리형으로 개구된 덮개(13)가 배치되어, 챔버를 개폐하는 기능을 한다. 덮개(13)의 내주는 내측(챔버내 공간)을 향해 돌출되어, 고리형의 지지부(13a)를 형성한다.
챔버(1)의 측벽(1b)에는 고리형을 이루는 가스 도입부(15)가 설치된다. 이 가스 도입부(15)는 산소 함유 가스나 플라즈마 여기용 가스를 공급하는 가스 공급부(18)에 접속된다. 가스 도입부(15)는 노즐형 또는 샤워형으로 설치될 수도 있다.
또, 챔버(1)의 측벽(1b)에는, 플라즈마 처리 장치(100)와, 이것에 인접하는 반송실(도 7 참조)과의 사이에서, 웨이퍼(W)를 반입 반출하기 위한 반입 반출구(16)와, 이 반입 반출구(16)를 개폐하는 게이트 밸브(G1)가 설치된다.
가스 공급부(18)는 예를 들어 불활성 가스 공급원(19a), 산소 함유 가스 공급원(19b) 및 수소 가스 공급원(19c)을 구비한다. 가스 공급부(18)는 상기의 것들 외의 도시하지 않은 가스 공급원으로서, 예를 들어 챔버(1) 내 분위기를 치환할 때 이용하는 퍼지 가스 공급원, 챔버(1) 내부를 세정할 때 이용하는 세정용 가스 공급원 등을 구비할 수도 있다.
불활성 가스로는, 예를 들어 N2 가스나 희가스 등을 이용할 수 있다. 희가스로는, 예를 들어 Ar 가스, Kr 가스, Xe 가스, He 가스 등을 이용할 수 있다. 이들 중에서도, 플라즈마를 안정적으로 생성하고, 경제성이 우수하다는 점에서 Ar 가스를 이용하는 것이 특히 바람직하다. 또, 산소 함유 가스로는 예를 들어 산소 가스(02), 수증기(H2O), 일산화질소(NO) 등을 이용할 수 있다.
불활성 가스, 산소 함유 가스 및 수소 가스는 가스 공급부(18)의 불활성 가스 공급원(19a), 산소 함유 가스 공급원(19b) 및 수소 가스 공급원(19c)으로부터, 가스 라인(20)을 통해 가스 도입부(15)에 이르러, 가스 도입부(15)로부터 챔버(1) 내에 도입된다. 각 가스 공급원에 접속하는 각각의 가스 라인(20)에는 매스플로우 컨트롤러(21)와, 그 전후에는 개폐 밸브(22)가 설치된다. 이러한 가스 공급부(18)의 구성에 의해, 공급되는 가스의 전환이나 유량 등의 제어가 가능하다.
배기 장치(24)는 예를 들어 터보 분자 펌프 등의 고속 진공 펌프 등의 진공 펌프를 포함한다. 상기와 같이, 진공 펌프는 배기관(12)을 통해 챔버(1)의 배기실(11)에 접속된다. 챔버(1) 내의 가스는 배기실(11)의 공간(11a) 안에 균일하게 흐르고, 또한 배기 장치(24)를 작동시킴으로써, 공간(11a)으로부터 배기관(12)을 통해 외부로 배기된다. 이것에 의해, 챔버(1) 내부를 소정 진공도, 예를 들어 0.133 Pa까지 고속으로 감압하는 것이 가능하다.
다음으로, 마이크로파 도입부(27)의 구성에 관해 설명한다. 마이크로파 도입부(27)는 덮개(13) 상에 배치되며, 주요한 구성으로서, 투과판(28), 평면 안테나(31), 지파(遲波)재(33), 커버 부재(34), 도파관(37), 매칭 회로(38) 및 마이크로파 발생 장치(39)를 포함한다.
마이크로파를 투과시키는 투과판(28)은 덮개(13)에서 내주측으로 뻗어 있는 지지부(13a) 상에 배치된다. 투과판(28)은 유전체, 예를 들어 석영이나 Al2O3, AlN 등의 세라믹스로 구성된다. 이 투과판(28)과 지지부(13a) 사이는 밀봉 부재(29)를 통해 기밀하게 밀봉되어 있다. 따라서, 챔버(1) 내부는 덮개와 함께 기밀하게 유지된다.
평면 안테나(31)는 투과판(28)의 위쪽에서 배치대(2)와 마주보도록 설치된다. 평면 안테나(31)는 원판형을 이루고 있다. 평면 안테나(31)의 형상은 원판형에 한정되지 않고, 예를 들어 사각판형일 수도 있다. 이 평면 안테나(31)는 덮개(13)의 상단(上端)에 고정되어 접지된다.
평면 안테나(31), 예를 들어 표면이 금 또는 은도금된 구리판 또는 알루미늄판으로 구성된다. 평면 안테나(31)는 마이크로파를 방사하는 다수의 슬롯형 마이크로파 방사 구멍(32)을 갖는다. 마이크로파 방사 구멍(32)은 소정 패턴으로 평면 안테나(31)를 관통하여 형성된다.
개개의 마이크로파 방사 구멍(32)은, 예를 들어 도 2에 나타낸 바와 같이, 가늘고 긴 직사각형(슬롯형)을 이루고 있다. 그리고, 전형적으로는 인접하는 마이크로파 방사 구멍(32)이 「T」자형으로 배치된다. 또, 이와 같이 소정 형상(예를 들어 T자형)으로 조합하여 배치된 마이크로파 방사 구멍(32)은 또한 전체적으로 동심원형으로 배치된다.
마이크로파 방사 구멍(32)의 길이나 배열 간격은 마이크로파의 파장(λg)에 따라서 결정된다. 예를 들어, 마이크로파 방사 구멍(32)의 간격은 λg/4, λg/2 또는 λg가 되도록 배치된다. 도 2에서는, 동심원형으로 형성된 인접하는 마이크로파 방사 구멍(32)들 간의 간격을 Δr로 나타낸다. 마이크로파 방사 구멍(32)의 형상은 원형, 원호형 등의 다른 형상일 수도 있다. 또한,마이크로파 방사 구멍(32)의 배치 형태는 특별히 한정되지 않고, 동심원형 외에, 예를 들어 나선형, 방사형 등으로 배치할 수도 있다.
평면 안테나(31)의 상면에는, 진공보다 큰 유전률을 갖는 지파재(33)가 배치된다. 이 지파재(33)는, 진공 중에서는 마이크로파의 파장이 길어지기 때문에, 마이크로파의 파장을 조정하여 짧게 하는 기능을 가지며, 마이크로파 방사 구멍(32)을 통해 균일하게 마이크로파를 도입할 수 있게 되어 있다. 지파재(33)의 재질로서는, 예를 들어 석영, 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지 등을 이용할 수 있다.
평면 안테나(31)와 투과판(28) 사이 및 지파재(33)와 평면 안테나(31) 사이는 각각 접촉시켜도 되고 이격시켜도 되지만, 접촉시키는 것이 바람직하다.
챔버(1)의 상부에는, 이들 평면 안테나(31) 및 지파재(33)을 덮도록, 커버 부재(34)가 설치된다. 커버 부재(34)는, 예를 들어 알루미늄이나 스테인리스강 등의 금속 재료로 형성된다. 덮개(13)의 상단(上端)과 커버 부재(34)는, 밀봉 부재(35)로 밀봉되어 있다. 또, 커버 부재(34)의 내부에는 냉각수 유로(34a)가 형성된다. 이 냉각수 유로(34a)에 냉각수를 흘려 통과시킴으로써, 커버 부재(34), 지파재(33), 평면 안테나(31) 및 투과판(28)을 냉각시킬 수 있게 되어 있어, 투과판(28), 평면 안테나(31), 지파재(33), 지지부(13a), 커버 부재(34)의 열변형 파손을 방지한다. 커버 부재(34)는 접지되어 있다.
커버 부재(34)의 천정벽(천정부)의 중앙에는 개구부(36)가 형성되고, 이 개구부(36)에는 도파관(37)이 접속된다. 도파관(37)의 타단측에는 매칭 회로(38)를 통해 마이크로파를 발생시키는 마이크로파 발생 장치(39)가 접속된다.
도파관(37)은 상기 커버 부재(34)의 개구부(36)로부터 위쪽으로 연장되는 단면이 원형인 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단(上端)부에 모드 변환기(40)를 통해 접속된 수평 방향으로 연장되는 직사각형 도파관(37b)을 갖는다. 모드 변환기(40)는 직사각형 도파관(37b) 내에 TE 모드로 전파되는 마이크로파를 TEM 모드로 변환하는 기능을 갖는다.
동축 도파관(37a)의 중심에는 내(內)도체(41)가 연장되어 있다. 이 내도체(41)는 그 하단(下端)부에서 평면 안테나(31)의 중심에 접속 고정된다. 이러한 구조에 의해, 마이크로파는 동축 도파관(37a)의 내도체(41)에 전파되고, 커버 부재(34)와 평면 안테나(31)로서 형성되는 편평 도파관 내에 방사형으로 효율적으로 균일하게 전파된다. 편평 도파관 내에서 반사파가 억제된 마이크로파가 슬롯으로부터 챔버 내에 도입된다.
이상과 같은 구성의 마이크로파 도입부(27)에 의해, 마이크로파 발생 장치(39)에서 발생한 마이크로파가 도파관(37)을 통해 평면 안테나(31)에 전파되고, 또한 투과판(28)을 통해 챔버(1) 내에 도입된다. 마이크로파의 주파수로는 예를 들어 2.45 GHz가 바람직하게 이용되고, 그 밖에 8.35 GHz, 1.98 GHz 등을 이용할 수도 있다.
플라즈마 처리 장치(100)의 각 구성부는, 제어부(50)에 접속되어 제어되도록 구성된다. 제어부(50)는 컴퓨터를 갖고 있고, 예를 들어 도 3에 나타낸 바와 같이, CPU를 구비한 프로세스 컨트롤러(51)와, 이 프로세스 컨트롤러(51)에 접속된 사용자 인터페이스(52) 및 기억부(53)를 포함한다. 프로세스 컨트롤러(51)는 플라즈마 처리 장치(100)에서, 예를 들어 온도, 압력, 가스 유량, 마이크로파 출력 등의 프로세스 조건에 관계된 각 구성부[예를 들어, 히터 전원(5a), 가스 공급부(18), 배기 장치(24), 마이크로파 발생 장치(39) 등]를 통괄하여 제어하는 제어 수단이다.
사용자 인터페이스(52)는 공정 관리자가 플라즈마 처리 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 하는 키보드나, 플라즈마 처리 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등을 갖는다. 또, 기억부(53)에는 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(51)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기록된 레시피가 보존되어 있다.
그리고, 필요에 따라서, 사용자 인터페이스(52)로부터의 지시 등에 의해 임의의 레시피를 기억부(53)로부터 호출하여 프로세스 컨트롤러(51)에 실행시킴으로써, 프로세스 컨트롤러(51)의 제어 하에, 플라즈마 처리 장치(100)의 챔버(1) 내에서 원하는 처리가 이루어진다. 또, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는 컴퓨터 판독 가능한 기억 매체, 예를 들어 CD-ROM, 하드 디스크, 플렉시블 디스크, 플래시 메모리, DVD, 블루레이 디스크 등에 저장된 상태의 것을 이용하거나, 또는 다른 장치로부터, 예를 들어 전용 회선을 통해 수시로 전송되어 온라인으로 이용하는 것도 가능하다.
이와 같이 구성된 플라즈마 처리 장치(100)에서는, 800℃ 이하, 바람직하게는 600℃ 이하의 저온에서 하지막(下地膜) 등에 대한 손상이 없고 열처리량이 적은 플라즈마 처리를 할 수 있다. 또, 플라즈마 처리 장치(100)는 플라즈마의 균일성이 우수하기 때문에, 웨이퍼(W)의 면내에서 처리의 균일성을 실현할 수 있다.
다음으로, 본 실시형태의 플라즈마 개질 처리 방법에 관해 도 4를 참조하면서 설명한다. 도 4는 플라즈마 개질 처리의 흐름을 나타내는 공정도이다. 우선, 단계 S1에서는, 절연막으로서의 산화규소막이 형성된 웨이퍼(W)를 준비하여, 플라즈마 처리 장치(100)에 웨이퍼(W)를 반입한다.
다음으로, 단계 S2에서는, 플라즈마 처리 장치(100)의 챔버(1) 내에, 플라즈마 내에서 O2 + 이온이나 O(1D2) 라디칼이 지배적이게 되는 조건으로 플라즈마를 생성하여, 그 플라즈마에 의해 절연막으로서의 산화규소막에 대하여 플라즈마 개질 처리를 한다. 플라즈마 개질 처리는 이하에 나타내는 순서 및 조건으로 실시된다.
[플라즈마 개질 처리의 순서]
우선, 플라즈마 처리 장치(100)의 챔버(1) 내부를 감압 배기시키면서, 가스 공급부(18)의 불활성 가스 공급원(19a) 및 산소 함유 가스 공급원(19b)으로부터, 불활성 가스 및 산소 함유 가스를 소정 유량으로 각각 가스 도입부(15)를 통해 챔버(1) 내에 도입한다. 이와 같이 하여, 챔버(1) 내부를 소정 압력으로 조절한다.
다음으로, 마이크로파 발생 장치(39)에서 발생시킨 소정 주파수, 예를 들어 2.45 GHz의 마이크로파를, 매칭 회로(38)를 통해 도파관(37)으로 유도한다. 도파관(37)으로 유도된 마이크로파는 직사각형 도파관(37b) 및 동축 도파관(37a)을 순차 통과하여, 내도체(41)를 통해 평면 안테나(31)에 공급된다. 즉, 마이크로파는 직사각형 도파관(37b) 내에서는 TE 모드로 전파되고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축 도파관(37a) 내에 평면 안테나(31)를 향해 전파되어 간다. 그리고, 마이크로파는 평면 안테나(31)에 관통 형성된 슬롯형의 마이크로파 방사 구멍(32)으로부터 투과판(28)을 통해 챔버(1) 내의 웨이퍼(W)의 위쪽 공간으로 방사된다.
평면 안테나(31)로부터 투과판(28)을 거쳐 챔버(1)에 방사된 마이크로파에 의해, 챔버(1) 내에서 전자계가 형성되고, 불활성 가스 및 산소 함유 가스가 각각 플라즈마화된다. 이 마이크로파 여기 플라즈마는 마이크로파가 평면 안테나(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사됨으로써, 대략 1×1010∼5×1012/㎤의 고밀도이고 웨이퍼(W) 근방에서는 대략 1.2 eV 이하인 저전자 온도 플라즈마가 된다. 이와 같이 하여 형성되는 마이크로파 여기 고밀도 플라즈마는 하지막에 대한 이온 등에 의한 플라즈마 손상이 적은 것이다. 그리고, 플라즈마 내의 활성종, 예를 들어 O2 + 이온이나 O(1D2) 라디칼의 작용에 의해 웨이퍼(W) 표면에 형성된 산화규소막에 대하여 플라즈마 개질 처리가 이루어진다.
[플라즈마 개질 처리 조건]
플라즈마 개질 처리의 처리 가스로는 희가스와 산소 함유 가스를 포함하는 가스를 이용하는 것이 바람직하다. 희가스로는 Ar 가스를, 산소 함유 가스로는 O2 가스를, 각각 사용하는 것이 바람직하다. 이 때, 전체 처리 가스에 대한 O2 가스의 체적 유량 비율은 O2 + 이온 및 O(1D2) 라디칼의 생성 효율을 높게 한다는 관점에서, 0.1% 이상 30%의 범위 내로 하는 것이 바람직하고, 0.1% 이상 5% 이하의 범위 내로 하는 것이 보다 바람직하다. 예를 들어 200 mm 직경 이상의 웨이퍼(W)를 처리하는 경우에는, Ar 가스의 유량은 500 ㎖/min(sccm) 이상 5000 ㎖/min(sccm) 이하의 범위 내에서, 그리고 O2 가스의 유량은 0.5 ㎖/min(sccm) 이상 1000 ㎖/min(sccm) 이하의 범위 내에서, 상기 유량비가 되도록 설정할 수 있다.
또, 처리 압력은, 플라즈마 내의 산화 활성종으로서 O2 + 이온 및 O(1D2) 라디칼을 높은 농도로 생성한다는 관점에서, 6.7 Pa 이상 267 Pa 이하의 범위 내인 것이 바람직하고, 6.7 Pa 이상 67 Pa 이하의 범위 내인 것이 보다 바람직하다.
또, 마이크로파의 파워 밀도는, 플라즈마의 밀도가 상승해 O2 + 이온 및 O(1D2) 라디칼을 보다 많이 생성하여 플라즈마의 안정성을 높이고, 개질 레이트를 높인다는 관점에서, 0.51 W/㎠ 이상 2.56 W/㎠ 이하의 범위 내로 하는 것이 바람직하다. 마이크로파의 파워 밀도는 투과판(28)의 면적 1 ㎠당 공급되는 마이크로파 파워를 의미한다(이하, 동일). 예를 들어 200 mm 직경 이상의 웨이퍼(W)를 처리하는 경우에는, 마이크로파 파워를 1000 W 이상 5000 W 이하의 범위 내로 하는 것이 바람직하다.
또, 웨이퍼(W)의 가열 온도는 배치대(2)의 온도로서, 예를 들어 200℃ 이상 600℃ 이하의 범위 내로 하는 것이 바람직하고, 400℃ 이상 500℃ 이하의 범위 내로 설정하는 것이 보다 바람직하다.
이상의 조건은 제어부(50)의 기억부(53)에 레시피로서 보존되어 있다. 그리고, 프로세스 컨트롤러(51)가 그 레시피를 판독하여 플라즈마 처리 장치(100)의 각 구성부, 예를 들어 가스 공급부(18), 배기 장치(24), 마이크로파 발생 장치(39), 히터 전원(5a) 등에 제어 신호를 송출함으로써, 원하는 조건으로 개질 처리가 이루어진다.
다음으로, 단계 S3에서는, 플라즈마 개질 처리가 끝난 웨이퍼(W)를 플라즈마 처리 장치(100)로부터 반출한다.
[작용]
다음으로, 플라즈마 처리 장치(100)를 이용하여 상기 조건으로 실시되는 플라즈마 개질 처리의 작용 기구에 관해 도 5 및 도 6을 참조하면서 설명한다. 플라즈마 처리 장치(100)를 이용하여 산소를 포함하는 처리 가스의 플라즈마를 생성하는 경우, 산화 활성종으로서 주로 O2 + 이온, O(1D2) 라디칼, O(3Pj) 라디칼이 생성된다. O(3Pj) 라디칼에서의 j는 O∼2를 나타내지만, 그 중에서 O(3Pj) 라디칼이 가장 많이 생성된다. 이들 산화 활성종 중, O2 + 이온은 큰 에너지(12.1 eV)를 갖고 있고, Si-Si 결합, 또는 Si와 불순물 원소와의 결합에 작용하여 그 결합을 절단하는 작용을 한다. O(1D2) 라디칼(4.6 eV)은 Si 반응의 주역이며, O2 + 이온에 의해 절단된 Si-Si 결합, 또는 Si와 불순물 원소와의 결합에 용이하게 들어가, 안정된 Si-O-Si 결합을 생성한다. O(3Pj) 라디칼은 에너지 부족(2.6 eV)이며, 거의 Si의 산화에 기여하지 않는다. 따라서, 산화규소막을 개질시키기 위해서는, O2 + 이온 및 O(1D2) 라디칼을 많이 포함하는 플라즈마를 생성해야 한다. O2 + 이온이나 O(1D2) 라디칼은 낮은 처리 압력 조건(267 Pa 이하, 바람직하게는 6.7 Pa 이상 267 Pa 이하, 보다 바람직하게는 6.7 Pa 이상 67 Pa 이하)으로 보다 많이 생성되고, 처리 압력의 증가와 함께 생성량이 감소한다. 한편, O(3Pj) 라디칼은 처리 압력에 따라 생성량이 크게 변화하지는 않는다. 따라서, 낮은 처리 압력으로 플라즈마를 생성함으로써, O2 + 이온 및 O(1D2) 라디칼을 많이 포함하는 플라즈마가 생성되어, 산화규소막의 개질이 효율적으로 이루어진다.
도 5는 플라즈마 개질 처리에 의해 산화규소막 내에서 발생하는 화학적 변화를 모식적으로 나타낸 도면이다. 도시하는 바와 같이, O2 + 이온이나 O(1D2) 라디칼을 많이 포함하는 플라즈마를 산화규소막에 작용시키면, 우선 O2 + 이온이 Si의 댕글링 결합에 작용하여 그 결합을 활성화하고, O(1D2) 라디칼에 의해 용이하게 반응이 진행되어, Si-O-Si가 안정된 결합을 생성한다. 그 결과, 성긴 산화규소막 내에 포함되어 있던 댕글링 결합이 감소하고, 또한 산화규소막(203) 중에 포함되어 있던 CVD법에서의 성막 원료로부터 유래한 Cl, H, OH 등의 불안정한 불순물이 O(1D2) 라디칼과의 치환에 의해 막 밖으로 배출된다. 이러한 기구에 의해, 산화규소막의 막질이 치밀해지고, 불순물이나 댕글링 결합이 적은 양질의 막으로 개질된다. 한편, 높은 압력 조건(예를 들어 333 Pa 이상)에서는 플라즈마 내의 활성종으로서 O2 + 이온이나 O(1D2) 라디칼은 감소하고, 대신 O(3Pj) 라디칼이 주체가 된다. 이 O(3Pj) 라디칼은 그 자신은 활성이 아니고 산화규소막(203)을 투과하는 성질을 갖고 있기 때문에, 이 라디칼이 지배적이게 되는 플라즈마 생성 조건으로는, O2 + 이온이나 O(1D2) 라디칼을 많이 포함하는 플라즈마와 같은 우수한 개질 효과는 얻을 수 없다.
전술한 바와 같이, 높은 압력 조건(333 Pa 이상, 바람직하게는 333 Pa 이상 1333 Pa 이하)에서는 플라즈마 내의 활성종으로서 O2 + 이온이나 O(1D2) 라디칼은 감소하고, 대신 O(3Pj) 라디칼이 주체가 된다. 이 O(3Pj) 라디칼은, 그 자신은 활성이 아니지만, 도 6에 나타낸 바와 같이, 산화규소막(202)을 투과하는 성질을 갖고 있고, 산화규소막(202)과 하지인 실리콘층(201)과의 계면까지 도달하여, 실리콘층(201)의 산화를 촉진시킨다. 특히, 플라즈마 개질 처리의 대상이 되는 산화규소막(202)의 막질이 나쁜 성긴 막, 예를 들어 다공성 막이나 플라즈마 CVD 등의 막 등은 O(3Pj) 라디칼이 투과하기 쉬워져 하지인 실리콘층(201)의 산화가 진행된다. 이 때문에, 높은 압력 조건에서는, 성긴 산화규소막(202)과 하지인 실리콘층(201)과의 계면에서 라디칼 산화가 진행되어, 성긴 산화규소막(202)의 막두께가 L1에서 L2로 증가한다. 이 경향은 처리 가스 내에 수소를 포함시킴으로써 한층 더 강해진다.
본 실시형태의 플라즈마 개질 처리 방법에서는, 상기와 같은 처리 압력에 의한 플라즈마 내의 활성종의 변화에 착안하여, O2 + 이온이나 O(1D2) 라디칼이 높은 농도로 생성되는 낮은 압력 조건(267 Pa 이하)을 선택하여 플라즈마 개질 처리를 함으로써, 성긴 산화규소막에 대한 높은 개질 효과를 얻을 수 있다.
다음으로, 도 7을 참조하면서 본 실시형태에 따른 플라즈마 개질 처리 방법을 실시함에 있어서 바람직하게 이용할 수 있는 기판 처리 시스템에 관해 설명한다. 도 7은, 예를 들어 기판으로서의 웨이퍼(W)에 대하여, 예를 들어 성막 처리, 개질 처리 등의 각종 처리를 하도록 구성된 기판 처리 시스템(200)을 나타내는 개략 구성도이다. 이 기판 처리 시스템(200)은 멀티 챔버 구조의 클러스터 툴로서 구성된다
기판 처리 시스템(200)은, 주요 구성으로서, 웨이퍼(W)에 대하여 각종 처리를 하는 4개의 프로세스 모듈(101a, 101b, 101c, 101d) - 이들 프로세스 모듈(101a∼101d)은 처리 용기를 포함함 - 과, 게이트 밸브(G1)를 통해 접속된 진공측 반송실(103)과, 이 진공측 반송실(103)에 게이트 밸브(G2)를 통해 접속된 2개의 로드록실(105a, 105b)과, 이들 2개의 로드록실(105a, 105b)에 대하여 게이트 밸브(G3)를 통해 접속된 로더 유닛(107)을 포함한다.
4개의 프로세스 모듈(101a∼101d)은 웨이퍼(W)에 대하여 예를 들어 CVD 처리, 플라즈마 개질 처리 등의 처리를 하는 처리 장치이다. 본 실시형태에서는, 적어도, 프로세스 모듈(101a∼101d)에서, 웨이퍼(W)에 대하여 CVD법에 의한 성막 처리와, 그 성막 처리에 의해 형성된 산화규소막에 대하여 플라즈마를 작용시켜 개질시키는 플라즈마 개질 처리를 할 수 있도록 구성된다.
진공 배기 가능하게 구성된 진공측 반송실(103)에는, 프로세스 모듈(101a∼101d)이나 로드록실(105a, 105b)에 대하여 웨이퍼(W)를 전달하는 제1 기판 반송 장치로서의 반송 장치(109)가 설치된다. 이 반송 장치(109)는, 서로 마주보게 배치된 한쌍의 반송 아암부(111a, 111b)를 갖는다. 각 반송 아암부(111a, 111b)는 동일한 회전축을 중심으로 하여, 굴신(屈伸) 및 선회 가능하게 구성된다. 또, 각 반송 아암부(111a, 111b)의 선단에는 각각 웨이퍼(W)를 배치하여 유지하기 위한 포크(113a, 113b)가 설치된다. 반송 장치(109)는, 이들 포크(113a, 113b) 상에 웨이퍼(W)를 배치한 상태로, 프로세스 모듈(101a∼101d) 사이, 또는 프로세스 모듈(101a∼101d)과 로드록실(105a, 105b) 사이에서 웨이퍼(W)를 반송한다.
로드록실(105a, 105b) 내에는, 각각 웨이퍼(W)를 배치한 배치대(106a, 106b)가 설치된다. 로드록실(105a, 105b)은 진공 상태와 대기 개방 상태가 전환되도록 구성된다. 이 로드록실(105a, 105b)의 배치대(106a, 106b)를 개재시켜, 진공측 반송실(103)과 대기측 반송실(119)(후술) 간에 웨이퍼(W)가 교환된다.
로더 유닛(107)은 웨이퍼(W)를 반송하는 제2 기판 반송 장치로서의 반송 장치(117)가 설치된 대기측 반송실(119)과, 이 대기측 반송실(119)에 인접 배치된 3개의 로드 포트(LP)와, 대기측 반송실(119)의 다른 측면에 배치되고 웨이퍼(W)의 위치를 측정하는 위치 검출 장치(오리엔타)(121)를 갖는 챔버(122)를 갖는다.
대기측 반송실(119)은, 예를 들어 질소 가스나 청정한 공기가 다운플로우하여 깨끗한 환경을 형성하는 순환 설비(도시 생략)를 갖춰, 깨끗한 환경이 유지된다. 대기측 반송실(119)은 평면에서 볼 때 직사각형을 이루고 있고, 그 길이 방향을 따라서 선형 레일(123)이 설치된다. 이 선형 레일(123)에 반송 장치(117)가 슬라이드 이동 가능하게 지지된다. 즉, 반송 장치(117)는 도시하지 않은 구동 기구에 의해, 선형 레일(123)을 따라서 X 방향으로 이동 가능하게 구성된다. 이 반송 장치(117)는 상하 2단으로 배치된 한쌍의 반송 아암부(125a, 125b)를 갖는다. 각 반송 아암부(125a, 125b)는 굴신 및 선회 가능하게 구성된다. 각 반송 아암부(125a, 125b)의 선단에는 각각 웨이퍼(W)를 배치하여 유지하는 유지 부재로서의 포크(127a, 127b)가 설치된다. 반송 장치(117)는 이들 포크(127a, 127b) 상에 웨이퍼(W)를 배치한 상태로, 로드 포트(LP)의 웨이퍼 카세트(CR)와, 로드록실(105a, 105b)과, 위치 검출 장치(121)와의 사이에서 웨이퍼(W)를 반송한다.
로드 포트(LP)는 웨이퍼 카세트(CR)를 배치할 수 있게 구성된다. 웨이퍼 카세트(CR)는 복수매의 웨이퍼(W)를 동일한 간격으로 다단으로 배치하여 수용할 수 있도록 구성된다.
위치 검출 장치(121)는, 도시하지 않은 구동 모터에 의해 회전되는 회전판(133)과, 이 회전판(133)의 외주 위치에 설치되고, 웨이퍼(W)의 둘레 가장자리부를 검출하기 위한 광학 센서(135)를 포함한다.
본 실시형태에서는, 예를 들어 프로세스 모듈(101a, 101c)에서는, 상기 플라즈마 처리 장치(100)에 의해, 본 발명의 방법으로 절연막을 개질시키는 플라즈마 개질 처리를 할 수 있도록 구성된다. 또, 프로세스 모듈(101b, 101d)에서는, 웨이퍼(W) 상에 절연막, 예를 들어 산화규소막 등을 형성하는 CVD 처리를 할 수 있도록 구성된다. 물론, 모든 프로세스 모듈(101a∼101d)에서 플라즈마 개질 처리를 하도록 구성할 수도 있다.
도 8에, 프로세스 모듈(101b, 101d)로서 적용할 수 있는 매엽 CVD 성막 장치(300)의 개략적 구성예를 도시한다. 이 매엽 CVD 성막 장치(300)는 기밀하게 구성된 대략 원통형의 처리 용기(301)를 갖는다. 처리 용기(301) 내에는 피처리체인 웨이퍼(W)를 수평으로 지지하기 위한 배치대(서셉터)(303)가 배치된다. 배치대(303)는, 원통형의 지지 부재(305)에 의해 지지된다. 또, 배치대(303)에는 히터(307)가 매립된다. 이 히터(307)는 히터 전원(309)으로부터 급전됨으로써, 웨이퍼(W)를 소정 온도로 가열한다.
처리 용기(301)의 개폐 천정벽(301a)에는 샤워 헤드(311)가 설치된다. 이 샤워 헤드(311)는 내부에 가스 확산 공간(311a)을 갖는다. 또, 샤워 헤드(311)의 하면에는, 가스 확산 공간(311a)에 연통하는 다수의 가스 토출 구멍(313)이 형성된다. 또, 샤워 헤드(311)의 중앙부에는, 가스 확산 공간(311a)에 연통하는 가스 공급 배관(315)이 접속된다. 이 가스 공급 배관(315)은 매스플로우 컨트롤러(MFC)(317)와, 그 전후에 배치된 밸브(318a, 318b)를 통해, 예를 들어 디클로로실란, 일산화이질소(N2O) 등의 성막 원료 가스나 처리 용기(301) 내의 분위기를 치환하기 위한 퍼지 가스 등을 공급하는 가스 공급원(319)에 접속된다. 그리고, 가스 공급원(319)으로부터, 가스 공급 배관(315), 매스플로우 컨트롤러(317)를 통해, 상기 성막 원료 가스 등이 샤워 헤드(311)에 공급된다.
처리 용기(301)의 바닥벽(301b)에는 배기 구멍(331)이 형성되고, 이 배기 구멍(331)에는 배기관(333)을 통해 배기 장치(335)가 접속된다. 그리고 이 배기 장치(335)를 작동시킴으로써 처리 용기(301) 내부를 소정 진공도까지 감압할 수 있도록 구성된다. 샤워 헤드(311)에, 도시하지 않은 고주파 전원으로부터 고주파 전력을 공급함으로써, 샤워 헤드(311)를 통해 처리 용기(301) 내에 공급된 원료 가스를 플라즈마화하여 성막할 수도 있다.
또, 처리 용기(301)의 측벽(301c)에는, 웨이퍼(W)를 반입, 반출하기 위한 반입 반출구(337)가 형성되고, 이 반입 반출구(337)를 통해 웨이퍼(W)가 반입 반출된다. 반입 반출구(337)는 게이트 밸브(G1)에 의해 개폐된다.
이상과 같은 구성의 매엽 CVD 성막 장치(300)에서는, 배치대(303)에 웨이퍼(W)를 배치한 상태에서, 히터(307)에 의해 웨이퍼(W)를 가열하면서, 샤워 헤드(311)로부터 웨이퍼(W)를 향해 원료 가스를 공급함으로써, 웨이퍼(W)의 표면에 예를 들어 SiO2막의 박막을 CVD법으로 성막할 수 있다.
이상의 구성을 갖는 매엽 CVD 성막 장치(300)도 제어부(50)(도 3 참조)에 의해 제어된다. CVD 성막 장치로는 매엽식에 한정하지 않고, 배치식(batch) 성막 장치를 사용하는 것도 가능하다.
기판 처리 시스템(200)에서는, 이하의 순서로 웨이퍼(W)에 대한 CVD 처리 및 플라즈마 개질 처리가 이루어진다. 우선, 대기측 반송실(119)의 반송 장치(117)의 포크(127a)(또는 127b)를 이용하여, 로드 포트(LP)의 웨이퍼 카세트(CR)로부터 1장의 웨이퍼(W)가 반출되어, 위치 검출 장치(121)에서 위치맞춤된 후, 로드록실(105a)(또는 105b)에 반입된다. 웨이퍼(W)가 배치대(106a)(또는 106b)에 배치된 상태의 로드록실(105a)(또는 105b)에서는 게이트 밸브(G3)가 잠겨 내부가 진공 상태로 감압 배기된다. 그 후, 게이트 밸브(G2)가 개방되어, 진공측 반송실(103) 내의 반송 장치(109)의 포크(113)에 의해 웨이퍼(W)가 로드록실(105a)(또는 105b)로부터 반출되어, 프로세스 모듈(101a∼101d) 중 어느 하나에 반입된다.
반송 장치(109)에 의해 로드록실(105a)(또는 105b)로부터 반출된 웨이퍼(W)는 우선 프로세스 모듈(101b, 101d) 중 어느 한 쪽에 반입되고, 게이트 밸브(G1)를 잠근 후에 웨이퍼(W)에 대하여 CVD 처리가 이루어진다.
이어서, 상기 게이트 밸브(G1)가 개방되어, 절연막이 형성된 웨이퍼(W)가 반송 장치(109)에 의해 프로세스 모듈(101b)(또는 101d)로부터 진공 상태인 채로 프로세스 모듈(101a, 101c) 중 어느 한 쪽에 반입된다. 그리고, 게이트 밸브(G1)가 잠긴 후에 상기 절연막에 대하여 플라즈마 개질 처리가 이루어진다. 다음으로, 프로세스 모듈(101a)(또는 101c)의 게이트 밸브(G1)가 개방되어, 플라즈마 개질 처리된 웨이퍼(W)는 반송 장치(109)에 의해 반출되어 로드록실(105a)(또는 105b)에 반입된다. 그리고, 상기와는 역순으로 로드 포트(LP)의 웨이퍼 카세트(CR)에 처리가 끝난 웨이퍼(W)가 수납되어, 기판 처리 시스템(200)에서의 1장의 웨이퍼(W)에 대한 처리가 완료된다. 이상과 같이, 일실시예의 기판 처리 시스템(200)에서는, 2개의 매엽 CVD 성막 장치(300)와, 2개의 플라즈마 처리 장치(100)를 갖춰, CVD 처리에 의한 절연막의 형성, 및 플라즈마 개질 처리를 진공 상태를 유지한 채로 연속적으로 실시할 수 있다. 기판 처리 시스템(200)에서의 각 처리 장치의 배치는 효율적으로 처리할 수 있는 챔버수 및 배치라면, 어떤 배치 구성일 수도 있다. 또한, 기판 처리 시스템(200)에서의 프로세스 모듈의 수는 4개에 한정되지 않고, 2개 이상일 수도 있다.
다음으로, 본 발명의 기초가 된 실험 데이터에 관해 설명한다. 열 CVD법으로 성막된 산화규소막에 대하여, 도 1에 나타낸 플라즈마 처리 장치(100)를 이용하여, 이하의 조건 1∼조건 4로 플라즈마에 의한 개질 처리를 하였다(플라즈마 개질 처리). 개질후의 산화규소막에 관해, 막두께의 증가량, 굴절률의 증가량, 0.125%의 희불산 처리(30초간)에 의한 습식 에칭 레이트를 조사했다. 또, 개질후의 산화규소막을 게이트 절연막으로서 이용하여 MOS 커패시터를 제조하여, 그 전기적인 특성으로서 누설 전류 밀도(Jg; -10 MV/cm), 절연 파괴 전하량[Qbd; 63%(이것은 전체의 63%의 개수가 나타내는 데이터인 것을 의미한다)], 전자 트랩의 변화량(Δvge; 11초)에 관해 조사했다. 비교를 위해, 플라즈마 개질 처리를 하지 않는 경우, 어닐링에 의해서만 개질한 경우(열개질 처리) 및 열산화막(WVG법)에 대해서도 상기와 동일하게 측정했다. 그 결과를 표 1에 나타냈다.
[플라즈마 개질 조건 1]
Ar 가스 유량; 1000 ㎖/min(sccm)
O2 가스 유량; 300㎖/min(sccm)
유량비(O2/Ar+O2); 0.23
처리 압력; 6.7 Pa
배치대(2)의 온도; 500℃
마이크로파 파워; 4000 W
마이크로파 파워 밀도; 2.05 W/㎠(투과판의 면적 1 ㎠당)
[플라즈마 개질 조건 2]
Ar 가스 유량; 1980 ㎖/min(sccm)
O2 가스 유량; 20 ㎖/min(sccm)
유량비(O2/Ar+O2); 0.01
처리 압력; 200 Pa
배치대(2)의 온도; 500℃
마이크로파 파워; 4000 W
마이크로파 파워 밀도; 2.05 W/㎠(투과판의 면적 1 ㎠당)
[플라즈마 개질 조건 3]
Ar 가스 유량; 1200 ㎖/min(sccm)
O2 가스 유량; 400 ㎖/min(sccm)
유량비(O2/Ar+O2); 0.25
처리 압력; 667 Pa
배치대(2)의 온도; 500℃
마이크로파 파워; 4000 W
마이크로파 파워 밀도; 2.05 W/㎠(투과판의 면적 1 ㎠당)
[플라즈마 개질 조건 4]
Ar 가스 유량; 1200 ㎖/min(sccm)
O2 가스 유량; 370 ㎖/min(sccm)
H2 가스 유량; 30 ㎖/min(sccm)
유량비(O2/Ar+O2+H2); 0.23
유량비(H2/Ar+O2+H2); 0.019
처리 압력; 667 Pa
배치대(2)의 온도; 500℃
마이크로파 파워; 4000 W
마이크로파 파워 밀도; 2.05 W/㎠(투과판의 면적 1 ㎠당)
[어닐링 개질 처리 조건]
분위기; N2/O2
온도; 900℃
압력; 150 kPa
[열산화막 형성 조건]
분위기; H2/O2=450/900 ㎖/min(sccm)
온도; 950℃
압력; 15000 Pa
[열 CVD 성막 조건]
SiH2Cl2 가스 유량; 75 ㎖/min(sccm)
N2O 가스 유량; 150 ㎖/min(sccm)
처리 압력: 48 Pa
처리 온도; 780℃
Figure 112010016852399-pct00001
표 1에 나타낸 물리 분석의 결과로부터, 200 Pa 이하의 낮은 조건 1 및 조건 2의 플라즈마 개질 처리를 한 경우에는, 굴절률이 증가하고, 습식 에칭 레이트가 감소하였다. 이러한 데이터는 플라즈마 개질 처리에 의해 산화규소막의 막질이 개선되어, 막밀도가 상승한 것을 나타낸다. 또, 개질 처리 조건 1, 조건 2와 열어닐링만의 개질 처리를 비교하면, 조건 1과 조건 2의 개질 처리가 열개질 처리에 비해 습식 에칭 레이트가 작아, 개질 효과가 보다 높다는 것이 나타났다. 이것은, 플라즈마 생성된 O2 +, O(1D2) 라디칼에 의해, 막 내의 불순물, 댕글링 결합이 감소하여 치밀해졌다고 생각된다.
또, 조건 4로 플라즈마 개질 처리를 한 경우에는, 굴절률의 변화는 보이지 않고, 습식 에칭 레이트도 열개질 처리와 거의 동등하였다. 즉, 막질의 개선 효과에 관해서는, 조건 4의 플라즈마 개질 처리는 열개질 처리와 동일한 결과였다. 그러나, 조건 4로 플라즈마 개질 처리를 한 경우에는, 처리 압력이 높기 때문에, O2 +, O(1D2)의 생성이 감소하여, 개질 효과가 작고, 산화규소막의 막두께의 증가가 현저하게 보였다. 이것은, CVD법으로 성막된 산화규소막과 하지인 실리콘과의 계면이 플라즈마 내의 O(3Pj) 라디칼에 의해 산화되어 증막된 것으로 생각된다.
이상의 결과로부터, O2 +, O(1D2) 라디칼을 생성하기 쉽다는 관점에서, 처리 압력이 낮은 조건, 예를 들어 6.7 Pa 이상 267 Pa 이하가 바람직하고, 이 조건에서의 플라즈마 개질 처리에서는, CVD법으로 성막된 산화규소막의 막질의 개선 효과가 높다는 것이 나타났다. 한편, 처리 압력이 267 Pa를 넘는 높은 압력 조건에서 플라즈마 개질 처리한 경우에는, CVD법으로 성막된 산화규소막의 막질의 개선 효과는 열개질 처리와 동등하게 작고, 또한 증막 작용이 있다는 것이 판명되었다.
Figure 112010016852399-pct00002
표 2에 나타낸 전기적 특성 평가의 결과에서는, 낮은 압력의 조건 1 및 조건 2로 플라즈마 개질 처리를 한 경우에는, 누설 전류가 높은 압력의 조건 3 및 열개질 처리에 비해 크게 저감하여 개선되었다. 이것은, 막 내의 불순물, 댕글링 결합이 O2 +, O(1D2) 라디칼의 작용에 의해 감소하여, 치밀한 막으로 개질된 것에 기인한다. 또, 높은 압력의 조건 3으로 플라즈마 개질 처리를 한 경우에는, 누설 전류의 저감 효과가 적어, 열개질 처리와 거의 동등한 누설 전류였다. 이것은, 높은 압력 때문에 O2 +, O(1D2) 라디칼의 생성이 감소하여, O2 +, O(1D2) 라디칼의 작용 효과가 없기 때문이라고 생각된다.
도 9에, 조건 1∼조건 3의 플라즈마 개질 처리의 처리 압력과 누설 전류와의 관계를 도시한다. 또, 어닐링 개질 처리와 열산화막의 누설 전류에 관해서도 함께 나타낸다. 이 도 9로부터, 처리 압력이 267 Pa 이하, 예를 들어 6.7 Pa 이상 267 Pa이면, 누설 전류를 2.1×10-4 [A/㎠] 이하로 억제하는 것이 가능하다는 것이 파악된다. 따라서, 누설 전류 특성의 개선을 목적으로 하는 경우에는, 플라즈마 개질 처리의 처리 압력을 267 Pa 이하로 하는 것이 바람직하다.
절연 파괴 전하량(Qbd, charge to breakdown)은 조건 1∼조건 3의 플라즈마 개질 처리를 한 경우가 열개질 처리에 비해 대폭 개선되었다. 특히, 조건 2의 플라즈마 개질 처리를 한 경우에는, 열산화막을 뛰어넘는 매우 우수한 신뢰성을 나타냈다.
도 10에, 조건 1∼조건 3의 플라즈마 개질 처리의 처리 압력과 Qbd와의 관계를 도시한다. 여기서는, 열개질 처리과 열산화막의 누설 전류에 관해서도 함께 나타낸다. 이 도 10으로부터, 처리 압력이 533 Pa 이하이면, Qbd를 33 [C/㎠] 이상으로 할 수 있다는 것을 알 수 있다. 따라서, 플라즈마 개질 처리의 처리 압력은 533 Pa 이하, 예를 들어 6.7 Pa 이상 533 Pa 이하로 하는 것이 좋고, 6.7 Pa 이상 400 Pa 이하가 더 좋으며, 6.7 Pa 이상 267 Pa 이하가 바람직하다.
또, 도 11에, 조건 1∼조건 3의 플라즈마 개질 처리에서의 O2/(Ar+O2)비와 Qbd와의 관계를 도시한다. 플라즈마 개질 처리에서는, 도 11에 나타낸 바와 같이, O2/(Ar+O2)비를 0.23 이하로 함으로써, Qbd 특성을 효과적으로 개선할 수 있고, 특히 O2/(Ar+O2)비를 0.1 이하로 함으로써, 열산화막을 뛰어넘는 높은 Qbd 특성을 얻을 수 있다는 것이 판명되었다.
표 2로부터, 조건 1 및 조건 2의 플라즈마 개질 처리를 한 경우에는, 전자 트랩의 변화량(Δvge)이 열개질 처리에 비해 거의 반감하여 크게 개선되었음을 알 수 있다. 조건 3의 플라즈마 개질 처리를 한 경우에도, 열개질 처리에 비해 전자 트랩의 변화량이 약간 개선되었다. 따라서, 플라즈마 개질 처리에서는, O2/(Ar+O2)비를 0.23 이하로 함으로써, Δvge 특성을 효과적으로 개선할 수 있다는 것이 판명되었다.
이상의 결과로부터, 플라즈마 개질 처리를 함으로써, 열산화막과 동등하거나 그 이상의 효과로 산화규소막의 막질을 개선할 수 있다는 것이 나타났다. 특히, 처리 압력이 267 Pa 이하, 예를 들어 6.7 Pa 이상 267 Pa 이하의 낮은 압력 조건(조건 1 및 조건 2)으로 플라즈마를 생성하면 O2 +, O(1D2) 라디칼이 주로 생성되고, 그 플라즈마에 의해 플라즈마 개질 처리를 함으로써, O2 +, O(1D2) 라디칼의 작용에 의해 산화규소막에 대하여 우수한 개질 효과를 얻을 수 있어, 막질을 치밀하게 개선할 수 있다는 것이 확인되었다. 또, 이와 같이 하여 개질된 산화규소막을 이용함으로써, 디바이스의 전기적 특성의 신뢰성을 개선할 수 있다는 것도 확인되었다.
다음으로, 플라즈마 개질 처리에 의해, CVD법으로 성막된 산화규소막 내에 잔류하는 염소(원료인 SiH2Cl2로부터 유래)의 양이 어떻게 변화하는지를 검토했다. 산화규소막 내의 잔류 염소량은 TXRF(전반사 형광 X선; Total reflection X-ray Fluorescence) 분석에 의해 측정했다. 그 결과를 표 3에 나타냈다.
Figure 112010016852399-pct00003
표 3에서, 플라즈마 개질 처리를 실시한 경우에는, 개질 처리를 하지 않은 경우에 비해 1/5로 잔류 염소량이 적어, 산화규소막 내의 불순물을 제거할 수 있다는 것이 나타났다. 플라즈마 개질 처리후에 열어닐링 처리를 하는 것도 가능하다. 플라즈마 개질 처리와 열어닐링 처리를 조합함으로써, 또한 잔류 염소량을 9.60×1011 [atoms/㎠]까지 저하시킬 수 있었다.
이상과 같이, 본 실시형태의 플라즈마 개질 처리 방법에서는, 산화규소막의 개질 효과가 높은 막두께 범위는 예를 들어 막두께 2∼8 nm이다. 또, 본 실시형태의 플라즈마 처리 방법으로 형성한 치밀하고 신뢰성 높은 양질의 산화규소막이 필요한 애플리케이션에 바람직하게 이용할 수 있다. 그와 같은 애플리케이션의 적용예로는, 층간 절연막으로서의 산화규소막을 CVD법이나 플라즈마 CVD법으로 성막한 경우 등에, 후처리로서 본 실시형태의 플라즈마 개질 처리를 실시하는 경우를 들 수 있다.
도 12는 ONO(산화규소막-질화규소막-산화규소막) 구조를 갖는 플래시 메모리 소자(230)의 개략 구성을 나타내는 단면도이다. 요철 패턴 형상을 갖는 실리콘 기판(201) 상에는 라이너 산화규소막(203)이 형성되고, 오목부 내에는 SOD(Spin-on Dielectric)에 의한 절연막(205)이 매립된다. 실리콘 기판(201)의 볼록부 상에는, 게이트 절연막(207)를 개재시켜, 예를 들어 폴리실리콘으로 이루어진 플로팅 게이트 전극(209)이 형성된다. 이 플로팅 게이트 전극(209)은 아래로부터 순서대로 질화규소막(211), 산화규소막(213), 질화규소막(215), 산화규소막(217) 및 질화규소막(219)의 5층의 절연막으로 이루어진 절연막 적층체(221)로 덮여 있다. 그리고, 절연막 적층체(221) 상에는 예를 들어 폴리실리콘으로 이루어진 컨트롤 게이트 전극(223)이 형성된다.
본 실시형태에서는, 라이너 산화규소막(203), 절연막 적층체(221)의 산화규소막(213, 217)을 CVD법으로 형성하여, 이들 막을 본 발명 방법에 따라 플라즈마 개질 처리한다. 플라즈마 개질 처리에 의해, 라이너 산화규소막(203) 및 산화규소막(213, 217)을 치밀하고 불순물이 적은 양질의 산화규소막으로 개질시킬 수 있다. 예를 들어 도 13a는 플로팅 게이트 전극(209)이 형성된 실리콘 기판(201)에 CVD법으로 라이너 산화규소막(203)을 형성한 상태이다. 도 13a에서, 부호 223은 절연막, 부호 225는 질화규소막 등의 하드 마스크막이다. 이 도 13a의 단계에서, 플라즈마 처리 장치(100)를 이용하여, 라이너 산화규소막(203)을 플라즈마 개질 처리함으로써, 막질을 치밀하게 하고, 불순물을 제거할 수 있다.
도 13b는 도 13a의 상태로부터, SOD에 의한 절연막(205)을 형성한 후에, 희불산 등을 이용하여 습식 에칭을 실시하고, 에치백한 후의 상태를 나타낸다. 이 에치백의 과정에서, 라이너 산화규소막(203)과 SOD에 의한 절연막(205)과의 사이에서 충분한 에칭 선택성을 얻을 수 있도록 하는 것이 중요하다. 즉, 습식 에칭에서, SOD에 의한 절연막(205)보다 라이너 산화규소막(203)의 에칭 레이트가 작아지도록 하여, 라이너 산화규소막(203)을 잔존시켜야 한다. 이러한 목적 때문에, 도 13a의 상태에서 본 발명 방법에 따라 라이너 산화규소막(203)에 플라즈마 개질 처리하여, 막질을 치밀하게 해 두는 의의가 존재한다.
또, 예를 들어 도 14는 그 후에 절연막 적층체(221)를 구성하는 산화규소막(213)을 CVD법으로 형성한 상태이다. 이 산화규소막(213)은 ONO 구조의 하측의 바닥(bottom) 산화막이 되는 것이다. 한편, 도 15는 마찬가지로 ONO 구조의 정상(top) 산화막이 되는 산화규소막(217)을 CVD법으로 형성한 상태이다. 이들 절연막 적층체(221)를 구성하는 산화규소막(213, 217)을, 플라즈마 처리 장치(100)를 이용한 플라즈마 개질 처리에 의해 치밀하게 양질의 막질로 개질시킴으로써, 컨트롤 게이트 전극(223)으로부터 플로팅 게이트 전극(209)으로의 누설 전류나, 컨트롤 게이트 전극(223)으로부터 실리콘 기판(201)으로의 누설 전류를 확실하게 저감시킬 수 있다. 이상과 같이, 본 실시형태의 플라즈마 개질 처리를 플래시 메모리 소자(230)의 제조 과정에 적용함으로써, 플래시 메모리 소자(230)의 소비 전력을 저감시키고 신뢰성을 향상시키는 효과를 얻을 수 있다.
[제2 실시형태]
다음으로, 도 16 내지 도 20을 참조하면서 본 발명의 제2 실시형태에 따른 플라즈마 개질 처리 방법에 관해 설명한다. 도 16은, 제2 실시형태에 따른 플라즈마 개질 처리 방법의 순서의 일례를 나타내는 흐름도이다. 상기 제1 실시형태에서는 267 Pa 이하, 예를 들어 6.7 Pa 이상 267 Pa 이하의 낮은 압력 조건으로 플라즈마 개질 처리를 함으로써, CVD법으로 형성된 산화규소막을 치밀하고 불순물이 적은 양질의 막으로 개질시켰다. 그러나, 본 실시형태에서는, 플라즈마 개질 처리를 하기 전에 플라즈마 처리 장치(100)를 이용하여 높은 압력 조건으로 플라즈마 개질 처리를 하는 것으로 했다.
도 16에서, 우선, 단계 S11에서는, 절연막으로서의 산화규소막이 형성된 웨이퍼(W)를 플라즈마 처리 장치(100)에 반입한다. 다음으로, 단계 S12에서는, 도 1에 나타낸 RLSA 방식의 플라즈마 처리 장치(100)의 챔버(1)(처리실) 내에 O(3Pj) 라디칼이 주체인 플라즈마를 생성시켜, 이 플라즈마에 의해 산화규소막에 대하여 제1 플라즈마 개질 처리를 한다(제1 플라즈마 개질 처리 공정). 제1 플라즈마 개질 처리는 플라즈마 처리 장치(100)를 이용하여 후술하는 조건으로 실시된다. 플라즈마 처리 장치(100)에 의한 제1 플라즈마 개질 처리의 순서는 제1 실시형태의 단계 S2(도 4 참조)에 준하여 이루어질 수 있기 때문에, 여기서는 설명을 생략한다.
[제1 플라즈마 개질 처리 조건]
플라즈마 개질 처리의 처리 가스로는 희가스와 산소 함유 가스와 수소를 포함하는 가스를 이용하는 것이 바람직하다. 처리 가스 내에 수소를 포함시킴으로써 생성되는 H 라디칼이나 OH 라디칼은 이산화규소(SiO2)에 대한 고체 용융도 및 확산 속도가 빠르기 때문에, 산화규소막을 증막시키는 작용을 얻을 수 있다. 희가스로는 Ar 가스를, 산소 함유 가스로는 O2 가스를 각각 사용하는 것이 바람직하다. 이 때, 전체 처리 가스에 대한 O2 가스의 체적 유량 비율은 플라즈마 내에서 O(3Pj) 라디칼의 생성 효율을 높인다는 관점에서, 10% 이상 50% 이하의 범위 내로 하는 것이 바람직하고, 30% 이상 50% 이하의 범위 내로 하는 것이 보다 바람직하다.
또, 전체 처리 가스에 대한 H2 가스의 체적 유량 비율은 개질 레이트를 높게 한다는 관점에서, 1% 이상 20% 이하의 범위 내로 하는 것이 바람직하고, 1% 이상 10% 이하의 범위 내로 하는 것이 보다 바람직하다.
예를 들어, Ar 가스의 유량은 500 ㎖/min(sccm) 이상 5000㎖/min(sccm) 이하의 범위 내, O2 가스의 유량은 5 ㎖/min(sccm) 이상 500 ㎖/min(sccm) 이하의 범위 내, H2 가스의 유량은 1 ㎖/min(sccm) 이상 300 ㎖/min(sccm) 이하의 범위 내에서, 상기 유량비가 되도록 설정할 수 있다.
또, 처리 압력은 O(3Pj) 등의 라디칼이 지배적인 플라즈마를 형성하여 증막 작용을 얻는다는 관점에서, 333 Pa 이상 1333 Pa 이하의 범위 내인 것이 바람직하고, 400 Pa 이상 667 Pa 이하의 범위 내인 것이 보다 바람직하다.
또, 마이크로파의 파워 밀도는 플라즈마의 안정성이나 균일성을 높인다는 관점에서, 2 W/㎠ 이상 3 W/㎠ 이하의 범위 내로 하는 것이 바람직하다. 마이크로파 파워는 2000 W 이상 5000 W 이하의 범위 내로 하는 것이 바람직하다.
또, 웨이퍼(W)의 온도는 예를 들어 200℃ 이상 600℃ 이하의 범위 내로 하는 것이 바람직하고, 400℃ 이상 500℃ 이하의 범위 내로 설정하는 것이 보다 바람직하다.
이 단계 S12의 제1 플라즈마 개질 처리 공정에 의해, CVD법으로 형성된 산화규소막과 하지인 실리콘과의 계면을 산화시켜 실질적으로 산화규소막을 증막시킨다. 이 증막 작용에 의해, 예를 들어 요철 형상을 갖는 실리콘 상에 형성된 산화규소막의 계면의 형상을 갖추며, 예를 들어 요철의 코너 부분의 형상에 라운딩을 도입할 수 있다.
다음으로, 단계 S13에서는, 증막된 산화규소막에 대하여, 플라즈마 처리 장치(100)를 이용하여, 제1 플라즈마 개질 처리보다 낮은 압력 조건, 예를 들어 267 Pa 이하, 바람직하게는 6.7 Pa 이상 267 Pa 이하, 보다 바람직하게는 6.7 Pa 이상 67 Pa 이하에서 O2 + 이온 및 O(1D2)이 주체인 플라즈마를 생성시켜 제2 플라즈마 개질 처리를 한다(제2 플라즈마 개질 처리 공정). 이 제2 플라즈마 개질 처리에 의해, 증막된 산화규소막의 막질을 치밀하게 할 수 있고 불순물이 적은 양질의 산화규소막을 형성할 수 있다. 제2 플라즈마 개질 처리의 조건 및 순서는 제1 실시형태에서의 단계 S2의 플라즈마 개질 처리와 동일하기 때문에, 여기서는 설명을 생략한다.
이상의 제1 플라즈마 개질 처리 및 제2 플라즈마 개질 처리의 조건은 제어부(50)의 기억부(53)에 레시피로서 보존되어 있다. 그리고, 프로세스 컨트롤러(51)가 그 레시피를 판독하여 플라즈마 처리 장치(100)의 각 구성부, 예를 들어 가스 공급부(18), 배기 장치(24), 마이크로파 발생 장치(39), 히터 전원(5a) 등에 제어 신호를 송출함으로써, 원하는 조건으로 개질 처리가 이루어진다.
제2 플라즈마 개질 처리가 종료된 후에는, 단계 S14에서 처리가 끝난 웨이퍼(W)를 플라즈마 처리 장치(100)로부터 반출한다.
본 실시형태에서도, 기판 처리 시스템(200)(도 7 참조)을 이용하여, CVD법에 의한 산화규소막의 성막 처리와, 산화규소막에 대한 2 단계의 개질 처리를 진공 하에서 연속적으로 실시할 수 있도록 해도 된다.
[작용]
상기와 같이, 마이크로파 여기 플라즈마 처리 장치(100)를 이용하여 산소를 포함하는 처리 가스의 플라즈마를 생성하는 경우, 처리 압력에 의해 플라즈마 내의 활성종이 변화한다. 즉, 높은 압력 조건(예를 들어, 333 Pa 이상 1333 Pa 이하)에서는 플라즈마 내의 활성종으로서 O2 + 이온이나 O(1D2) 라디칼은 감소하고, 대신 O(3Pj) 라디칼이 주체가 된다. 이 O(3Pj) 라디칼은 산화규소막을 투과하는 성질을 갖고 있다(도 6 참조). 이 때문에, 높은 압력 조건에서는, 산화규소막과 하지인 실리콘층과의 계면에서 라디칼 산화가 진행되어, 산화규소막의 합계 막두께가 증가한다. 이 증막 작용은 처리 가스 중에 수소를 포함시킴으로써 한층 더 강해진다.
본 실시형태의 플라즈마 개질 처리 방법에서는, 상기와 같은 처리 압력에 의한 플라즈마 내의 활성종의 변화에 착안하여, 제1 플라즈마 개질 처리에서는 플라즈마 내의 활성종으로서 O(3Pj) 라디칼이 지배적이게 되는 높은 압력 조건(333 Pa 이상, 예를 들어 333 Pa 이상 1333 Pa 이하의 범위 내)을 선택하여 플라즈마 개질 처리를 함으로써, 산화규소막의 하지인 실리콘을 산화시켜, 실질적으로 산화규소막을 증막시킨다. 그리고, 제2 플라즈마 개질 처리에서는, 플라즈마 내의 활성종으로서 O2 + 이온이나 O(1D2) 라디칼이 지배적이게 되는 낮은 압력 조건(267 Pa 이하)을 선택하여 플라즈마 개질 처리를 함으로써, 두께가 증가한 산화규소막을 개질시킨다. 이와 같은 2 단계의 플라즈마 개질 처리에 의해, 원하는 두께를 가지며, 치밀하고 불순물이 적은 산화규소막을 형성할 수 있다. 또, 제1 플라즈마 개질 처리에서 산화규소막과 하지인 실리콘과의 계면에서 산화를 진행시킴으로써, 하지 실리콘의 형상을 변화시켜, 예각 부위(코너 부분 등)에 라운딩을 도입할 수 있다.
다음으로 본 발명의 기초가 된 실험 데이터에 관해 설명한다. 도 17a에 나타낸 바와 같이, 요철 형상을 갖는 실리콘 기판(231)에 대하여, CVD법으로 산화규소막(233)을 형성했다. 이 산화규소막(233)에 대하여, 처리 압력이 높은 조건(제1 실시형태의 조건 4를 참조)으로 제1 플라즈마 개질 처리를 실시했다. 산화규소막(233) 내부를 투과하기 쉬운 O(3Pj) 라디칼이 플라즈마 내에서 지배적이게 되는 제1 플라즈마 개질 처리에 의해, 산화규소막(233)과 하지인 실리콘 기판(231)과의 계면에서 실리콘을 산화시켜, 도 17b에 나타낸 바와 같이, 산화규소막의 막두께를 증가시켰다. 다음으로, 산화규소막(233)에 대하여 처리 압력이 낮은 조건(제1 실시형태의 조건 1을 참조)으로 제2 플라즈마 개질 처리를 실시했다. O2 + 이온이나 O(1D2) 라디칼이 플라즈마 내에서 지배적이게 되는 제2 플라즈마 개질 처리를 함으로써, 도 17c에 나타낸 바와 같이, 증막된 산화규소막(233)의 막질을 개선시켰다.
여기서, 압력이 높은 조건으로 제1 플라즈마 개질 처리를 함으로써, 퇴적법인 CVD법으로는 산화규소막이 얇게 형성되어 예각이 되어 버리는 요철 형상의 코너부(어깨부)의 막두께를 증가시켜, 다른 부위(요철의 상부, 바닥부나 측벽)의 막두께와 동등하게 하여 코너부의 형상을 라운드 가공할 수 있었다. 그리고, 제1 플라즈마 개질 처리에 의해 코너부(어깨부)의 형상을 변화시킨 후에 압력이 낮은 조건으로 제2 플라즈마 개질 처리를 함으로써, 막 내부가 개질된 치밀하고 불순물이 적은 양질의 산화규소막을 형성할 수 있었다.
이상과 같이, 본 실시형태의 플라즈마 개질 처리 방법에서는, 2 단계의 플라즈마 개질 처리를 함으로써, 산화규소막의 개질 효과뿐만 아니라, 실리콘과 산화규소막의 개변으로 증막에 의한 형상 제어가 가능하다. 이 때문에, 예를 들어 요철 형상의 실리콘 표면에 치밀하고 양질의 산화규소막을 형성해야 하는 애플리케이션에 바람직하게 이용할 수 있다. 그와 같은 애플리케이션의 적용예로는, 예를 들어 소자 분리 기술인 STI(Shallow Trench Isolation)에서의 트렌치(오목부) 내면의 라이너로서의 산화규소막을 CVD법으로 성막한 경우 등에, 후처리로서 본 실시형태의 플라즈마 개질 처리가 적용된다.
도 18에, 본 실시형태의 플라즈마 개질 처리 방법을 STI에서의 트렌치 내부의 산화규소막의 개질과 형상 제어에 적용한 예를 도시한다. 도 18a∼도 18i는 STI에서의 트렌치의 형성과 그 후에 행해지는 플라즈마 개질 처리까지의 공정을 나타낸 것이다.
우선, 도 18a에 나타낸 바와 같이, 실리콘 기판(241)에 예를 들어 열산화 등의 방법으로 SiO2 등의 실리콘 산화막(242)을 형성한다. 다음으로, 도 18b에 나타낸 바와 같이, 실리콘 산화막(242) 상에, 예를 들어 CVD(Chemical Vapor Deposition)로 Si3N4 등의 실리콘 질화막(243)을 형성한다. 또한, 도 18c에 나타낸 바와 같이, 실리콘 질화막(243) 상에 포토레지스트를 도포한 후, 포토리소그래피 기술에 의해 패터닝하여 레지스트층(244)을 형성한다.
다음으로, 레지스트층(244)을 에칭 마스크로 하여, 예를 들어 할로겐계의 에칭 가스를 이용하여 실리콘 질화막(243)과 실리콘 산화막(242)을 선택적으로 에칭한다. 이와 같이 하여, 레지스트층(244)의 패턴에 대응하여 실리콘 기판(241)을 노출시킨다(도 18d). 또, 실리콘 질화막(243)에 의해, 트렌치를 위한 마스크 패턴이 형성된다. 다음으로, 도 18e에 나타낸 바와 같이, 예를 들어 산소 등을 포함하는 처리 가스를 이용한 산소 함유 플라즈마에 의해, 소위 애싱 처리를 실시하여 레지스트층(244)을 제거한다.
다음으로, 도 18f에 나타낸 바와 같이, 실리콘 질화막(243) 및 실리콘 산화막(242)을 마스크로 하고, 실리콘 기판(241)에 대하여 선택적으로 에칭을 실시하여, 트렌치(245)를 형성한다. 이 에칭은, 예를 들어 Cl2, HBr, SF6, CF4 등의 할로겐 또는 할로겐 화합물이나, O2 등을 포함하는 에칭 가스를 사용하여 수행될 수 있다.
다음으로, 도 18g에 나타낸 바와 같이, 에칭후의 웨이퍼(W)의 트렌치(245)의 내면에, 예를 들어 CVD법으로 산화규소막(246)을 형성한다. 산화규소막(246)은 트렌치(245)의 내면에 퇴적될 뿐이므로, 이 단계에서는 트렌치(245)의 코너부(245a)는 에칭에 의해 생긴 예각 형상이 남겨져 있다.
다음으로, 도 18h에서는, 트렌치(245)의 내면에 형성된 산화규소막(246)에 대하여, 플라즈마 내의 활성종으로서 O(3Pj) 라디칼이 지배적이게 되는 333 Pa 이상의 높은 압력 조건으로 제1 플라즈마 개질 처리를 한다. 제1 플라즈마 개질 처리에 의해, 산화규소막(246)과의 계면에서 실리콘 기판(241)의 실리콘의 산화가 진행되어, 산화규소막(246)의 막두께가 증가하고, 코너부(245a)가 라운드 가공된다.
다음으로, 도 18i에 나타낸 바와 같이, 트렌치(245)의 내면에 형성된 산화규소막(246)에 대하여, 플라즈마 내의 활성종으로서 O2 + 이온이나 O(1D2) 라디칼이 지배적이게 되는 267 Pa 이하의 낮은 압력 조건으로 제2 플라즈마 개질 처리를 한다. 제2 플라즈마 개질 처리에 의해, 산화규소막(246)의 막질은 치밀하고 불순물이 적은 상태로 개선된다.
STI에서의 소자 분리막을 매립하기 위한 트렌치(245)의 코너부(245a)가 예각 형상이면, 그 부위로부터 누설 전류가 발생하기 쉬워져, 디바이스의 전력 절약에 방해를 받고, 신뢰성을 저하시키는 원인이 된다. 따라서, 트렌치(245)의 코너부(245a)에서는, 산화규소막(246)의 막두께를 두껍게 하여 라운드 형상으로 해 두는 것이 중요하다. 본 실시형태에서는, 제1 플라즈마 개질 처리를 함으로써, 트렌치(245)의 코너부(245a)에서 산화규소막(246)의 두께를 증가시켜, 라운드 형상으로 하였다. 또, 제2 플라즈마 개질 처리를 함으로써, 산화규소막(246)을, 치밀하고 불순물이 적은 막질로 개선함으로써, 누설 전류를 억제하여 디바이스의 신뢰성을 더욱 높일 수 있다.
또, 본 실시형태에서는, 제1 플라즈마 개질 처리와 제2 플라즈마 개질 처리의 2 단계의 개질 처리를 플라즈마 처리 장치(100)의 동일 챔버 내에서 진공을 깨지 않고 단시간에 연속적으로 실시할 수 있다. 이 때문에, 공정수가 증가하더라도 전체 스루풋은 거의 증가시키지 않고, 개질 처리를 할 수 있다는 이점이 있다. 제1 플라즈마 개질 처리와 제2 플라즈마 개질 처리를 별개의 챔버에서 하는 것도 가능하다.
본 실시형태의 플라즈마 개질 처리 방법으로 산화규소막(246)을 개질시킨 후에는, STI에 의한 소자 분리 영역 형성의 순서에 따라서, 예를 들어 CVD법으로 트렌치(245) 내에 SiO2 등의 절연막을 매립한 후, 실리콘 질화막(243)을 스토퍼층으로 하여 CMP(Chemical Mechanical Polishing)에 의해 연마하여 평탄화한다. 평탄화한 후에는, 에칭 또는 CMP에 의해 실리콘 질화막(243) 및 매립 절연막의 상부를 제거함으로써, 소자 분리 구조가 형성된다.
본 실시형태의 플라즈마 개질 처리 방법은, STI의 트렌치(245) 내의 산화규소막(246)의 개질 처리에 한정되지 않고, 요철 형상을 갖는 실리콘 표면에 형성된 산화규소막의 막질의 개선에 바람직하게 이용 가능한 것이다. 예를 들어, 핀 구조, 홈(溝) 형상의 게이트 구조, 더블 게이트 구조 등의 3차원 구조의 트랜지스터의 제조 과정에서, 요철 형상을 갖는 입체적인 실리콘 표면에 형성된 게이트 절연막으로서의 산화규소막의 개질 등에도 응용할 수 있다.
도 19는 3차원 구조 디바이스의 일례로서, 핀 구조의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 개략 구성예를 모식적으로 나타낸 것이다. 이 핀 구조의 MOSFET(250)는 SiO2막 등의 하지막(251) 상에 핀형 또는 볼록형의 실리콘벽(252)이 형성된다. 이 실리콘벽(252)의 일부를 덮도록 본 발명의 방법에 따라 게이트 절연막(253)이 형성되고, 또한 그 게이트 절연막(253)을 개재시켜 게이트 전극(254)이 형성된 3차원 구조를 갖는다. 실리콘벽(252)의 표면에 형성된 게이트 절연막(253)은 정상부(253a)와 양측의 벽면부(253b, 253c)의 3면이 게이트 전극(254)으로 덮여, 3 게이트 구조의 트랜지스터를 형성하였다. 게이트 전극(254)을 사이에 두고 그 양측의 실리콘벽(252)은 소스(255)와 드레인(256)을 형성하여, 이들 소스·드레인 사이에 전류가 흐름으로써 트랜지스터가 구성된다. 3 게이트 구조의 경우, 3개의 게이트로 MOSFET의 채널 영역을 제어할 수 있기 때문에, 하나의 게이트만으로 채널 영역을 제어하는 종래의 평면형 MOSFET에 비하여, 단채널 효과를 억제하는 성능이 우수하여, 32 나노미터 노드 이후의 미세화·고집적화에도 대응 가능하다.
다음으로, 도 20은 3차원 구조 디바이스의 다른 예로서, 홈 형상의 게이트 구조의 트랜지스터의 개략 구성예를 모식적으로 도시한다. 이 홈 형상의 게이트를 갖는 트랜지스터(260)는 Si 기판(261)에 형성된 홈 형상의 오목부(262) 내에 본 발명의 방법에 따라 게이트 절연막(263)을 개재시켜, 예를 들어 폴리실리콘으로 이루어진 게이트 전극(264)의 하부가 매립되어 있다. 오목부(262)의 양측부에는, 적층형의 소스(265) 및 드레인(266)이 형성되고, 이들 소스·드레인 사이에 전류가 흐름으로써 트랜지스터가 구성된다. 게이트 전극(264)의 상부는 표면 질화 처리되고(도시 생략), 그 위에 예를 들어 CVD법, 플라즈마 CVD법 등으로 SiO2 등의 절연막(267)이 형성된다. 이러한 홈 형상의 게이트를 갖는 트랜지스터(260)에서는, 소스·드레인 사이에서 전류가 홈[오목부(262)]을 따라서 흐르기 때문에, 평면적인 게이트 전극 치수를 작게 하면서 실효적인 전류 경로를 길게 하는 것이 가능해진다. 따라서, 단채널 특성이 개선되어, 반도체 장치의 미세화·고집적화에도 대응할 수 있다.
도 19에 나타낸 3차원 구조 디바이스를 제조하기 위해서는 Si-O2막 등의 하지막(251) 상에 볼록형의 실리콘벽(252)을 형성하고, 그 표면에 CVD법 등을 이용하여 산화규소막으로서의 게이트 절연막(253)을 형성한다.
또, 도 20에 나타낸 3차원 구조 디바이스를 제조하기 위해서는, 예를 들어 플라즈마 에칭 등의 에칭에 의해 Si 기판(261)에 홈 형상(홀 형상일 수도 있다)의 오목부(262)를 형성하고, 그 표면에 CVD법 등으로 산화규소막으로서의 게이트 절연막(263)을 형성한다.
이러한 3차원 구조 디바이스에서는, 요철 형상의 코너 부분의 산화규소막의 막두께가 얇게 형성되기 쉽기 때문에, 코너 부분으로부터 누설 전류가 발생하기 쉽다. 따라서, 이러한 3차원 구조 디바이스의 제조 과정에서, 본 실시형태의 2 단계의 플라즈마 개질 처리를 적용함으로써, 요철 표면에 형성된 산화규소막[게이트 절연막(253), 게이트 절연막(263)]을 증막시켜 코너 부분의 형상을 변화시키고, 치밀하고 불순물이 적은 양질의 막질로 개질시킬 수 있다. 따라서, 3차원 구조 디바이스에서의 누설 전류의 저감에 의한 저소비 전력화와 신뢰성의 향상을 도모할 수 있다.
도시는 생략하지만, 본 실시형태의 플라즈마 개질 처리 방법은, 상기 이외의 애플리케이션으로서, 예를 들어 트랜지스터의 측벽 스페이서의 막질의 개질 처리 등의 목적으로도 이용될 수 있다.
본 실시형태에서의 그 밖의 구성, 작용 및 효과는 제1 및 제2 실시형태와 동일하다.
이상, 본 발명의 실시형태를 설명했지만, 본 발명은 상기 실시형태에 제약되지 않고, 다양하게 변형 가능하다. 예를 들어, 상기 실시형태에서는, 플라즈마 개질 처리의 대상이 되는 절연막으로서 열 CVD법으로 형성된 산화규소막(SiO2막)을 들었지만, 열 CVD법에 의한 산화규소막에 한정되지 않고, 다른 방법, 예를 들어, 플라즈마 CVD법, 감압 CVD법, 상압 CVD법, ALD(Atomic Layer Deposition)법, MLD(Molecular Layer Deposition)법, SOG(Spin On Glass)법으로 형성된 산화규소막을 대상으로 하는 것이 가능하다. 이 경우, 막질이 그다지 양호하지 않은(예를 들어 막질이 성긴) 산화규소막일수록 높은 개질 효과를 얻을 수 있다.
또, 플라즈마 개질 처리의 대상이 되는 절연막으로는, 산화규소막에 한정되지 않고, 예를 들어 지르코늄, 탄탈, 티탄, 바륨, 스트론튬, 알루미늄, 하프늄 등의 금속의 산화물을 포함하는 고유전률 금속 산화막(high-k막)에 대해서도 플라즈마 개질 처리를 적용할 수 있다.
1 : 챔버(처리실) 2 : 배치대
3 : 지지 부재 5 : 히터
12 : 배기관 15 : 가스 도입부
16 : 반입 반출구 18 : 가스 공급 기구
19a : 불활성 가스 공급원 19b : 산소 함유 가스 공급원
19c : 수소 가스 공급원 24 : 배기 장치
28 : 투과판 29 : 밀봉 부재
31 : 평면 안테나 32 : 마이크로파 방사 구멍
37 : 도파관 37a : 동축 도파관
37b : 직사각형 도파관 39 : 마이크로파 발생 장치
50 : 제어부 51 : 프로세스 컨트롤러
52 : 사용자 인터페이스 53 : 기억부
100 : 플라즈마 처리 장치 200 : 기판 처리 시스템
W : 반도체 웨이퍼(기판)

Claims (19)

  1. 피처리체 상에 형성된 절연막에 대하여, 플라즈마 처리 장치의 처리실 내에서 산소를 포함하는 처리 가스의 플라즈마를 이용하여 개질시키는 절연막의 플라즈마 개질 처리 방법에 있어서,
    상기 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 복수의 구멍을 갖는 평면 안테나에 의해 마이크로파를 도입해서, 플라즈마 내의 활성종으로서 O2 + 이온 및 O(1D2) 라디칼이 지배적이게 되는 플라즈마 생성 조건에서 플라즈마를 발생시켜, 그 플라즈마에 의해 상기 절연막을 개질시키는 공정
    을 포함하고,
    상기 플라즈마 생성 조건은, 처리 압력이 133 Pa 이상 267 Pa 이하의 범위 내이고, 상기 처리 가스의 총유량에 대한 상기 산소의 유량비가 0.1 이상 0.23 이하의 범위 내이며, 처리 온도가 200℃ 이상 600 ℃ 이하의 범위 내인 것을 특징으로 하는 것을 절연막의 플라즈마 개질 처리 방법.
  2. 제1항에 있어서, 상기 절연막은, 플라즈마 CVD 또는 열 CVD로 형성된 산화규소막인 것을 특징으로 하는 절연막의 플라즈마 개질 처리 방법.
  3. 요철 형상의 홈을 형성하는 실리콘층 상에 형성된 절연막에 대하여, 플라즈마 처리 장치의 처리실 내에서 산소를 포함하는 처리 가스의 플라즈마를 이용하여 개질시키는 절연막의 플라즈마 개질 처리 방법에 있어서,
    상기 처리실 내에, 희가스와 산소와 수소를 포함하는 처리 가스를 도입하고 복수의 구멍을 갖는 평면 안테나에 의해 마이크로파를 도입해서, 333 Pa 이상 1333 Pa 이하의 범위 내의 압력 조건으로 제1 플라즈마를 발생시켜, 그 제1 플라즈마에 의해, 상기 실리콘층과 상기 절연막과의 계면에서의 상기 실리콘층을 산화시키고 상기 요철 형상의 코너부에 라운드 형상을 도입하는 제1 플라즈마 개질 처리 공정과,
    상기 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 상기 평면 안테나에 의해 마이크로파를 도입해서, 6.7 Pa 이상 267 Pa 이하의 범위 내의 압력 조건으로, 플라즈마 내의 활성종으로서 O2 + 이온 및 O(1D2) 라디칼이 지배적이게 되는 제2 플라즈마를 발생시켜, 그 제2 플라즈마에 의해 상기 절연막을 치밀하게 개질시키는 제2 플라즈마 개질 처리 공정
    을 포함하고,
    상기 제1 플라즈마 개질 처리 공정 및 상기 제2 플라즈마 개질 처리 공정에서의 처리 온도는 모두 200℃ 이상 600 ℃ 이하의 범위 내인 것을 특징으로 하는 절연막의 플라즈마 개질 처리 방법.
  4. 제3항에 있어서, 상기 제2 플라즈마 개질 처리 공정에서, 상기 압력 조건은 133 Pa 이상 267 Pa 이하의 범위 내이고, 상기 처리 가스의 총유량에 대한 상기 산소의 유량비는 0.1 이상 0.23 이하의 범위 내인 것을 특징으로 하는 것을 절연막의 플라즈마 개질 처리 방법.
  5. 제3항에 있어서, 상기 제2 플라즈마 개질 처리 공정에서의 처리 압력은 6.7 Pa 이상 67 Pa 이하의 범위 내인 것을 특징으로 하는 절연막의 플라즈마 개질 처리 방법.
  6. 제3항에 있어서, 상기 제1 플라즈마 개질 처리 공정에서의 상기 처리 가스의 총유량에 대한 상기 산소의 유량비는 0.1 이상 0.5 이하의 범위 내인 것을 특징으로 하는 절연막의 플라즈마 개질 처리 방법.
  7. 제6항에 있어서, 상기 제1 플라즈마 개질 처리 공정에서의 상기 처리 가스의 총유량에 대한 상기 수소의 유량비는 0.01 이상 0.2 이하의 범위 내인 것을 특징으로 하는 절연막의 플라즈마 개질 처리 방법.
  8. 제3항에 있어서, 상기 제2 플라즈마 개질 처리 공정에서의 상기 처리 가스의 총유량에 대한 상기 산소의 유량비는 0.001 이상 0.3 이하의 범위 내인 것을 특징으로 하는 절연막의 플라즈마 개질 처리 방법.
  9. 제3항에 있어서, 상기 절연막은 원료 가스로서 디클로로실란과 N2O를 이용하는 CVD법으로 퇴적된 산화규소막인 것을 특징으로 하는 절연막의 플라즈마 개질 처리 방법.
  10. 제3항에 있어서, 상기 실리콘층은 삼차원 구조를 갖고, 상기 절연막은 요철 형상의 오목면을 따라 형성되는 것을 특징으로 하는 절연막의 플라즈마 개질 처리 방법.
  11. 플라즈마를 이용하여 피처리체를 처리하기 위한 처리실과,
    상기 처리실 내에 마이크로파를 도입하기 위한 복수의 구멍을 갖는 평면 안테나와,
    상기 처리실 내에 원료 가스를 공급하는 가스 공급부와,
    상기 처리실 내부를 감압 배기시키는 배기 장치와,
    상기 피처리체의 온도를 조절하는 온도 조절 장치와,
    상기 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 복수의 구멍을 갖는 평면 안테나에 의해 마이크로파를 도입해서, 플라즈마 내의 활성종으로서 O2 + 이온 및 O(1D2) 라디칼이 지배적이게 되는 플라즈마 생성 조건에서 플라즈마를 발생시켜, 그 플라즈마에 의해 피처리체 상에 형성된 절연막을 개질시키는 플라즈마 개질 처리 방법이 상기 처리실 내에서 행해지도록 제어하는 제어부
    를 포함하고,
    상기 플라즈마 생성 조건은, 처리 압력이 133 Pa 이상 267 Pa 이하의 범위 내이고, 상기 처리 가스의 총유량에 대한 상기 산소의 유량비가 0.1 이상 0.23 이하의 범위 내이며, 처리 온도가 200℃ 이상 600 ℃ 이하의 범위 내인 것을 특징으로 하는 플라즈마 처리 장치.
  12. 플라즈마를 이용하여 피처리체를 처리하기 위한 처리실과,
    상기 처리실 내에 마이크로파를 도입하기 위한 복수의 구멍을 갖는 평면 안테나와,
    상기 처리실 내에 원료 가스를 공급하는 가스 공급부와,
    상기 처리실 내부를 감압 배기시키는 배기 장치와,
    상기 피처리체의 온도를 조절하는 온도 조절 장치와,
    상기 처리실 내에, 희가스와 산소와 수소를 포함하는 처리 가스를 도입하고 복수의 구멍을 갖는 평면 안테나에 의해 마이크로파를 도입해서, 333 Pa 이상 1333 Pa 이하의 범위 내의 압력 조건으로 제1 플라즈마를 발생시켜, 그 제1 플라즈마에 의해, 피처리체 상에 형성된 절연막보다 하층의 요철 형상의 홈을 형성하는 실리콘층을 산화시키고 상기 요철 형상의 코너부에 라운드 형상을 도입하며, 상기 처리실 내에, 희가스와 산소를 포함하는 처리 가스를 도입하고 상기 평면 안테나에 의해 마이크로파를 도입해서 6.7 Pa 이상 267 Pa 이하의 범위 내의 압력 조건으로, 플라즈마 내의 활성종으로서 O2 + 이온 및 O(1D2) 라디칼이 지배적이게 되는 제2 플라즈마를 발생시켜, 그 제2 플라즈마에 의해 상기 절연막을 치밀하게 개질시키는 플라즈마 개질 처리 방법이 상기 처리실 내에서 행해지도록 제어하는 제어부
    를 포함하는 것을 특징으로 하는 플라즈마 처리 장치.
  13. 제3항에 있어서, 상기 제1 플라즈마는, 활성종으로서 O(3P2) 라디칼이 지배적이게 되는 플라즈마인 것을 특징으로 하는 절연막의 플라즈마 개질 처리 방법.
  14. 제12항에 있어서, 상기 제1 플라즈마는, 활성종으로서 O(3P2) 라디칼이 지배적이게 되는 플라즈마인 것을 특징으로 하는 플라즈마 처리 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020107005863A 2008-02-08 2009-02-06 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치 KR101250057B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-029478 2008-02-08
JP2008029478 2008-02-08
PCT/JP2009/052442 WO2009099252A1 (ja) 2008-02-08 2009-02-06 絶縁膜のプラズマ改質処理方法

Publications (2)

Publication Number Publication Date
KR20100109893A KR20100109893A (ko) 2010-10-11
KR101250057B1 true KR101250057B1 (ko) 2013-04-03

Family

ID=40952312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107005863A KR101250057B1 (ko) 2008-02-08 2009-02-06 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US20110053381A1 (ko)
JP (1) JPWO2009099252A1 (ko)
KR (1) KR101250057B1 (ko)
TW (1) TW201001543A (ko)
WO (1) WO2009099252A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797160B2 (en) 2018-01-31 2020-10-06 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097029A (ja) * 2009-09-30 2011-05-12 Tokyo Electron Ltd 半導体装置の製造方法
US8497196B2 (en) * 2009-10-04 2013-07-30 Tokyo Electron Limited Semiconductor device, method for fabricating the same and apparatus for fabricating the same
JP5813303B2 (ja) * 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5466670B2 (ja) * 2010-10-28 2014-04-09 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
CN108766873B (zh) * 2011-01-25 2023-04-07 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
DE102011005718B4 (de) * 2011-03-17 2012-10-31 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
US8900403B2 (en) 2011-05-10 2014-12-02 Lam Research Corporation Semiconductor processing system having multiple decoupled plasma sources
US9111728B2 (en) 2011-04-11 2015-08-18 Lam Research Corporation E-beam enhanced decoupled source for semiconductor processing
US9177756B2 (en) 2011-04-11 2015-11-03 Lam Research Corporation E-beam enhanced decoupled source for semiconductor processing
US8900402B2 (en) 2011-05-10 2014-12-02 Lam Research Corporation Semiconductor processing system having multiple decoupled plasma sources
US8980046B2 (en) 2011-04-11 2015-03-17 Lam Research Corporation Semiconductor processing system with source for decoupled ion and radical control
EP2518789B1 (en) * 2011-04-18 2016-04-13 Corning Precision Materials Co., Ltd. Method of manufacturing a light extraction substrate for an electroluminescent device
JP5663384B2 (ja) * 2011-04-19 2015-02-04 三菱電機株式会社 絶縁膜の製造方法
KR101347541B1 (ko) * 2012-03-02 2014-01-06 삼성디스플레이 주식회사 유기 발광 장치의 제조 방법
US20170199511A1 (en) * 2016-01-12 2017-07-13 Globalfoundries Inc. Signal detection metholodogy for fabrication control
CN113539832A (zh) * 2016-03-24 2021-10-22 东京毅力科创株式会社 半导体装置的制造方法
JP6779701B2 (ja) * 2016-08-05 2020-11-04 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理方法を実行させるプログラムが記録された記憶媒体
TWI676710B (zh) * 2017-09-28 2019-11-11 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體
KR102272823B1 (ko) * 2018-07-30 2021-07-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
JP6903040B2 (ja) * 2018-09-21 2021-07-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11061417B2 (en) * 2018-12-19 2021-07-13 Applied Materials, Inc. Selectable-rate bottom purge apparatus and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115092A (ja) * 1993-08-26 1995-05-02 Fujitsu Ltd 絶縁膜を有する半導体装置の製造方法
JP2004193409A (ja) * 2002-12-12 2004-07-08 Tokyo Electron Ltd 絶縁膜の形成方法
KR20060006109A (ko) * 2001-01-25 2006-01-18 동경 엘렉트론 주식회사 플라즈마 처리 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527683B (en) * 2000-03-13 2003-04-11 Tadahiro Ohmi Formation method of dielectric film
JP5138261B2 (ja) * 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115092A (ja) * 1993-08-26 1995-05-02 Fujitsu Ltd 絶縁膜を有する半導体装置の製造方法
KR20060006109A (ko) * 2001-01-25 2006-01-18 동경 엘렉트론 주식회사 플라즈마 처리 방법
JP2004193409A (ja) * 2002-12-12 2004-07-08 Tokyo Electron Ltd 絶縁膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797160B2 (en) 2018-01-31 2020-10-06 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices

Also Published As

Publication number Publication date
US20110053381A1 (en) 2011-03-03
KR20100109893A (ko) 2010-10-11
WO2009099252A1 (ja) 2009-08-13
TW201001543A (en) 2010-01-01
JPWO2009099252A1 (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
US6897149B2 (en) Method of producing electronic device material
KR100945322B1 (ko) 실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체및 플라즈마 처리장치
KR101248651B1 (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
KR100956705B1 (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
JP3746968B2 (ja) 絶縁膜の形成方法および形成システム
KR100874517B1 (ko) 플라즈마 처리 방법
KR101380094B1 (ko) 반도체 장치의 제조 방법
KR101163276B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
JP2007027777A (ja) 電子デバイス材料の製造方法
US20080233764A1 (en) Formation of Gate Insulation Film
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
KR20070112830A (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
US20120252188A1 (en) Plasma processing method and device isolation method
WO2010095330A1 (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7