KR100945322B1 - 실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체및 플라즈마 처리장치 - Google Patents

실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체및 플라즈마 처리장치 Download PDF

Info

Publication number
KR100945322B1
KR100945322B1 KR1020077021725A KR20077021725A KR100945322B1 KR 100945322 B1 KR100945322 B1 KR 100945322B1 KR 1020077021725 A KR1020077021725 A KR 1020077021725A KR 20077021725 A KR20077021725 A KR 20077021725A KR 100945322 B1 KR100945322 B1 KR 100945322B1
Authority
KR
South Korea
Prior art keywords
plasma
oxide film
silicon
processing
trench
Prior art date
Application number
KR1020077021725A
Other languages
English (en)
Other versions
KR20070107142A (ko
Inventor
준이치 기타가와
신고 후루이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20070107142A publication Critical patent/KR20070107142A/ko
Application granted granted Critical
Publication of KR100945322B1 publication Critical patent/KR100945322B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/04—Treatment of selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/12—Oxidising using elemental oxygen or ozone
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

플라즈마 처리장치의 처리실내에서, 산소의 비율을 1% 이상 포함하는 처리가스를 이용하여, 133.3Pa 이하의 처리압력으로 플라즈마 형성하고, 상기 플라즈마에 의해, 피처리체의 실리콘층에 형성된 오목부에 노출되어 있는 실리콘 표면을 산화하여 실리콘 산화막을 형성하는 것을 특징으로 하는, 실리콘 산화막의 형성방법이 개시되어 있다.

Description

실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체 및 플라즈마 처리장치{METHOD FOR PRODUCING SILICON OXIDE FILM, CONTROL PROGRAM THEREOF, RECORDING MEDIUM AND PLASMA PROCESSING APPARATUS}
본 발명은 실리콘 산화막의 형성방법에 관한 것으로, 구체적으로는, 예컨대 반도체 장치의 제조과정의 소자 분리 기술인 샬로우 트렌치 아이솔레이션(Shallow Trench Isolation; STI)에서의 트렌치내에 산화막을 형성하는 경우 등에 적용가능한 실리콘 산화막의 형성방법에 관한 것이다.
실리콘 기판 상에 형성되는 소자를 전기적으로 분리하는 기술로서, STI가 알려져 있다. STI는, 실리콘 질화막 등을 마스크로 하여 실리콘을 에칭하여 트렌치를 형성하고, 그 중에 SiO2 등의 절연막을 매립한 후, 화학기계연마(CMP; Chemical Mechanical Polishing) 처리에 의해 마스크(실리콘 질화막)를 스토퍼로 하여 평탄화하는 공정이 실시된다.
STI에서 트렌치 형성을 행하는 경우, 트렌치의 어깨부(홈의 측벽의 상단의 각부)나, 트렌치의 구석(홈의 측벽의 하단의 코너부)의 형상이 예각적으로 되는 경우가 있다. 그 결과, 트랜지스터 등의 반도체 장치에 있어서, 이들 부위에 응력이 집중하여 결함이 발생하여, 누출 전류의 증대, 더욱이는 소비 전력의 증가를 초래하는 요인이 된다. 이 때문에, 에칭에 의해 트렌치를 형성한 후, 열산화법에 의해 트렌치의 내벽에 산화막을 형성함으로써, 트렌치의 형상을 매끄럽게 하는 것이 알려져 있다(예컨대, 특허문헌 1).
특허문헌 1: 일본 특허 공개 2004-47599호 공보(단락 0033, 도 8 등)
발명의 개시
종래의 열산화법에 의해 트렌치 내부에 산화막을 형성하는 때에는, 실리콘 산화막의 점성 유동점 이상으로 되는 1000℃ 이상의 고온에서 실리콘 기판을 열처리해야 한다. 이 때문에, 반도체 장치의 형성 순서에 따라서는, 불순물의 재확산 등을 발생시킨다는 문제가 생긴다.
즉, STI에 의해 소자 분리를 행한 후에 게이트 전극 형성을 행하는 방법은, 트렌치를 에칭에 의해 형성한 다음 단계에서 고온에 의한 열처리를 행하더라도 그다지 문제는 발생하지 않지만, 최근에는 실리콘 기판에 불순물 확산 영역을 마련하고, 또한 게이트 전극의 적층 구조를 형성한 후에, 이들 층을 한번에 에칭하여 소자 분리용의 트렌치를 형성하는 수법이 개발되어 있고, 이 경우, 트렌치 내부에 산화막을 형성할 목적으로 열처리를 행하면, 불순물의 재확산을 야기한다고 하는 문제가 일어난다.
또한, 열처리의 경우, 1000℃를 초과하는 고온에 의해 실리콘 기판에 열 왜 곡이 발생할 우려가 있고, 특히 실리콘 기판의 대구경화가 진행되고 있는 현 상태에 있어서 문제로 되어 있었다.
또한, 실리콘 기판은 결정 방위를 가지고 있기 때문에, 열산화에 의한 산화막 형성에는 결정 방위 의존성이 보여져, 트렌치 내벽의 부위에 따라 산화 속도에 대소가 발생하여, 일정한 산화막 두께를 얻기 어렵다고 하는 문제도 있었다.
따라서 본 발명은, 열에 의한 불순물의 재확산이나 기판 왜곡 등의 문제를 발생시키는 일없이, 실리콘 기판에 형성된 트렌치의 내면에 균일한 막 두께로, 또한 트렌치의 어깨부나 구석에 둥근 형상을 갖는 산화막을 형성하는 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 제 1 관점에 의하면, 플라즈마 처리 장치의 처리실내에서, 처리가스 중의 산소의 비율이 1% 이상, 또한 처리압력이 133.3Pa 이하에서 플라즈마 형성하고, 상기 플라즈마에 의해, 피처리체에 형성된 오목부에 노출되어 있는 실리콘 표면을 산화하여 실리콘 산화막을 형성하는, 실리콘 산화막의 형성방법이 제공된다.
제 1 관점에 의하면, 처리가스 중의 산소의 비율을 1%(부피기준; 이하 마찬가지이다) 이상으로 함으로써, 산화막의 막질을 치밀하게 할 수 있음과 동시에, 산화막의 부위에 따른 막 두께 차이, 특히 오목부의 상부와 하부의 막 두께 차이를 해소하여, 균일한 막 두께로 산화막을 형성할 수 있다. 또한, 상기 산소의 비율에 있어서, 처리압력을 133.3Pa 이하로 함으로써, 오목부의 어깨부(실리콘의 각부)에 둥근 형상을 형성하여 곡면 형상으로 함과 동시에, 오목부의 하부에서의 구석(코너부)의 산화막 두께를 균일하게 할 수 있다.
상기 제 1 관점에 있어서, 상기 플라즈마는, 상기 처리가스와, 복수의 슬롯을 갖는 평면 안테나에 의해 상기 처리실내에 도입되는 마이크로파에 의해 형성되는 플라즈마인 것이 바람직하다.
또한, 상기 산화막을 형성함으로써, 상기 오목부를 구성하고 있던 측벽의 상단의 실리콘의 각부에 곡면 형상을 도입할 수 있다. 이 경우, 상기 처리압력과 상기 처리가스 중의 산소의 비율의 조합에 의해 상기 곡면 형상의 곡율 반경을 제어할 수 있다. 또한, 상기 곡면 형상의 곡율 반경이 4nm 이상으로 되도록 제어하는 것이 바람직하다.
상기 제 1 관점에서는, 상기 처리압력이 1.3 내지 133.3Pa인 것이 바람직하고, 6.7 내지 67Pa인 것이 보다 바람직하다. 또한, 상기 처리가스 중의 산소의 비율이 1 내지 100%인 것이 바람직하고, 25 내지 100%인 것이 보다 바람직하다. 또한, 상기 처리가스는 수소를 0.1 내지 10%의 비율로 포함하는 것이 바람직하다. 또한, 처리온도가 300 내지 1000℃인 것이 바람직하다. 또한, 상기 플라즈마의 전자 온도는 0.5 내지 2eV인 것이 바람직하고, 플라즈마 밀도는 1×1010 내지 5×1012/cm3인 것이 바람직하다.
또한, 상기 오목부는 샬로우 트렌치 아이솔레이션에 있어서의 트렌치이더라도 좋다.
또한, 상기 오목부는 에칭에 의해 실리콘 기판에 형성된 오목부이더라도 좋 고, 또는 에칭에 의해 적층막에 형성된 오목부이더라도 좋다.
본 발명의 제 2 관점에 의하면, 컴퓨터상에서 동작하고, 실행시에 플라즈마 처리장치의 처리실내에서, 처리가스 중의 산소의 비율이 1% 이상, 또한 처리압력이 133.3Pa 이하에서 플라즈마 형성하고, 상기 플라즈마에 의해, 피처리체에 형성된 오목부에 노출되어 있는 실리콘 표면을 산화하여 실리콘 산화막을 형성하는 실리콘 산화막의 형성방법이 행해지도록 상기 플라즈마 처리장치를 제어하는, 제어 프로그램이 제공된다.
또한, 본 발명의 제 3 관점에 의하면, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독가능한 기억 매체로서, 상기 제어 프로그램은 실행시에, 플라즈마 처리장치의 처리실내에서, 처리가스 중의 산소의 비율이 1% 이상, 또한 처리압력이 133.3Pa 이하에서 플라즈마 형성하고, 상기 플라즈마에 의해, 피처리체에 형성된 오목부에 노출되어 있는 실리콘 표면을 산화하여 실리콘 산화막을 형성하는 실리콘 산화막의 형성방법이 행해지도록 상기 플라즈마 처리장치를 제어하는 것인, 컴퓨터 판독가능한 기억 매체가 제공된다.
또한, 본 발명의 제 4 관점에 의하면, 플라즈마를 발생시키는 플라즈마 공급원과, 상기 플라즈마에 의해, 피처리체를 처리하기 위한 진공 배기가능한 처리실과, 상기 처리실내에서, 처리가스 중의 산소의 비율이 1% 이상, 또한 처리압력이 133.3Pa 이하에서 플라즈마 형성하고, 상기 플라즈마에 의해, 피처리체에 형성된 오목부에 노출되어 있는 실리콘 표면을 산화하여 실리콘 산화막을 형성하는 실리콘 산화막의 형성방법이 행해지도록 제어하는 제어부를 구비한, 플라즈마 처리장치가 제공된다.
본 발명에 의하면, 플라즈마를 이용하여, 산소의 비율을 1% 이상으로 하고, 133.3Pa 이하의 처리압력으로 산화막을 형성함으로써, 트렌치 등의 오목부에 균일한 막 두께로 산화막을 형성할 수 있음과 동시에, 오목부의 어깨부를 곡면 형상(둥근 형상)으로 할 수 있다. 더구나, 둥근 형상의 크기(곡율 반경)를 산소의 비율과 처리압력에 의해서 제어할 수 있다. 따라서, STI 등의 트렌치 형성 후의 산화막 형성에 있어서, 열산화와 같은 불순물의 재확산이나 기판의 왜곡 등의 문제를 생기게 하는 일없이, 정밀하게, 어깨부나 구석이 둥근 형상을 한 오목부를 형성할 수 있다. 이 방법에 의해서 산화막이 형성된 오목부를 이용하여 소자 분리 영역을 형성하여 이루어지는 반도체 장치(예컨대, M0S 트랜지스터 등)에 있어서는, 누출 전류가 억제되어, 전력 절약화의 요청에도 대응가능하다.
도 1은 본 발명 방법의 실시에 적합한 플라즈마 처리장치의 일례를 나타내는 개략 단면도이다.
도 2는 평면 안테나 부재의 구조를 도시한 도면이다.
도 3A는 처리전의 상태를 나타내는 웨이퍼 단면의 모식도이다.
도 3B는 실리콘 산화막을 형성한 상태를 나타내는 웨이퍼 단면의 모식도이다.
도 3C는 실리콘 질화막을 형성한 상태를 나타내는 웨이퍼 단면의 모식도이 다.
도 3D는 레지스트층을 형성한 상태를 나타내는 웨이퍼 단면의 모식도이다.
도 3E는 실리콘을 노출시킨 상태를 나타내는 웨이퍼 단면의 모식도이다.
도 3F는 애싱 후의 상태를 나타내는 웨이퍼 단면의 모식도이다.
도 3G는 실리콘 기판에 트렌치를 형성한 상태를 나타내는 웨이퍼 단면의 모식도이다.
도 3H는 트렌치의 내벽면을 플라즈마 산화처리하고 있는 상태를 나타내는 웨이퍼 단면의 모식도이다.
도 3I는 플라즈마 산화처리 후의 상태를 나타내는 웨이퍼 단면의 모식도이다.
도 4A는 본 발명 방법에 의한 산화막 형성 후의 웨이퍼 단면의 모식도이다.
도 4B는 도 4A에서의 A부의 확대도이다.
도 4C는 도 4A에서의 B부의 확대도이다.
도 5는 패턴의 소부(疎部)와 밀부(密部)의 막 두께의 설명에 제공되는 웨이퍼 단면의 모식도이다.
도 6은 플라즈마 처리에 있어서의 압력과 곡율 반경의 관계를 나타낸 그래프도면이다.
도 7은 산소의 비율 100%로 산화처리한 후의 트렌치 상부와 하부의 TEM 사진을 도시한 도면이다.
도 8은 압력 6.7Pa로 처리한 후의 트렌치 상부와 하부의 TEM 사진을 도시한 도면이다.
도 9는 트렌치 상부의 TEM 사진을 도시한 도면이다.
발명을 실시하기 위한 최선의 형태
이하, 도면을 참조하면서, 본 발명의 바람직한 형태에 대하여 설명한다.
도 1은, 본 발명의 플라즈마 산화처리 방법의 실시에 적합한 플라즈마 처리장치의 일례를 모식적으로 나타내는 단면도이다. 이 플라즈마 처리장치는, 복수의 슬롯을 갖는 평면 안테나, 특히 RLSA(Radial Line Slot Antenna; 래디얼 라인 슬롯 안테나)로써 처리실내에 마이크로파를 도입하여 플라즈마를 발생시킴으로써, 고밀도이고 저전자 온도의 마이크로파 플라즈마를 발생시켜 얻는 RLSA 마이크로파 플라즈마 처리장치로서 구성되어 있고, 예컨대 STI에서의 트렌치 내벽의 산화막 처리에 적합하게 이용된다.
이 플라즈마 처리장치(100)는 기밀로 구성되어, 접지된 대략 원통형의 챔버(1)를 갖고 있다. 챔버(1)의 저벽(1a)의 대략 중앙부에는 원형의 개구부(10)가 형성되어 있고, 저벽(1a)에는 이 개구부(10)와 연통하고 아래쪽으로 향하여 돌출하는 배기실(11)이 마련되어 있다.
챔버(1)내에는 피처리 기판인 반도체 웨이퍼(이하, 「웨이퍼」라고 기재한다)(W)를 수평으로 지지하기 위한 AlN 등의 세라믹으로 이루어지는 서셉터(2)가 마련되어 있다. 이 서셉터(2)는 배기실(11)의 바닥부 중앙으로부터 윗쪽으로 연장하는 원통형의 AlN 등의 세라믹으로 이루어지는 지지부재(3)에 의해 지지되어 있다. 서셉터(2)의 외연부에는 웨이퍼(W)를 가이드하기 위한 가이드링(4)이 마련되어 있다. 또한, 서셉터(2)에는 저항 가열형의 히터(5)가 매립되어 있고, 이 히터(5)는 히터전원(6)으로부터 급전됨으로써 서셉터(2)를 가열하여, 그 열로 피처리체인 웨이퍼(W)를 가열한다. 이 때, 예컨대 실온으로부터 800℃까지 범위에서 처리온도가 제어가능하게 된다. 또, 챔버(1)의 내주에는, 석영으로 이루어지는 원통형의 라이너(7)가 마련되어 있다. 또한, 서셉터(2)의 외주측에는, 챔버(1)내를 균일 배기하기 위해, 다수의 배기 구멍(8a)을 갖는 석영제의 배플 플레이트(8)가 환상으로 마련되어 있고, 이 배플 플레이트(8)는 복수의 지주(9)에 의해 지지되어 있다.
서셉터(2)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지핀(도시하지 않음)이 서셉터(2)의 표면에 대하여 돌몰가능하게 마련되어 있다.
챔버(1)의 측벽에는 환상을 하는 가스 도입 부재(15)가 마련되어 있고, 균등하게 가스 방사 구멍이 형성되어 있다. 이 가스 도입 부재(15)에는 가스 공급계(16)가 접속되어 있다. 가스 도입 부재는 샤워 형상으로 배치하더라도 좋다. 이 가스 공급계(16)는, 예컨대 Ar 가스 공급원(17), O2 가스 공급원(18), H2 가스 공급원(19)을 갖고 있고, 이들 가스가 각각 가스라인(20)을 거쳐 가스 도입 부재(15)에 도달하고, 가스 도입 부재(15)의 가스 방사 구멍으로부터 챔버(1)내에 균일하게 도입된다. 가스라인(20)의 각각에는, 매스 플로우 콘트롤러(21) 및 그 전후의 개폐밸브(22)가 마련되어 있다. 또, Ar 가스대신에 다른 희가스, 예컨대 Kr, He, Ne, Xe 등의 가스를 이용하여도 좋고, 또한 후술하는 바와 같이 희가스는 포함하지 않더라도 좋다.
상기 배기실(11)의 측면에는 배기관(23)이 접속되어 있고, 이 배기관(23)에는 고속 진공 펌프를 포함하는 배기 장치(24)가 접속되어 있다. 그리고 이 배기 장치(24)를 작동시킴으로써 챔버(1)내의 가스가 배기실(11)의 공간(11a)내로 균일하게 배출되어, 배기관(23)을 거쳐 배기된다. 이에 따라 챔버(1)내를 소정의 진공도, 예컨대 0.133Pa까지 고속으로 감압하는 것이 가능하게 된다.
챔버(1)의 측벽에는, 플라즈마 처리장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반입출을 행하기 위한 반입출구(25)와, 이 반입출구(25)를 개폐하는 게이트 밸브(26)가 마련되어 있다.
챔버(1)의 상부는 개구부로 되어 있고, 이 개구부의 주연부를 따라 링 형상의 지지부(27)가 마련되어 있다. 이 지지부(27)에 유전체, 예컨대 석영이나 Al2O3 등의 세라믹으로 이루어져, 마이크로파를 투과하는 마이크로파 투과판(28)이 밀봉 부재(29)를 거쳐 기밀하게 마련되어 있다. 따라서, 챔버(1)내는 기밀하게 유지된다.
마이크로파 투과판(28)의 윗쪽에는, 서셉터(2)와 대향하도록, 원판 형상의 평면 안테나 부재(31)가 마련되어 있다. 이 평면 안테나 부재(31)는 챔버(1)의 측벽 상단에 대하여 중지되어 있다. 평면 안테나 부재(31)는, 예컨대 8인치 사이즈의 웨이퍼(W)에 대응하는 경우에는, 직경이 300 내지 400mm, 두께가 1 내지 수mm(예컨대 5mm)의 도전성 재료로 이루어지는 원판이다. 구체적으로는, 예컨대 표면이 은 또는 금 도금된 동판 또는 알루미늄판으로 이루어지고, 다수의 마이크로파 방사 구멍(32)(슬롯)이 소정의 패턴으로 관통하여 형성된 구성으로 되어있다. 이 마이크로파 방사 구멍(32)은, 예컨대 도 2에 도시하는 바와 같이 긴 홈 형상을 하고, 전형적으로는 인접하는 마이크로파 방사 구멍(32)끼리가 「T」자 형상으로 배치되어, 이들 복수의 마이크로파 방사 구멍(32)이 동심원상으로 배치되어 있다. 마이크로파 방사 구멍(32)의 길이나 배열 간격은, 마이크로파의 파장(λg)에 따라 결정되고, 예컨대 마이크로파 방사 구멍(32)의 간격은, λg/4, λg/2 또는 λg가 되도록 배치된다. 또, 도 2에 있어서는, 동심원상으로 형성된 인접하는 마이크로파 방사 구멍(32)끼리의 간격을 △r로 나타내고 있다. 또한, 마이크로파 방사 구멍(32)은, 원형상, 원호상 등의 다른 형상이더라도 좋다. 또한, 마이크로파 방사 구멍(32)의 배치 형태는 특별히 한정되지 않고, 동심원상 외에, 예컨대 나선상, 방사상으로 배치할 수도 있다.
이 평면 안테나 부재(31)의 상면에는, 진공보다도 큰 유전율을 갖는 예컨대 폴리테트라플루오로에틸렌, 폴리이미드 등의 수지로 이루어지는 지파재(遲波材)(33)가 마련되어 있다. 이 지파재(33)는, 진공 중에서는 마이크로파의 파장이 길어지기 때문에, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 갖고 있다. 또, 평면 안테나 부재(31)와 마이크로파 투과판(28)의 사이, 또한 지파재(33)와 평면 안테나 부재(31)의 사이는 각각 밀착 또는 이간시켜 배치할 수 있다.
챔버(1)의 상면에는, 이들 평면 안테나 부재(31) 및 지파재(33)를 피복하도록, 예컨대 알루미늄이나 스테인리스강, 구리 등의 금속재로 이루어지는 쉴드 덮개(34)가 마련되어 있다. 챔버(1)의 상면과 쉴드 덮개(34)는 밀봉 부재(35)에 의해 밀봉되어 있다. 쉴드 덮개(34)에는, 냉각수 유로(34a)가 형성되어 있고, 거기에 냉각수를 통류시킴으로써, 쉴드 덮개(34), 지파재(33), 평면 안테나 부재(31), 마이크로파 투과판(28)을 냉각하도록 되어 있다. 또, 쉴드 덮개(34)는 접지되어 있다. 쉴드 덮개(34)의 상벽의 중앙에는 개구부(36)가 형성되어 있고, 이 개구부에는 도파관(37)이 접속되어 있다. 이 도파관(37)의 단부에는, 매칭회로(38)를 거쳐 마이크로파 발생장치(39)가 접속되어 있다. 이에 따라, 마이크로파 발생장치(39)에서 발생한, 예컨대 주파수 2.45GHz의 마이크로파가 도파관(37)을 거쳐 상기 평면 안테나 부재(31)로 전파되도록 되어 있다. 또, 마이크로파의 주파수로서는, 8.35GHz, 1.98GHz 등을 이용하는 것도 가능하다.
도파관(37)은, 상기 쉴드 덮개(34)의 개구부(36)로부터 윗쪽으로 연장하는 단면 원형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기(40)를 거쳐 접속된 수평 방향으로 연장하는 직사각형 도파관(37b)을 갖고 있다. 직사각형 도파관(37b)과 동축 도파관(37a) 사이의 모드 변환기(40)는, 직사각형 도파관(37b)내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 갖고 있다. 동축 도파관(37a)의 중심에는 내도체(41)가 연재하고 있고, 이 내도체(41)의 하단부는, 평면 안테나 부재(31)의 중심에 접속 고정되어 있다. 이에 따라, 마이크로파는, 동축 도파관(37a)의 내도체(41)를 거쳐 평면 안테나 부재(31)로 균일하고 효율적으로 전파된다.
플라즈마 처리장치(100)의 각 구성부는, CPU를 갖춘 프로세스 콘트롤러(50)에 접속되어 제어되는 구성으로 되어있다. 프로세스 콘트롤러(50)에는, 공정 관리자가 플라즈마 처리장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 플라즈마 처리장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(51)가 접속되어 있다.
또한, 프로세스 콘트롤러(50)에는, 플라즈마 처리장치(100)에서 실행되는 각종 처리를 프로세스 콘트롤러(50)의 제어로써 실현하기 위한 제어 프로그램(소프트웨어)나 처리조건 데이터 등이 기록된 레시피가 저장된 기억부(52)가 접속되어 있다.
그리고, 필요에 따라서, 유저 인터페이스(51)로부터의 지시 등으로써 임의의 레시피를 기억부(52)로부터 호출하여 프로세스 콘트롤러(50)에 실행시킴으로써 프로세스 콘트롤러(50)의 제어하에서, 플라즈마 처리장치(100)에서의 소망하는 처리가 행하여진다. 또한, 상기 제어 프로그램이나 처리조건 데이터 등의 레시피는, 컴퓨터 판독 가능한 기억매체, 예컨대 CD-ROM, 하드 디스크, 플렉스블 디스크, 플래쉬 메모리 등에 저장된 상태의 것을 이용하거나, 또는 다른 장치로부터, 예컨대 전용회선을 거쳐 수시로 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.
이와 같이 구성된 플라즈마 처리장치(100)는, 800℃ 이하의 낮은 온도에서도 손상이 없는 플라즈마 처리에 의해, 양질인 막을 형성할 수 있음과 동시에, 플라즈마 균일성이 우수하고, 프로세스의 균일성을 실현할 수 있다.
이 플라즈마 처리장치(100)는, 상술한 바와 같이, STI에서의 트렌치의 내벽의 산화처리 등의 목적으로 적합하게 이용가능한 것이다. 플라즈마 처리장치(100)에 의해 트렌치의 산화처리를 행하는 때는, 우선 게이트 밸브(26)를 열어 반입출구(25)로부터 트렌치가 형성된 웨이퍼(W)를 챔버(1)내에 반입하고, 서셉터(2) 상에 탑재한다.
그리고, 가스 공급계(16)의 Ar 가스 공급원(17) 및 O2 가스 공급원(18)으로부터, Ar 가스 및 O2 가스를 소정의 유량으로 가스 도입 부재(15)를 거쳐 챔버(1)내에 도입하고, 소정의 처리압력으로 유지한다. 이 때의 조건으로서는, 처리가스 중의 산소의 비율이 1 내지 100%이면 좋고, 25% 이상이 바람직하고, 75% 이상이 보다 바람직하고, 95% 이상이 더욱 바람직하다. 가스 유량은, Ar 가스: 0 내지 2000mL/min, O2 가스: 10 내지 500mL/min의 범위로부터, 전가스 유량에 대한 산소의 비율이 상기 값이 되도록 선택할 수 있다. 또한, 처리가스 중의 O2 가스 분압은 0.0133Pa 이상 133.3Pa가 바람직하고, 6.7 내지 133.3Pa가 보다 바람직하다.
또한, Ar 가스 공급원(17) 및 O2 가스 공급원(18)으로부터의 Ar 가스 및 O2 가스에 더하여, H2 가스 공급원(19)으로부터 H2 가스를 소정 비율로 도입할 수도 있다. 이 경우, H2의 비율은, 처리가스 전체량에 대하여 0.1 내지 10%가 되도록 하는 것이 바람직하고, 0.1 내지 5%가 보다 바람직하고, 0.1 내지 2%가 더욱 바람직하다.
또한, 챔버내 처리압력은, 1.3 내지 133.3Pa의 범위로부터 선택할 수 있고, 예컨대 6.7 내지 133.3Pa의 범위가 바람직하고, 6.7 내지 67Pa가 보다 바람직하고, 6.7 내지 13.3Pa가 더욱 바람직하다. 또한, 처리온도는 300 내지 1000℃로부터 선택할 수 있고, 700 내지 1000℃가 바람직하고, 700 내지 800℃가 보다 바람직하다.
이어서, 마이크로파 발생장치(39)로부터의 마이크로파를 매칭회로(38)를 거쳐 도파관(37)에 도입한다. 마이크로파는, 직사각형 도파관(37b), 모드 변환기(40), 및 동축 도파관(37a)을 순차적으로 통과하여 평면 안테나 부재(31)에 공급되어, 평면 안테나 부재(31)로부터 마이크로파 투과판(28)을 거쳐 챔버(1)내에서의 웨이퍼(W)의 위쪽 공간에 방사된다. 마이크로파는, 직사각형 도파관(37b)내에서는 TE 모드로 전파하고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축 도파관(37a)내를 평면 안테나 부재(31)로 향해 전파되어 간다. 이때, 마이크로파 발생장치(39)의 파워는 0.5 내지 5kW로 하는 것이 바람직하다.
평면 안테나 부재(31)로부터 마이크로파 투과판(28)을 거쳐 챔버(1)에 방사된 마이크로파에 의해 챔버(1)내에서 전자계가 형성되어, Ar 가스 및 O2 가스가 플라즈마화되고, 이 플라즈마에 의해 웨이퍼(W)에 형성된 오목부내에 노출된 실리콘 표면을 산화한다. 이 마이크로파 플라즈마는, 마이크로파가 평면 안테나 부재(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사되는 것에 의해, 약 1×1010 내지 5×1012/cm3 또는 그 이상의 고밀도의 플라즈마로 되고, 그 전자온도는 0.5 내지 2eV 정도, 플라즈마 밀도의 균일성은 ±5% 이하이다. 따라서, 저온이고 단시간에서 산화처리를 행하여 얇은 산화막을 형성할 수 있고, 더구나 산화막에의 플라즈마 중의 이온 등에 의한 손상이 작고, 양질인 산화막을 형성할 수 있다고 하는 장점이 있다.
다음에, 도 3A 내지 도 3I, 도 4 및 도 5를 참조하면서, 본 발명의 실리콘 산화막의 형성방법을 STI 형성에서의 에칭 후의 트렌치 내부의 산화처리에 적용한 예에 대하여 설명을 행한다. 도 3A 내지 도 3I는, STI에서의 트렌치의 형성과 그 후에 행해지는 산화막 형성까지의 공정을 도시하고 있다. 우선, 도 3A 및 도 3B에서, 실리콘 기판(101)에, 예컨대 열산화 등의 방법에 의해 SiO2 등의 실리콘 산화막(102)을 형성한다. 다음에, 도 3C에서는, 실리콘 산화막(102) 상에, 예컨대 CVD(Chemical Vapor Deposition)에 의해 Si3N4 등의 실리콘 질화막(103)을 형성한다. 또한, 도 3D에서는, 실리콘 질화막(103) 상에, 포토레지스트를 도포한 후, 포토리소그래피 기술에 의해 패터닝하여 레지스트층(104)을 형성한다.
다음에, 레지스트층(104)을 에칭 마스크로 하고, 예컨대 할로젠계의 에칭 가스를 이용하여 실리콘 질화막(103)과 실리콘 산화막(102)을 선택적으로 에칭함으로써, 레지스트층(104)의 패턴에 대응하여 실리콘 기판(101)을 노출시킨다(도 3E). 즉, 실리콘 질화막(103)에 의해, 트렌치를 위한 마스크 패턴이 형성된다. 도 3F는, 예컨대 산소 등을 포함하는 처리가스를 이용한 산소함유 플라즈마에 의해, 이른바 애싱 처리를 실시하여, 레지스트층(104)을 제거한 상태를 나타낸다.
도 3G에서는, 실리콘 질화막(103) 및 실리콘 산화막(102)을 마스크로 하여, 실리콘 기판에 대하여 선택적으로 에칭을 실시함으로써, 트렌치(110)를 형성할 수 있다. 이 에칭은, 예컨대 Cl2, HBr, SF6, CF4 등의 할로젠 또는 할로젠 화합물이나, O2 등을 포함하는 에칭 가스를 사용하여 행할 수 있다.
도 3H는, STI에서의 트렌치를 형성했을 때의 에칭 후의 웨이퍼(W)의 트렌치(110)에 대하여 플라즈마 산화처리를 실시하고 있는 산화처리 공정을 나타내고 있다. 이 산화처리 공정을, 이하에 나타내는 조건으로 실시함으로써, 도 3I에 도시하는 바와 같이 트렌치(110)의 어깨부(110a)에 둥근 형상을 갖게 하고, 또한 트렌치(110)의 내면에 균일한 막 두께로 산화막(111)을 형성할 수 있다.
산화처리 공정에서의 처리가스로서는, O2를 1% 이상 함유하는 가스이면 좋고, 예컨대 O2와 희가스의 혼합가스를 이용할 수 있다. 이 경우, 희가스는 포함하지 않더라도 좋다. 또한, O2 이외에 예컨대 NO 가스, NO2 가스, N2O 가스를 이용하는 것도 가능하다. 전(全)처리 가스에 대한 산소의 비율(백분율)을 1 내지 100%로 함으로써, 산화막(111)의 막질을 치밀하게 할 수 있음과 동시에, 트렌치(110)의 부위에 따른 막 두께 차이, 특히 트렌치 상부와 트렌치 하부의 코너 근방의 막 두께 차이를 해소하여, 균일한 막 두께로 산화막(111)을 형성할 수 있다.
처리가스 중의 O2의 양은, 높을 수록 효과가 크기 때문에, 50% 이상이 보다 바람직하고, 75% 이상이 더욱 바람직하고, 95% 이상이 바람직하다. 따라서, 처리가스 중의 O2의 양으로서는, 예컨대 1 내지 100%이면 좋고, 25 내지 100%가 바람직하고, 50 내지 100%가 보다 바람직하고, 75 내지 100%가 더욱 바람직하고, 95 내지 100%가 바람직하다.
이와 같이, 처리가스 중의 산소 분압을 조절함으로써, 플라즈마 중의 산소이온이나 산소 래디컬의 양을 제어하고, 또한 트렌치(110)내부에 도달하는 산소이온이나 산소 래디컬의 양을 제어함으로써, 코너부에 둥근 형상을 형성할 수 있음과 동시에, 트렌치(110)내에 균일한 실리콘 산화막을 형성할 수 있다.
또한, 처리가스 중에는, O2 가스에 가하여, H2 가스를 소정 비율로 첨가할 수도 있다. 이 경우, H2의 양은, 처리가스 전체량에 대하여 10% 이하, 예컨대 0.1 내지 10%의 범위, 바람직하게는 0.5 내지 5%의 범위로부터 선택할 수 있다.
또한, 산화처리 공정의 압력은 1.3 내지 133.3Pa가 바람직하고, 6.7 내지 133.3Pa가 보다 바람직하다. 상기한 O2의 비율에 있어서, 처리압력을 133.3Pa 이하로 함으로써, 트렌치의 어깨부(110a)(실리콘의 각부)에 둥근 형상을 형성하여 곡면 형상으로 할 수 있다. 특히 13.3Pa 이하의 낮은 압력에서는, 고압(예컨대 133.3Pa 초과)에 비해, 플라즈마 중의 이온에너지가 커지기 때문에, 이온에 의한 산화작용이 강하게 되어, 즉 산화레이트가 빠르게 되기 때문에, 코너부와 평면부의 산화레이트의 차가 작아짐으로써 트렌치(110)의 어깨부(110a)에서의 실리콘의 각에서 산화가 균일하게 진행하고, 실리콘의 각이 제거되어 둥근 형상이 형성되는 것으로 생각된다. 여기서, 어깨부(110a)의 둥근 형상의 정도(곡율 반경 r)는 처리가스 중의 O2의 양과 처리압력에 의해서 제어가능하고, 처리압력을 133.3Pa 이하로 하고, O2의 양을 1% 이상으로 하면 좋다. 반도체 장치의 누출 전류를 억제하는 관점에서는, 이 어깨부(110a)의 곡율 반경 r을 2.8nm 이상으로 하는 것이 바람직하고, 4 내지 8nm가 되도록 하는 것이 보다 바람직하다.
또한, 처리가스 중의 산소의 양을 25% 이상으로 하고, 또한 13.3Pa 이하의 압력으로 처리를 행함으로써, 트렌치(110)의 하부의 코너(110b)를 중심으로 하여 그 주위(라운드 영역)에서의 산화막(111), 즉 도 3I에서의 부호 111a, 111b로 나타내는 부분의 막 두께도 균일하게 할 수 있다.
도 4A는, 본 발명의 실리콘 산화막의 형성방법에 의해서 산화막(111)을 형성한 후의 웨이퍼(W)의 요부의 단면구조를 모식적으로 나타낸 것이고, 도면 중, 파선으로 나타내는 A의 확대도를 도 4B에, 파선으로 나타내는 B의 확대도를 도 4C에 각각 나타낸다.
도 4A, 도 4B에서 알 수 있는 바와 같이, 트렌치(110)의 어깨부(110a)의 형상은, 내부의 실리콘(101)의 둥근 형상의 곡율 반경 r이, 예컨대 4nm 이상이 되도록 곡면으로 형성되어 있다. 또한, 도 4A, 도 4C에 도시하는 바와 같이 트렌치(110)의 밑바닥의 코너부(110b)를 중심으로 하여, 그 주위(라운드 영역)에서의 산화막(111)의 막 두께, 즉 코너부(110b)의 막 두께 L3와 그의 양측의 직선 영역과의 경계 부근의 막 두께 L2, L4가 대략 균등하게 형성된다. 또한, 트렌치(110)의 측벽 상부의 산화막(111)의 막 두께 L1과, 측벽 하부의 산화막(111)의 막 두께 L2도 대략 같아서, 트렌치(110)의 부위에 따른 막 두께 차이가 해소된다.
또한, 상기 조건으로 플라즈마 산화처리를 행함으로써, 웨이퍼(W)의 표면의 패턴 구조에서의 막 두께의 소밀 차이가 적은 실리콘 산화막을 형성할 수 있다. 구체적으로는, 예컨대 도 5에 도시하는 바와 같이 패턴이 조밀한 부분(밀부)의 산화막 두께(부호 a)와, 패턴이 성긴 부분(소부)의 산화막 두께(부호 b)를 대략 균등하게 형성하는 것이 가능하게 된다.
본 발명의 실리콘 산화막의 형성방법에 의해서 산화막(111)을 형성한 후에는, STI에 의한 소자 분리 영역 형성의 순서에 따라서, 예컨대 CVD법에 의해 트렌치(110)내에 SiO2 등의 절연막을 매립한 후, 실리콘 질화막(103)을 스토퍼층으로 하여 CMP에 의해서 연마를 행하여 평탄화한다. 평탄화한 후에는, 에칭에 의해서 실리콘 질화막(103) 및 매립 절연막의 상부를 제거함으로써, 소자 분리 구조를 형성할 수 있다.
다음에, 본 발명의 효과를 확인한 시험결과에 대하여 설명한다.
도 1에 기재한 플라즈마 처리장치(100)를 이용하여, STI에 의한 소자 분리 영역 형성에서의 에칭 후의 트렌치에 대하여, 처리압력을 바꿔 산화처리를 실시했다. 처리압력은, 6.7Pa(50mTorr), 13.3Pa(100mTorr), 67Pa(500mTorr), 133.3Pa(1Torr), 667Pa(5Torr), 1267Pa(9.5Torr)로 했다. 플라즈마 산화처리에서의 처리가스는, Ar 가스와 O2 가스를 이용하여, 전처리 가스에 대한 O2 가스의 비율을, 1%, 25%, 50%, 75% 및 100%(O2 단독)로 처리했다.
처리가스의 전유량이 500mL/min(sccm)이 되도록, 산소의 비율을 조정했다. 처리온도(기판 처리온도)는 400℃, 플라즈마에의 공급파워는 3.5kW, 처리막 두께는 8nm로 설정했다.
산화처리 후, 트렌치 각부의 산화막(111)의 막 두께와, 트렌치 어깨부(110a)의 곡율 반경을, 투과형 전자현미경(Transmission Electron Microscopy) 사진에 의한 단면의 촬상을 바탕으로 측정했다.
트렌치 어깨부(110a)의 곡율 반경 r의 측정 결과를 표 1에 나타내었다. 또, 산화막(111)의 막 두께가 크면 둥근 형상도 커지는 경향이 있으므로, 표 1의 상단에는, 곡율 반경 r(nm)을 산화막 두께 L(nm)에 의해 규격화한 값[곡율 반경 r/산화막 두께 L×100]을 나타내고, 하단에 곡율 반경 r을 나타낸다. 또한, 트렌치 상부의 산화막 두께와 트렌치 하부의 산화막 두께의 비(상부의 막 두께/하부의 막 두께)를 표 2에 나타내었다. 또한, 이 시험에 있어서의 곡율 반경과 압력의 관계에 대하여, 도 6에 그래프로서 나타내었다. 표 1과 도 6으로부터, 처리압력이 133.3Pa 이하이면, 산소의 비율이 1%에서도 2.8nm 이상의 곡율 반경을 얻을 수 있음을 알 수 있다.
또한, 산소의 비율이 100%인 경우의 압력 조건의 차이에 의한 트렌치 상부와 하부의 형상을 투과형전자현미경(TEM)에 의해 촬영한 사진을 도 7에 나타내었다. 또한, 처리압력 6.7Pa의 경우에 있어서의 산소의 비율의 차이에 의한 트렌치 상부와 하부의 형상의 TEM 사진을 도 8에 나타내었다. 또, 도 7 및 도 8에 있어서, 부호 A, B는 각각 도 4에 있어서의 부호 A, 부호 B에 대응하는 부위인 것을 의미한다.
Figure 112009042486704-pct00022
Figure 112009042486704-pct00023
표 1, 도 7 및 도 8로부터, 트렌치 어깨부(110a)의 곡율 반경은, 산소의 비율 25% 이상이며 133.3Pa 이하의 압력조건에서 커지고 있고, 특히 압력이 67Pa 이하에서 현저히 커지는 경향이 나타났다.
또한, 표 2, 도 7 및 도 8로부터, 예컨대 산소의 비율이 100%의 조건에서는, 133.3Pa 부근에서 산화막(111)의 막 두께 차이가 가장 크고, 그 이하의 압력에서는 트렌치 상부와 하부의 막 두께 차이는 저압이 됨에 따라 작아지는 경향이 나타나고, 13.3Pa 이하이면, 거의 막 두께 차이가 해소되어 있는 것이 확인되었다.
따라서, 바람직한 처리가스 중의 산소의 비율은 1 내지 100%이며, 1.3 내지 133.3Pa의 범위로 처리압력을 제어하면서, STI 트렌치내의 플라즈마 산화처리를 실시함으로써, 균일한 막 두께로 코너부의 둥근 형상을 알맞게 형성할 수 있다.
다음에, 도 1에 기재한 플라즈마 처리장치(100)를 이용하여, STI에서의 에칭 후의 트렌치에 대하여, 처리가스의 유량을, Ar/O2=500/5mL/min(sccm)에, 수소를 유량 0(첨가하지 않음), 1mL/min(sccm) 및 5mL/min(sccm)이 되도록 첨가하고, 플라즈마 처리하여 형성한 트렌치 어깨부(110a)의 곡율 반경을, 웨이퍼(W) 단면의 TEM 사진을 바탕으로 측정했다.
플라즈마 산화처리에 있어서의 처리온도(기판 처리온도)는 400℃, 플라즈마에의 공급파워는 2750W로 했다. 처리압력은 133.3Pa(1Torr)로 했다.
산화처리 후, 트렌치 어깨부(110a)의 곡율 반경을, 투과형전자현미경(Transmission Electron Microscopy) 사진에 의한 단면의 촬상을 바탕으로 측정했다. 트렌치 어깨부(110a)의 곡율 반경의 측정 결과를 도 9에 나타내었다. 도 9로부터, 수소를 첨가함으로써, 곡율 반경 r이 커져, 트렌치 어깨부(110a)의 둥근 형상이 커지고 있는 것이 이해된다. 따라서, STI 트렌치내의 플라즈마 산화처리에 있어서, 처리가스 중에 H2를 10% 이하, 바람직하게는 0.5 내지 5%, 더욱 바람직하게는 1 내지 2%의 비율로 첨가함으로써, 코너부의 둥근 형상을 최적화할 수 있는 것이 나타났다.
이상, 본 발명의 실시형태를 말했지만, 본 발명은 상기 실시형태에 제약되는 것은 아니고, 여러가지의 변형이 가능하다. 예컨대 도 1에서는, 주파수 300MHz 내지 300GHz의 마이크로파에 의해 플라즈마를 여기시키는 마이크로파 플라즈마 처리장치(100)를 이용했지만, 주파수 30kHz 내지 300MHz의 고주파를 이용하여 플라즈마를 여기시키는 고주파 플라즈마 처리장치를 이용하는 것도 가능하다.
또한, RLSA 방식의 플라즈마 처리장치(100)를 예로 들었지만, 예컨대 리모트 플라즈마 방식, ICP 플라즈마 방식, ECR 플라즈마 방식, 표면 반사파 플라즈마 방식, 마그네트론 플라즈마 방식 등의 플라즈마 처리장치이더라도 좋다.
또한, 상기 실시형태에서는, STI에서의 트렌치내의 산화막 형성을 예로 들었지만, 이 외에, 예컨대 폴리실리콘 게이트 전극의 에칭 후의 측면 산화 등의 장치 제조 공정에 있어서, 에칭 후의 폴리실리콘 전극의 각부를 둥글게 형성하는 경우 등에도 이용할 수 있다.
본 발명은 각종 반도체 장치의 제조에 있어서, 예컨대 STI에 의해 소자 분리를 행하는 경우 등에 적합하게 이용할 수 있다.

Claims (21)

  1. 플라즈마 처리장치의 처리실내에서, 아르곤 및 산소를 포함하며 산소의 비율이 1 내지 100%인 처리가스를 사용하여, 처리압력 1.3 내지 133.3Pa에서 플라즈마 형성하고,
    상기 플라즈마에 의해, 피처리체에 형성된 오목부에 노출되어 있는 실리콘 표면을 산화하여 실리콘 산화막을 형성함으로써, 상기 오목부의 어깨부의 실리콘의 각(角)부에 둥근 형상을 형성하고, 상기 둥근 형상의 곡율 반경이 2.8nm 이상인, 실리콘 산화막의 형성방법.
  2. 제 1 항에 있어서,
    상기 플라즈마는, 상기 처리가스와, 복수의 슬롯을 갖는 평면 안테나에 의해 상기 처리실내에 도입되는 마이크로파에 의해서 형성되는 플라즈마인, 실리콘 산화막의 형성방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 둥근 형상의 곡율 반경이 4 내지 8nm로 되도록 제어하는, 실리콘 산화막의 형성방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 처리압력이 6.7 내지 67Pa인, 실리콘 산화막의 형성방법.
  8. 제 1 항에 있어서,
    상기 처리가스 중의 산소의 비율이 25 내지 100%인, 실리콘 산화막의 형성방법.
  9. 제 1 항에 있어서,
    상기 처리가스 중의 산소의 비율이 50 내지 100%인, 실리콘 산화막의 형성방법.
  10. 제 1 항에 있어서,
    상기 처리가스는 수소를 0.1 내지 10%의 비율로 포함하는, 실리콘 산화막의 형성방법.
  11. 제 1 항에 있어서,
    처리온도가 300 내지 1000℃인, 실리콘 산화막의 형성방법.
  12. 제 1 항에 있어서,
    상기 플라즈마의 전자온도가 0.5 내지 2eV인, 실리콘 산화막의 형성방법.
  13. 삭제
  14. 제 1 항에 있어서,
    상기 오목부는, 샬로우 트렌치 아이솔레이션에서의 트렌치인, 실리콘 산화막의 형성방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 플라즈마를 발생시키는 플라즈마 공급원과,
    상기 플라즈마에 의해, 피처리체를 처리하기 위한 진공 배기가능한 처리실과,
    상기 처리실내에서, 아르곤 및 산소를 포함하며 산소의 비율이 1 내지 100%인 처리가스를 사용하여, 처리압력 1.3 내지 133.3Pa에서 플라즈마 형성하고, 상기 플라즈마에 의해, 피처리체에 형성된 오목부에 노출되어 있는 실리콘 표면을 산화하여 실리콘 산화막을 형성함으로써, 상기 오목부의 어깨부의 실리콘의 각부에 둥근 형상을 형성하고, 상기 둥근 형상의 곡율 반경이 2.8nm 이상인 실리콘 산화막의 형성방법이 행해지도록 제어하는 제어부
    를 구비한, 플라즈마 처리장치.
  20. 실리콘 표면이 노출되는 오목부를 갖는 기판을 처리실내에 준비하는 공정과,
    상기 처리실내에 아르곤 및 산소를 포함하는 처리가스를 공급하는 공정과,
    상기 처리가스를 여기하여 상기 처리실내에 상기 처리가스의 플라즈마를 생성하는 공정과,
    상기 플라즈마로 상기 실리콘 표면을 산화하여 상기 오목부내에 실리콘 산화막을 형성하는 공정
    을 구비하고,
    상기 플라즈마는, 상기 처리가스 중의 산소의 비율이 1 내지 100%의 범위이며, 상기 처리실내의 압력이 1.3 내지 133.3Pa의 범위에서 생성되고, 상기 플라즈마에 의해, 상기 오목부의 상기 실리콘 표면을 산화함으로써, 상기 실리콘 표면에 산화막을 형성함과 동시에 상기 오목부의 어깨부의 실리콘의 각부에 둥근 형상을 형성하고, 상기 둥근 형상의 곡률 반경이 2.8nm 이상인, 실리콘 산화막의 형성방법.
  21. 실리콘층과 그 위에 순서대로 적층된 실리콘 산화막 및 실리콘 질화막을 구비하고, 상기 실리콘 산화막 및 실리콘 질화막에 패턴 개구부가 형성되며, 상기 패턴 개구부를 통하여 상기 실리콘층에 트렌치가 형성되어 있는 기판을 처리실내에 준비하는 공정과,
    상기 처리실내에 아르곤 및 산소를 포함하는 처리가스를 공급하는 공정과,
    상기 처리가스를 여기하여 상기 처리실내에 상기 처리가스의 플라즈마를 생성하는 공정과,
    상기 플라즈마로 상기 트렌치내의 실리콘 표면을 산화하여 상기 트렌치내에 실리콘 산화막을 형성하는 공정
    을 구비하고,
    상기 플라즈마는, 상기 처리가스 중의 산소의 비율이 1 내지 100%의 범위이며, 상기 처리실내의 압력이 1.3 내지 133.3Pa의 범위에서 생성되고, 상기 플라즈마에 의해, 상기 트렌치내의 상기 실리콘 표면을 산화함으로써, 상기 실리콘 표면에 산화막을 형성함과 동시에 상기 트렌치의 어깨부의 실리콘의 각부에 둥근 형상을 형성하고, 상기 둥근 형상의 곡률 반경이 2.8nm 이상인, 실리콘 산화막의 형성방법.
KR1020077021725A 2005-03-31 2006-03-28 실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체및 플라즈마 처리장치 KR100945322B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00103653 2005-03-31
JP2005103653 2005-03-31

Publications (2)

Publication Number Publication Date
KR20070107142A KR20070107142A (ko) 2007-11-06
KR100945322B1 true KR100945322B1 (ko) 2010-03-08

Family

ID=37073232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021725A KR100945322B1 (ko) 2005-03-31 2006-03-28 실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체및 플라즈마 처리장치

Country Status (7)

Country Link
US (1) US20090239352A1 (ko)
EP (1) EP1865548A4 (ko)
JP (1) JP5073482B2 (ko)
KR (1) KR100945322B1 (ko)
CN (1) CN101156233B (ko)
TW (1) TWI390072B (ko)
WO (1) WO2006106666A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7812375B2 (en) * 2003-05-28 2010-10-12 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
JP5229711B2 (ja) 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
KR100869742B1 (ko) * 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 반도체 소자의 소자 분리막 형성 방법
JP4969304B2 (ja) * 2007-04-20 2012-07-04 東京エレクトロン株式会社 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
US8420456B2 (en) 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
KR101038615B1 (ko) * 2007-12-27 2011-06-03 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR101041141B1 (ko) * 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101049801B1 (ko) * 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
JP5629098B2 (ja) * 2010-01-20 2014-11-19 東京エレクトロン株式会社 シリコン基板上のパターン修復方法
JP2012216667A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法
JP2012216632A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法、及び素子分離方法
JP6235785B2 (ja) 2013-03-18 2017-11-22 日本電子材料株式会社 プローブカード用ガイド板およびプローブカード用ガイド板の製造方法
US9728646B2 (en) 2015-08-28 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Flat STI surface for gate oxide uniformity in Fin FET devices
CN114639602A (zh) * 2020-12-15 2022-06-17 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN112289737B (zh) * 2020-12-25 2021-05-14 晶芯成(北京)科技有限公司 一种半导体结构的制造方法
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20240177990A1 (en) * 2022-11-29 2024-05-30 Applied Materials, Inc. Oxidation conformality improvement with in-situ integrated processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2004349546A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 酸化膜形成方法、酸化膜形成装置および電子デバイス材料

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
EP1300876A4 (en) * 2001-03-28 2005-12-07 Tadahiro Ohmi PLASMA TREATMENT DEVICE
US7381595B2 (en) * 2004-03-15 2008-06-03 Sharp Laboratories Of America, Inc. High-density plasma oxidation for enhanced gate oxide performance
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US6855647B2 (en) * 2003-04-02 2005-02-15 Hewlett-Packard Development Company, L.P. Custom electrodes for molecular memory and logic devices
US6753237B1 (en) * 2003-04-28 2004-06-22 Macronix International Co., Ltd. Method of shallow trench isolation fill-in without generation of void
US7521316B2 (en) * 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2004349546A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 酸化膜形成方法、酸化膜形成装置および電子デバイス材料

Also Published As

Publication number Publication date
US20090239352A1 (en) 2009-09-24
EP1865548A4 (en) 2011-01-05
CN101156233B (zh) 2010-12-08
WO2006106666A1 (ja) 2006-10-12
KR20070107142A (ko) 2007-11-06
CN101156233A (zh) 2008-04-02
TW200704815A (en) 2007-02-01
EP1865548A1 (en) 2007-12-12
JPWO2006106666A1 (ja) 2008-09-11
TWI390072B (zh) 2013-03-21
JP5073482B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
KR100945322B1 (ko) 실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체및 플라즈마 처리장치
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
KR101088233B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
TWI433237B (zh) A plasma oxidation treatment method and a plasma processing apparatus
KR101380094B1 (ko) 반도체 장치의 제조 방법
JP5089121B2 (ja) シリコン酸化膜の形成方法およびプラズマ処理装置
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
KR101140694B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 11