CN101156233B - 氧化硅膜的制造方法和等离子体处理装置 - Google Patents

氧化硅膜的制造方法和等离子体处理装置 Download PDF

Info

Publication number
CN101156233B
CN101156233B CN2006800109864A CN200680010986A CN101156233B CN 101156233 B CN101156233 B CN 101156233B CN 2006800109864 A CN2006800109864 A CN 2006800109864A CN 200680010986 A CN200680010986 A CN 200680010986A CN 101156233 B CN101156233 B CN 101156233B
Authority
CN
China
Prior art keywords
gas
plasma
silicon
chamber
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800109864A
Other languages
English (en)
Other versions
CN101156233A (zh
Inventor
北川淳一
古井真悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101156233A publication Critical patent/CN101156233A/zh
Application granted granted Critical
Publication of CN101156233B publication Critical patent/CN101156233B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/04—Treatment of selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/12—Oxidising using elemental oxygen or ozone
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种氧化硅膜的形成方法，其特征在于：在等离子体处理装置的处理室内，使用含有1％以上的氧的处理气体，在133.3Pa以下的处理压力下形成等离子体，由所述等离子体，使在形成于被处理体的硅层上的凹部中露出的硅表面氧化，形成氧化硅膜。

Description

氧化硅膜的制造方法和等离子体处理装置 
技术领域
本发明涉及氧化硅膜的形成方法，详细而言，涉及能够应用在例如作为半导体装置的制造过程的元件隔离技术的浅沟槽隔离(ShallowTrench Isolation：STI)中，在沟槽内形成氧化膜的情况等下形成氧化硅膜的方法。 
背景技术
STI被公知为对形成在硅基板上的元件进行电隔离的技术。STI以氮化硅膜等作为掩模对硅进行蚀刻，形成沟槽，在其中埋入SiO2等绝缘膜之后，通过化学机械抛光(CMP：Chemical Mechanical Polishing)处理，以掩模(氮化硅膜)为阻挡层(stopper)实施平坦化工序。 
STI中形成沟槽时，沟槽的肩部(槽的侧壁的上端的角部)和沟槽的隅角(槽的侧壁的下端的角(corner)部)的形状为锐角。结果在晶体管等半导体装置中，在这些部位应力集中、产生缺陷，漏电流增大，成为导致电力消耗增加的主要原因。因此，已知在通过蚀刻形成沟槽之后，通过由热氧化法在沟槽的内壁形成氧化膜，使沟槽的形状变得光滑(例如，专利文献1)。 
专利文献1：日本特开2004-47599号公报(段落0033、图8等) 
发明内容
通过现有的热氧化法在沟槽内部形成氧化膜时，必须在氧化硅膜的粘性流动点以上，即1000℃以上的高温下对硅基板进行热处理。因此，根据半导体装置的形成顺序会产生杂质的再扩散等问题。 
即，在通过STI进行元件隔离之后形成栅电极的方法中，由蚀刻形成沟槽，下一步骤由高温进行热处理时并不会产生问题，但近年来，开发了在硅基板上设置杂质扩散区域，在形成栅电极的叠层结构之后，对这些层进行一次蚀刻形成元件隔离用的沟槽的方法，此时，以在沟 槽内部形成氧化膜的目的进行热处理时，会产生引起杂质的再扩散的问题。 
此外，热处理时超过1000℃的高温可能会使硅基板产生热变形，特别是在硅基板不断大口径化的现状下成为问题。 
而且，由于硅基板具有结晶取向，由热氧化形成氧化膜时，存在结晶取向依存性，在沟槽内壁的不同部位，氧化速度不同，存在难以获得同样的氧化膜厚的问题。 
本发明的目的在于：提供一种氧化膜的形成方法，不会由于热产生杂质的再扩散和基板变形等问题，形成于硅基板上的沟槽的内面具有均匀的膜厚，并且沟槽的肩部和隅角具有圆形形状。 
为了解决上述课题，本发明的第一方面是提供一种氧化硅膜的形成方法，在等离子体处理装置的处理室内，在处理气体中的氧的比例为1％以上，并且处理压力在133.3Pa以下的条件下，形成等离子体， 
由上述等离子体，使在形成于被处理体上的凹部中露出的硅表面进行氧化，形成氧化硅膜。 
根据第一方面，通过使处理气体中的氧的比例在1％(体积基准，以下相同)以上，可以使氧化膜的膜质致密，同时可以消除氧化膜的不同部位的膜厚差，特别是凹部的上部与下部的膜厚差，以均匀的膜厚形成氧化膜。此外，在上述氧的比例下，通过使处理压力在133.3Pa以下，可以在凹部的肩部(硅的角部)形成圆形、成为曲面形状，同时可以使凹部的下部的拐角部(角部)的氧化膜厚均匀。 
上述第一方面中，上述等离子体优选由上述处理气体和通过具有多个槽缝的平面天线导入至上述处理室内的微波形成。 
此外，通过形成上述氧化膜，可以在构成有上述凹部的侧壁的上端的硅的角部导入曲面形状。此时，通过上述处理压力和上述处理气体中氧的比例的组合，可以控制上述曲面形状的曲率半径。此外，上述曲面形状的曲率半径优选控制在4nm以上。 
上述第一方面中，上述处理压力优选为1.3～133.3Pa，更优选为6.7～67Pa。此外，上述处理气体中的氧的比例优选为1～100％，更优选为25～100％。此外，上述处理气体优选含有0.1～10％的氢。而且，处理温度优选为300～1000℃。此外，上述等离子体的电子温度优选为 0.5～2eV，等离子体密度优选为1×1010～5×1012/cm3。 
此外，上述凹部也可以为浅沟槽隔离中的沟槽。 
此外，上述凹部可以是由蚀刻在硅基板上形成的凹部，或者可以是由蚀刻在叠层膜上形成的凹部。 
本发明的第二方面是提供一种控制程序，在计算机上运行，执行时，控制上述等离子体处理装置，使其进行下述氧化硅膜的形成方法，该氧化硅膜的形成方法为，在等离子体处理装置的处理室内，在处理气体中的氧的比例为1％以上，并且处理压力为133.3Pa以下的条件下，形成等离子体，由上述等离子体，使在形成于被处理体上的凹部中露出的硅表面氧化，形成氧化硅膜。 
此外，本发明的第三方面是提供一种计算机可读取的存储介质，其存储有在计算机上运行的控制程序，上述控制程序，在执行时，控制上述等离子体处理装置，使其进行下述氧化硅膜的形成方法，该氧化硅膜的形成方法为，在等离子体处理装置的处理室内，在处理气体中的氧的比例为1％以上，并且处理压力为133.3Pa以下的条件下，形成等离子体，由上述等离子体，使在形成于被处理体上的凹部中露出的硅表面氧化，形成氧化硅膜。 
此外，本发明的第四方面是提供一种等离子体处理装置，包括： 
产生等离子体的等离子体供给源； 
用于通过上述等离子体对被处理体进行处理的可真空排气的处理室；和 
控制部，其进行控制，使得进行下述氧化硅膜的形成方法，该氧化硅膜的形成方法为，在等离子体处理装置的处理室内，在处理气体中的氧的比例为1％以上，并且处理压力为133.3Pa以下的条件下，形成等离子体，由上述等离子体，使在形成于被处理体上的凹部中露出的硅表面氧化，形成氧化硅膜。 
根据本发明，通过使用等离子体，在1％以上的氧的比例和133.3Pa以下的处理压力下形成氧化膜，可以在沟槽等凹部以均匀的膜厚形成氧化膜，同时可以使凹部的肩部成为曲面形状(圆形形状)。而且，可以通过氧的比例和处理压力控制圆形的大小(曲率半径)。因此，在形成STI等的沟槽后的氧化膜形成中，不会产生热氧化那样的杂质再扩 散和基板变形等问题，可以形成精度良好，肩部和隅角为圆形形状的凹部。利用由此方法形成氧化膜的凹部，形成元件隔离区域的半导体装置(例如MOS晶体管等)中，可以控制漏电流，应对节省电力的要求。 
附图说明
图1是表示适用于本发明方法的实施的等离子处理装置的一个例子的概略截面图。 
图2是表示平面天线部件的结构的图。 
图3A是表示处理前状态的晶片截面的示意图。 
图3B是表示形成氧化硅膜之后的状态的晶片截面的示意图。 
图3C是表示形成氮化硅膜之后的状态的晶片截面的示意图。 
图3D是表示形成抗蚀剂层之后的状态的晶片截面的示意图。 
图3E是表示露出硅的状态的晶片截面的示意图。 
图3F是表示灰化后的状态的晶片截面的示意图。 
图3G是表示在硅基板上形成沟槽之后的状态的晶片截面的示意图。 
图3H是表示对沟槽的内壁面进行等离子体氧化处理的状态的晶片截面的示意图。 
图3I是表示等离子体氧化处理后的状态的晶片截面的示意图。 
图4A是由本发明的方法形成氧化膜后的晶片截面的示意图。 
图4B是图4A的A部的放大图。 
图4C是图4A的B部的放大图。 
图5是用以说明图案的疏部和密部的膜厚的晶片截面的示意图。 
图6是绘制等离子体处理中压力和曲率半径的关系的图。 
图7是表示以100％的氧的比例进行氧化处理之后的沟槽上部与下部的TEM照片的图。 
图8是表示在6.7Pa的压力下进行处理之后的沟槽上部与下部的TEM照片的图。 
图9是表示沟槽上部的TEM照片的图。 
具体实施方式
以下，参照附图，说明本发明的优选方式。 
图1是示意地表示适用于本发明的等离子体氧化处理方法的实施的等离子处理装置的一个例子的截面图。该等离子体处理装置具有RLSA微波等离子体处理装置的结构：由具有多个槽缝的平面天线，特别是RLSA(Radial Line Slot Antenna：径向线缝隙天线)向处理室内导入微波产生等离子体，由此，产生高密度且低电子温度的微波等离子体，例如可适用于STI的沟槽内壁的氧化膜处理。 
该等离子体处理装置100，具有结构气密且接地的大致圆筒状的腔室1。在腔室1的底壁1a的大致中央部形成有圆形的开口部10，在底壁1a上设有与该开口部10连通，向下方突出的排气室11。 
腔室1内设置有用于水平支承作为被处理基板的半导体晶片(以下简称“晶片”)W的、由AlN等陶瓷构成的基座2。该基座2由从排气室11的底部中央向上方延伸的圆筒状的AlN等陶瓷构成的支承部件3支承。基座2的外边缘部设有用于引导晶片W的引导环4。此外，基座2中埋设有电阻加热型的加热器5，该加热器5通过加热器电源6供电，加热基座2，由该热量加热作为被处理基板的晶片W。此时，可以在例如室温到800℃的范围内控制处理温度。而且，在腔室1的内周设有由石英构成的圆筒状的衬里(liner)7。此外，在基座2的外周侧，环状地设有用于对腔室1内进行均匀排气的、具有多个排气孔8a的石英制的折流挡板(baffle plate)8，该折流挡板8由多个支柱9支承。 
在基座2上设有相对于基座2的表面可突出或没入的用于支承晶片W升降的晶片支承销(未图示)。 
在腔室1的侧壁上设有形成为环状的气体导入部件15，均匀地形成有气体喷射孔。气体供给系统16连接在该气体导入部件15上。气体导入部件也可以配置为喷淋状。该气体供给系统16具有例如Ar气供给源17、O2气供给源18和H2供给源19，这些气体分别通过气体管路20到达气体导入部件15，从气体导入部件15的气体喷射孔均匀地导入至腔室1内。各个气体管路20上设有质量流量控制器21和其前后的开关阀22。而且，代替上述Ar气，也可以使用其他的稀有气体， 例如Kr、He、Ne、Xe等的气体，此外，如后述所，也可以不含有稀有气体。 
上述排气室11的侧面连接有排气管23，该排气管23上连接有包含高速真空泵的排气装置24。从而，通过使该排气装置24动作，使腔室1内的气体向排气室11的空间11a内均匀地排出，通过排气管23进行排气。由此可以对腔室1高速减压，达到规定的真空度，例如0.133Pa。 
腔室1的侧壁上设有用于在其和邻接等离子体处理装置100的搬送室(未图示)之间搬入搬出晶片W的搬入搬出口25，和开关该搬入搬出口25的闸阀26。 
腔室1的上部为开口部，沿着该开口部的周边部，设置有环状支承部27，该支承部27由电介体例如石英或Al2O3等陶瓷构成，透过微波的微波透过板28通过密封部件29被气密地设置。从而，保持腔室1内的气密性。 
在微波透过板28的上方，以与基座2相对的方式，设有圆板状的平面天线部件31。该平面天线部件31被卡止在腔室1的侧壁上端。例如，在对应8英寸尺寸的晶片W时，平面天线部件31为直径300～400mm，厚度1～数mm(例如5mm)的由导电性材料构成的圆板。具体而言，其结构为，例如由表面镀银或镀金的铜板或铝板构成，以规定的图案贯通多个微波放射孔32(槽缝：slot)而形成。例如图2所示，该微波放射孔32为长沟状，典型地，相邻的微波放射孔32彼此之间配置为“T”字状，这些多个微波放射孔32配置为同心圆状。微波放射孔32的长度和排列间隔根据微波的波长(λg)而决定，例如微波放射孔32的间隔配置为λg/4、λg/2或λg。而且，图2中用Δr表示形成为同心圆状的相邻的微波放射孔32彼此之间的间隔。此外，微波放射孔32也可以形成为圆形、圆弧状等其他形状。而且，微波放射孔32的配置方式并无特别的限制，同心圆状以外也能够配置为例如螺旋状、辐射状。 
在该平面天线部件31的上面设置有滞波件33，该滞波件由具有比真空更大的介电常数的例如由聚四氟乙烯、聚酰亚胺等树脂构成。由于真空中微波的波长变长，该滞波件33具有使微波的波长变短，调整 等离子体的功能。而且，平面天线部件31与微波透过板28之间，滞波件33和平面天线部件31之间，可以分别密接或分离。 
在腔室1的上面以覆盖这些平面天线部件31和滞波件33的方式，设有例如由铝或不锈钢、铜等金属材料构成的屏蔽(shield)盖体34。腔室1的上面和屏蔽盖体34之间由密封部件35密封。屏蔽盖体34上形成有冷却水流路34a，冷却水从此处流通，以冷却屏蔽盖体34、滞波件33、平面天线部件31、微波透过板28。而且，屏蔽盖体34接地。 
在屏蔽盖体34的上壁的中央形成有开口部36，该开口部上连接有波导管37。该波导管37的端部通过匹配电路38与微波发生装置39连接。由此，产生于微波发生装置39的、例如频率为2.45GHz的微波通过波导管37向上述平面天线部件31传送。而且，微波的频率也能够使用8.35GHz、1.98GHz等。 
波导管37具有从上述屏蔽盖体34的开口部36向上方延伸的截面为圆形的同轴波导管37a；和通过模式变换器40连接于该同轴波导管37a的上端部的在水平方向延伸的矩形波导管37b。矩形波导管37b和同轴波导管37a之间的模式变换器40具有将在矩形波导管37b内以TE模式传播的微波变换为TEM模式的功能。在同轴波导管37a的中心延伸存在有内导体41，该内导体41的下端部与平面天线部件31的中心连接而固定。由此，通过同轴波导管37a的内导体41，向平面天线部件31高效均匀地传播微波。 
等离子体处理装置100的各结构部与具有CPU的处理控制器50连接而被控制。在处理控制器50上连接有用户接口51，该用户接口51由工序管理者为了管理等离子体处理装置100而进行命令的输入操作等的键盘和可视化地显示等离子体处理装置100的运转状况的显示器等构成。 
此外，处理控制器50上连接有存储方案的存储部52，该方案记录有用于在处理控制器50的控制下实现在等离子体处理装置100中实施的各种处理的控制程序(软件)或处理条件数据等。 
根据需要，根据来自用户接口51的指令等从存储部52中调出任意的方案在处理控制器50中实施，从而在处理控制器50的控制下在等离子体处理装置100中进行希望的处理。此外，上述控制程序或处 理条件数据等的方案可以存储在计算机可读取的存储介质，例如CD-ROM、硬盘、软盘、闪存等中，或者，也可以从其他的装置例如通过专用线路随时传送，在线使用。 
这样结构的等离子体处理装置100，即使在800℃以下的低温度下也可进行没有损伤(damage free)的等离子体处理，由此，能够形成优质的膜，同时等离子体均匀性优异，能够实现处理的均匀性。 
该等离子体处理装置100如上所述，可适用于STI的沟槽的内壁的氧化处理等目的。在通过等离子体处理装置100进行沟槽的氧化处理时，首先，将闸阀26打开，从搬入搬出口25将形成有沟槽的晶片W搬入腔室1内，载置在基座2上。 
然后，从气体供给系统16的Ar气供给源17和O2供给源18，将Ar气和O2气以规定的流量通过气体导入部件15导入至腔室1内，维持规定的处理压力。作为此时的条件，处理气体中的氧的比例可以为1～100％，优选为25％以上，更优选在75％以上，尤其优选为95％以上。气体流量可从Ar气：0～2000ml/min，O2气10～500ml/min的范围中，以使得相对于全部气体流量来说，氧的比例成为上述值的方式进行选择。此外，处理气体中O2气的分压优选为0.0133Pa～133.3Pa，更优选6.7Pa～133.3Pa。 
此外，在来自Ar气供给源17和O2气供给源18的Ar气和O2气中，能够以规定比率导入来自于H2气供给源19的H2气。此时，H2 的比例优选占处理气体全部的量的0.1～10％，更优选为0.1～5％，尤其优选为0.1～2％。 
此外，腔室内的处理压力能够在1.3～133.3Pa的范围进行选择，例如优选6.7～133.3Pa的范围，更优选6.7～67Pa的范围，尤其优选为6.7～13.3Pa的范围。此外，处理温度可在300～1000℃选择，优选700～1000℃，更优选700～800℃。 
接着，将来自微波发生装置39的微波经由匹配电路38引导至波导管37。微波顺序地通过矩形波导管37b、模式变换器40和同轴波导管37a，供给至平面天线部件31，从平面天线部件31经由微波透过板28，向腔室1内的晶片W的上方空间放射。微波在矩形波导管37b内以TE模式传送，该TE模式的微波在模式变换器40中变换为TEM模 式，在同轴波导管37a内向平面天线部件31传送。此时，微波发生装置39的功率优选为0.5～5kW。 
利用从平面天线部件31经由微波透过板28放射至腔室1内的微波，在腔室1内形成电磁场，将Ar气和O2气等离子体化，通过该等离子体对从形成于晶片W上的凹部中露出的硅表面进行氧化。该微波等离子体通过从平面天线部件31的多个微波放射孔32放射微波，变为大致1×1010～5×1012/cm3或更高的高密度的等离子体，其电子温度为0.5～2eV左右，等离子体密度的均匀性为±5％以下。从而，能够在低温且短时间下进行氧化处理形成薄氧化膜，而且由等离子体中的离子等对氧化膜的损伤小，具有能够形成优质氧化膜的优点。 
接着，参照图3A～图3I、图4和图5，说明将本发明的氧化硅膜的形成方法，应用于STI形成中蚀刻后的沟槽内部的氧化处理的例子。图3A～图3I表示STI中沟槽的形成和之后进行的氧化膜的形成工序。首先，图3A和图3B中，通过例如热氧化等方法在硅基板101上形成SiO2等氧化硅膜102。接着，图3C中，通过例如CVD(化学气相沉积：Chemical Vapor Deposition)在氧化硅膜102上形成Si3N4等氮化硅膜103。然后，图3D中，在氮化硅膜103上涂敷光致抗蚀剂后，通过光刻技术进行图案形成，形成抗蚀剂层104。 
接着，以抗蚀剂层104为蚀刻掩模，通过利用卤素类的蚀刻气体选择性地蚀刻氮化硅膜103和氧化硅膜102，对应于抗蚀剂层104的图案使硅基板101露出(图3E)。即通过氮化硅膜103形成用于沟槽的掩模图案。图3F表示的是使用例如含有氧等的处理气体的含有氧的等离子体，实施所谓灰化处理，除去抗蚀剂层104后的状态。 
图3G中，将氮化硅膜103和氧化硅膜102作为掩模，选择性地对硅基板实施蚀刻，能够形成沟槽110。该蚀刻能够使用包括例如Cl2、HBr、SF6、CF4等卤素或卤素化合物与O2等的蚀刻气体。 
图3H表示的是对STI中形成沟槽时的蚀刻后的晶片W的沟槽110实施等离子体氧化处理的氧化处理工序。通过以下述条件实施该氧化处理工序，可如图3I所示，使在沟槽110的肩部110a具有圆角，且在沟槽110的内面以均匀的膜厚形成氧化膜111。 
作为氧化处理工序的处理气体，可以为含有1％以上O2的气体， 例如能够使用O2与稀有气体的混合气体。此时，也可以不含有稀有气体。此外，O2以外也能够使用例如NO气体、NO2气体、N2O气体。通过使相对全部处理气体的氧的比例(百分比)为1～100％，能够使氧化膜111的膜质致密，同时能够消除沟槽110的不同部位的膜厚差，特别是沟槽上部和沟槽下部的拐角部附近的膜厚差，以均匀的膜厚形成氧化膜111。 
处理气体中的O2的量越高效果越大，优选50％以上，更加优选75％以上，尤其优选95％以上。从而，作为处理气体中的O2的量，例如可以为1～100％，优选25～100％，更加优选50～100％，进一步优选75～100％，尤其优选为95～100％。 
通过这样调节处理气体中的氧的分压，控制等离子体中的氧离子或氧自由基的量，还控制到达沟槽110内部的氧离子或氧自由基的量，由此，能够在拐角部形成圆角，并且能够在沟槽110内形成均匀的氧化硅膜。 
此外，在处理气体中，除O2气之外，也能够以规定比率添加H2 气。此时，H2的量相对全部处理气体的量可以为10％以下，例如0.1～10％的范围，优选在0.5～5％的范围进行选择。 
此外，氧化处理工序的压力优选为1.3～133.3Pa，更优选为6.7～133.3Pa。在上述O2的比例的条件下，使处理压力在133.3Pa以下，由此，能够在沟槽的肩部110a(硅的角部)形成圆角，成为曲面形状。尤其认为，在13.3Pa以下的低压下，与高压(例如高于133.3Pa)相比，由于等离子体中的离子能量变大，离子的氧化作用变强，即氧化速率变快，所以拐角部与平面部的氧化速率的差变小，在沟槽110的肩部110a处的硅的角，氧化均匀地进行，硅的角被去除，形成圆角。此处，肩部110a的圆角的程度(曲率半径r)可由处理气体中的O2的量和处理压力控制，使处理压力在133.3Pa以下，O2的量在1％以上即可。从抑制半导体装置的漏电流的观点出发，该肩部110a的曲率半径r优选为2.8nm以上，更优选为4～8nm。 
此外，通过以处理气体中氧的量在25％以上，且压力在13.3Pa以下的条件进行处理，可使以沟槽110的下部的拐角部110b为中心的、其周围(圆形(round)区域)的氧化膜111，即图3I中符号111a、111b 所示部分的膜厚均匀。 
图4A是示意地表示通过本发明的氧化硅膜的形成方法形成氧化膜111后，晶片W的主要部分的截面结构的图，图中，在图4B中表示用虚线表示的A的放大图，在图4C中表示用虚线表示的B的放大图。 
如图4A、图4B所示，沟槽110的肩部110a的形状按照使内部的硅101的圆角的曲率半径r为例如4nm以上的方式，形成为曲面。此外，如图4A、图4C所示，以沟槽110的底的拐角部110b为中心，其周围(圆形区域)的氧化膜111的膜厚，即拐角部110b的膜厚L3与其两侧的直线区域的分界附近的膜厚L2、L4大致均等地形成。而且，沟槽110的侧壁上部的氧化膜111的膜厚L1和侧壁下部的氧化膜111的膜厚L2也大致相等，消除沟槽110的不同部位的膜厚差。 
此外，通过按照上述条件进行等离子体氧化处理，能够形成晶片W表面的图案结构的膜厚的疏密差小的氧化硅膜。具体而言，例如图5所示，能够大致均等地形成图案密的部分(密部)的氧化膜厚(符号a)和图案稀疏的部分(疏部)的氧化膜厚(符号b)。 
通过本发明的氧化硅膜的形成方法形成氧化膜111之后，根据STI的元件分离区域形成的顺序，由例如CVD法在沟槽110内埋入SiO2 等绝缘膜后，以氮化硅膜103为阻挡层由CMP进行研磨实现平坦化。平坦化之后，通过由蚀刻去除氮化硅膜103和埋入的绝缘膜的上部，能够形成元件分离结构。 
接着，说明确认本发明的效果的实验结果。 
使用图1所述的等离子体处理装置100，对于由STI形成元件分离区域的蚀刻后的沟槽，改变处理压力，实施氧化处理。处理压力为6.7Pa(50mTorr)、13.3Pa(100mTorr)、67Pa(500mTorr)、133.3Pa(1Torr)、667Pa(5Torr)、1267Pa(9.5Torr)。等离子体氧化处理的处理气体使用Ar气和O2气，以相对于全部处理气体的O2气的比例为1％、25％、50％、75％和100％(仅O2)进行处理。 
以使处理气体的全部流量成为500ml/min(sccm)的方式调整氧的比例。处理温度(基板处理温度)为400℃，向等离子体供给的功率为3.5kW，设定处理膜厚为8nm。 
氧化处理后，由透射电子显微镜(Transmission ElectronMicroscopy)照片，根据截面的成像测量沟槽各部的氧化膜111的膜厚与沟槽肩部110a的曲率半径。 
表1表示沟槽肩部110a的曲率半径r的测量结果。而且，由于氧化膜111的膜厚大时圆角也有变大的倾向，表1的上层表示由氧化膜厚L(nm)对曲率半径r(nm)进行规格化后的值[曲率半径r/氧化膜厚L×100]，下层表示曲率半径r。此外，表2表示沟槽上部的氧化膜厚与沟槽下部的氧化膜厚的比(上部的膜厚/下部的膜厚)。而且，图6的图表示该试验中曲率半径与压力之间的关系。从表1和图6中可知，只要处理压力在133.3Pa以下，即使氧的比例为1％也能够获得2.8nm以上的曲率半径。 
此外，图7表示在氧的比例为100％时，不同的压力条件下由透射电子显微镜(TEM)摄取的沟槽上部与下部的形状的照片。此外，图8表示在处理压力为6.7Pa时，不同的氧的比例下的沟槽上部与下部的形状的TEM照片。而且图7和图8中的符号A、B分别表示图4中符号A、符号B所对应的部位。 
[表1] 
Figure 2006800109864A00800121
上层：基于膜厚的标准值 
下层：曲率半径(单位：nm) 
[表2] 
Figure 2006800109864A00800122
Figure 2006800109864A00800131
由表1、图7和图8可知，沟槽肩部110a的曲率半径在氧的比例为25％以上且压力为133.3Pa以下的条件下变大，特别在压力为67Pa以下时表现出显著变大的倾向。 
此外，由表2、图7和图8可知，例如氧的比例为100％的条件下，133.3Pa附近的氧化膜111的膜厚差最大，在其以下的压力下，随着压力变低，沟槽上部与下部的膜厚差有变小的倾向，如为13.3Pa以下，可基本消除膜厚差。 
从而，优选处理气体中的氧的比例为1～100％，在1.33～133.3Pa的范围控制处理压力，实施STI沟槽内的等离子体氧化处理，由此，能够以均匀的膜厚最优地形成拐角部的圆角。 
接着，使用图1所述的等离子体处理装置100，在处理气体的流量为Ar/O2＝500/5ml/min(sccm)的条件中添加氢，流量为0(不添加)、1ml/min(sccm)和5ml/min(sccm)，对STI中蚀刻后的沟槽进行等离子体处理，根据晶片W截面的TEM照片，对形成的沟槽肩部110a的曲率半径，进行测量。 
等离子体氧化处理的处理温度(基板处理温度)为400℃，向等离子体供给的功率为2750W。处理压力为133.3Pa(1Torr)。 
氧化处理后，由透射电子显微镜(Transmission ElectronMicroscopy)照片，根据截面的成像测量沟槽肩部110a的曲率半径。图9表示沟槽肩部110a的曲率半径的测量结果。由图9可知，通过添加氢，曲率半径r变大，沟槽肩部110a的圆角变大。从而，STI沟槽内的等离子体氧化处理中，通过向处理气体中以10％以下，优选0.5～5％，更优选为1～2％的比例添加H2，可以使拐角部的圆角最优化。 
以上说明了本发明的实施方式，本发明并不被上述实施方式制约，可以有种种变形。例如图1中使用由频率300MHz～300GHz的微波激励等离子体的微波等离子体处理装置100，也可以使用由频率为30kHz～300MHz的高频激励等离子体的高频等离子体处理装置。 
此外，举出了RLSA方式的等离子体处理装置100的例子，也可 以使用例如远程等离子体(Remote plasma)方式、ICP方式、ECR方式、表面反射波等离子体方式、磁控管等离子体(Magnetron plasma)方式等的等离子体处理装置。 
此外，上述实施方式中举出了STI的沟槽内的氧化膜形成的例子，此外，也可以利用于例如在多晶硅栅电极的蚀刻后的侧面氧化等的器件制造工序中，将蚀刻后的多晶硅电极的角部形成圆角的情况。 
产业上的可利用性 
本发明可适用于各种半导体装置的制造中，例如通过STI进行元件隔离等。 

Claims (8)

1.一种氧化硅膜的形成方法，其特征在于：
在等离子体处理装置的腔室内，以全部处理气体中的O2气的比例为1％～100％供给氩气和O2气的处理气体，并且使所述腔室内的处理压力为1.3～67Pa，形成所述氩气和O2气的处理气体的等离子体，
由所述等离子体，使在形成于被处理体上的凹部中露出的硅表面氧化，形成氧化硅膜，
利用所述等离子体对所述被处理体进行处理的处理温度为300～1000℃，
通过由具有多个槽缝的平面天线导入微波，形成所述等离子体，
通过形成所述氧化膜，在所述凹部的上端的硅的角部导入曲面形状，
所述凹部的肩部的曲率半径为2.8nm以上。
2.一种氧化硅膜的形成方法，其特征在于，包括：
在腔室内准备具有硅表面露出的凹部的基板的工序；
向所述腔室内供给氩气和O2气的处理气体的工序；
激励所述处理气体，在所述腔室内生成所述氩气和O2气的处理气体的等离子体的工序；和
由所述等离子体，使所述硅表面氧化，在所述凹部内形成氧化硅膜的工序，其中，
所述等离子体在所述全部处理气体中的O2气的比例为1％～100％、并且使所述腔室内的压力为1.3～133.3Pa的条件下生成，由所述等离子体，使所述凹部的所述硅表面氧化，在所述硅表面形成氧化膜，并且使所述凹部的上端的硅的角部形成为曲面形状，
所述肩部的曲率半径为2.8nm以上，
在所述处理气体中添加0.1～10％的比例的H2气，
利用所述等离子体进行处理的处理温度为300～1000℃。
3.一种氧化硅膜的形成方法，其特征在于，包括：
在腔室内准备基板的工序，所述基板具备硅层和依次叠层在该硅层上的氧化硅膜及氮化硅膜，在所述氧化硅膜和所述氮化硅膜上形成有图案开口部，通过所述图案开口部，在所述硅层上形成沟槽，
向所述腔室内供给氩气和O2气的处理气体的工序；
激励所述处理气体，在所述腔室内生成所述氩气和O2气的处理气体的等离子体的工序；和
由所述等离子体，使所述沟槽内的硅表面氧化，在所述沟槽内形成氧化硅膜的工序，其中，
所述等离子体在所述全部处理气体中的O2气的比例为1％～100％、并且使所述腔内的压力为6.7～67Pa的条件下生成，由所述等离子体，使所述沟槽内的所述硅表面氧化，在所述硅表面形成氧化膜，并且使所述沟槽的硅的角部形成为曲面形状，
利用所述等离子体进行处理的处理温度为300～1000℃。
4.如权利要求1～3中任一项所述的氧化硅膜的形成方法，其特征在于：
所述处理气体中的氧的比例为25～100％。
5.如权利要求1～3中任一项所述的氧化硅膜的形成方法，其特征在于：
所述处理气体含有0.1～10％的氢气。
6.如权利要求3所述的氧化硅膜的形成方法，其特征在于：
所述肩部的曲率半径为2.8nm以上。
7.如权利要求2或3所述的氧化硅膜的形成方法，其特征在于：
所述等离子体供给源具备具有多个槽缝的平面天线，
通过由具有多个槽缝的平面天线导入微波，形成所述等离子体。
8.一种等离子体处理装置，其特征在于，具有：
用于对被处理基板进行处理的可真空排气的腔室；
用于将所述被处理基板加热并进行支承的基座；
在所述腔室内产生等离子体的等离子体发生机构；
气体导入部件，其设置在所述腔室的侧壁，具有用于向所述腔室内导入氩气和O2气的处理气体的气体喷射孔；
设置在所述腔室内周的石英的衬里；
设置在所述基座外周侧的环状的石英制的折流挡板；和
控制部，其进行控制，使得经由所述气体导入部件向所述腔室内导入所述氩气和O2气的处理气体，使得全部处理气体中的O2气的比例为1％～100％，并且将所述腔室内的处理压力设定为1.3～67Pa，由所述等离子体发生机构形成所述氩气和O2气的处理气体的等离子体，由所述氩气和O2气的处理气体的等离子体，使在形成于所述被处理基板上的凹部中露出的硅表面氧化，形成氧化硅膜，并且，
所述控制部进行控制，对所述被处理基板进行加热并将处理温度控制在300～1000℃，并且使得被处理基板的所述凹部的肩部的曲率半径为2.8nm以上，从而形成氧化硅膜。
CN2006800109864A 2005-03-31 2006-03-28 氧化硅膜的制造方法和等离子体处理装置 Expired - Fee Related CN101156233B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP103653/2005 2005-03-31
JP2005103653 2005-03-31
PCT/JP2006/306283 WO2006106666A1 (ja) 2005-03-31 2006-03-28 シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
CN101156233A CN101156233A (zh) 2008-04-02
CN101156233B true CN101156233B (zh) 2010-12-08

Family

ID=37073232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800109864A Expired - Fee Related CN101156233B (zh) 2005-03-31 2006-03-28 氧化硅膜的制造方法和等离子体处理装置

Country Status (7)

Country Link
US (1) US20090239352A1 (zh)
EP (1) EP1865548A4 (zh)
JP (1) JP5073482B2 (zh)
KR (1) KR100945322B1 (zh)
CN (1) CN101156233B (zh)
TW (1) TWI390072B (zh)
WO (1) WO2006106666A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7812375B2 (en) * 2003-05-28 2010-10-12 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
JP5229711B2 (ja) 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
KR100869742B1 (ko) * 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 반도체 소자의 소자 분리막 형성 방법
JP4969304B2 (ja) * 2007-04-20 2012-07-04 東京エレクトロン株式会社 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
US8420456B2 (en) 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
KR101038615B1 (ko) * 2007-12-27 2011-06-03 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR101041141B1 (ko) * 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101049801B1 (ko) * 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
JP5629098B2 (ja) * 2010-01-20 2014-11-19 東京エレクトロン株式会社 シリコン基板上のパターン修復方法
JP2012216667A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法
JP2012216632A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法、及び素子分離方法
JP6235785B2 (ja) 2013-03-18 2017-11-22 日本電子材料株式会社 プローブカード用ガイド板およびプローブカード用ガイド板の製造方法
US9728646B2 (en) 2015-08-28 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Flat STI surface for gate oxide uniformity in Fin FET devices
CN114639602A (zh) * 2020-12-15 2022-06-17 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN112289737B (zh) * 2020-12-25 2021-05-14 晶芯成(北京)科技有限公司 一种半导体结构的制造方法
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20240177990A1 (en) * 2022-11-29 2024-05-30 Applied Materials, Inc. Oxidation conformality improvement with in-situ integrated processing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
EP1300876A4 (en) * 2001-03-28 2005-12-07 Tadahiro Ohmi PLASMA TREATMENT DEVICE
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
US7381595B2 (en) * 2004-03-15 2008-06-03 Sharp Laboratories Of America, Inc. High-density plasma oxidation for enhanced gate oxide performance
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US6855647B2 (en) * 2003-04-02 2005-02-15 Hewlett-Packard Development Company, L.P. Custom electrodes for molecular memory and logic devices
US6753237B1 (en) * 2003-04-28 2004-06-22 Macronix International Co., Ltd. Method of shallow trench isolation fill-in without generation of void
JP4694108B2 (ja) * 2003-05-23 2011-06-08 東京エレクトロン株式会社 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
US7521316B2 (en) * 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Masato Tabakomori.Low-temperature Si oxidation using inductively coupledoxygen-argon mixed plasma.Jpn.J.Appl.Phys.36 9A.1997,36(9A),5409-5415.
Masato Tabakomori.Low-temperature Si oxidation using inductively coupledoxygen-argon mixed plasma.Jpn.J.Appl.Phys.36 9A.1997,36(9A),5409-5415. *

Also Published As

Publication number Publication date
US20090239352A1 (en) 2009-09-24
EP1865548A4 (en) 2011-01-05
WO2006106666A1 (ja) 2006-10-12
KR20070107142A (ko) 2007-11-06
CN101156233A (zh) 2008-04-02
TW200704815A (en) 2007-02-01
EP1865548A1 (en) 2007-12-12
JPWO2006106666A1 (ja) 2008-09-11
TWI390072B (zh) 2013-03-21
JP5073482B2 (ja) 2012-11-14
KR100945322B1 (ko) 2010-03-08

Similar Documents

Publication Publication Date Title
CN101156233B (zh) 氧化硅膜的制造方法和等离子体处理装置
KR101088233B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
TWI492297B (zh) 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置
US8119530B2 (en) Pattern forming method and semiconductor device manufacturing method
KR100956705B1 (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
US8006640B2 (en) Plasma processing apparatus and plasma processing method
TWI487027B (zh) Plasma oxidation treatment method
KR100914542B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 이 플라즈마 처리 장치를 제어하는 컴퓨터 판독 가능한 기억 매체
CN101523576B (zh) 等离子体氧化处理方法
KR101380094B1 (ko) 반도체 장치의 제조 방법
CN101517716B (zh) 硅氧化膜的形成方法、等离子体处理装置
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR20100019469A (ko) 마이크로파 플라즈마 처리 장치 및 마이크로파 플라즈마 처리 방법, 및 마이크로파 투과판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20140328