JP4001498B2 - 絶縁膜の形成方法及び絶縁膜の形成システム - Google Patents

絶縁膜の形成方法及び絶縁膜の形成システム Download PDF

Info

Publication number
JP4001498B2
JP4001498B2 JP2002097906A JP2002097906A JP4001498B2 JP 4001498 B2 JP4001498 B2 JP 4001498B2 JP 2002097906 A JP2002097906 A JP 2002097906A JP 2002097906 A JP2002097906 A JP 2002097906A JP 4001498 B2 JP4001498 B2 JP 4001498B2
Authority
JP
Japan
Prior art keywords
plasma
film
insulating film
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002097906A
Other languages
English (en)
Other versions
JP2003297822A (ja
Inventor
卓也 菅原
吉秀 多田
源志 中村
成則 尾▲崎▼
敏雄 中西
勝 佐々木
征嗣 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002097906A priority Critical patent/JP4001498B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to PCT/JP2003/004091 priority patent/WO2003083925A1/ja
Priority to TW092107316A priority patent/TWI228774B/zh
Priority to US10/509,370 priority patent/US7446052B2/en
Priority to KR1020047012721A priority patent/KR100782954B1/ko
Priority to AU2003221023A priority patent/AU2003221023A1/en
Priority to US10/509,351 priority patent/US20050155345A1/en
Publication of JP2003297822A publication Critical patent/JP2003297822A/ja
Application granted granted Critical
Publication of JP4001498B2 publication Critical patent/JP4001498B2/ja
Priority to US12/145,971 priority patent/US7662236B2/en
Priority to US12/647,902 priority patent/US20100096707A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component

Description

【０００１】
【発明の属する技術分野】
本発明は、様々な特性（例えば、極薄膜厚の制御や、高い清浄度等）に優れた絶縁膜を効率よく（例えば、一つの反応室で様々な工程を行うことによる小さいフットプリントや、同一の動作原理の反応室で様々な工程を行うことによる操作性の簡略化、装置間のクロスコンタミネーションの抑制等）製造する方法に関する。本発明の電子デバイス材料の製造方法は、例えば半導体ないし半導体デバイス（例えば、特性に優れたゲート絶縁膜を有するＭＯＳ型半導体構造を有するもの）用の材料を形成するために好適に使用することが可能である。
【０００２】
【従来の技術】
本発明は半導体ないし半導体装置、液晶デバイス等の電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体装置（devices）の背景技術を例にとって説明する。
【０００３】
シリコンを始めとする半導体ないし電子デバイス材料用基材には、酸化膜を始めとする絶縁膜の形成、ＣＶＤ等による成膜、エッチング等の種々の処理が施される。
【０００４】
近年の半導体デバイスの高性能化は、トランジスタを始めとする該デバイスの微細化技術の上に発展してきたといっても過言ではない。現在も更なる高性能化を目指してトランジスタの微細化技術の改善がなされている。近年の半導体装置の微細化、および高性能化の要請に伴い、（例えば、リーク電流の点で）より高性能な絶縁膜に対するニーズが著しく高まって来ている。これは、従来の比較的に集積度が低いデバイスにおいては事実上問題とならなかったような程度のリーク電流であっても、近年の微細化・高集積化および／又は高性能化したデバイスにおいては、シビアな問題を生ずる可能性があるためである。特に、近年始まった、いわゆるユビキタス社会（何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会）における携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が極めて重要な課題となる。
【０００５】
典型的には、例えば、次世代ＭＯＳトランジスタを開発する上で、上述したような微細化技術が進むにつれてゲート絶縁膜の薄膜化が限界に近づいてきており、克服すべき大きな課題が現れてきた。すなわち、プロセス技術としては現在ゲート絶縁膜として用いられているシリコン酸化膜（ＳｉＯ2）を極限（１〜２原子層レベル）まで薄膜化することは可能であるものの、２ｎｍ以下の膜厚まで薄膜化を行った場合、量子効果によるダイレクトトンネルによるリーク電流の指数関数的な増加が生じ、消費電力が増大してしまうという問題点である。
【０００６】
現在、ＩＴ（情報技術）市場はデスクトップ型パーソナルコンピュータや家庭電話等に代表される固定式電子デバイス（コンセントから電力を供給するデバイス）から、インターネット等にいつでもどこでもアクセスできる「ユビキタス・ネットワーク社会」への変貌を遂げようとしている。従って、ごく近い将来に、携帯電話やカーナビゲーションゲーションシステムなどの携帯端末が主流となると考えられる。このような携帯端末は、それ自体が高性能デバイスであることが要求されるが、これと同時に、上記の固定式デバイスではそれほど必要とされない小型、軽量かつ長時間使用に耐えうる機能を備えていることが前提となる。よって、携帯端末においては、これらの高性能化を図りつつ、しかも消費電力の低減化が極めて重要な課題となっている。
【０００７】
典型的には、例えば、次世代ＭＯＳトランジスタを開発する上で、高性能のシリコンＬＳＩの微細化を追求していくとリーク電流が増大して、消費電力も増大するという問題が生じている。そこで性能を追求しつつ消費電力を少なくするためには、ＭＯＳトランジスタのゲートリーク電流を増加させずにトランジスタの特性を向上させることが必要となる。
【０００８】
このような微細化および特性の向上を両立させるためには、良質で且つ薄い（例えば、膜厚が１５Ａ；オングストロ−ム以下程度）絶縁膜の形成が不可欠である。
【０００９】
【発明が解決しようとする課題】
しかしながら、良質で且つ薄い絶縁膜の形成は極めて困難である。例えば、従来の熱酸化法またはＣＶＤ（化学気相堆積法）により、このような絶縁膜を成膜した場合には、膜質または膜厚のいずれか一方の特性が不充分であった。
【００１０】
本発明の目的は、上記した従来技術の欠点を解消した電子デバイス用基材上の薄い絶縁膜の形成方法を提供することにある。
【００１１】
本発明の他の目的は、その後の処理（ＣＶＤ等による成膜、エッチング等）を好適に行うことが可能な、膜質または膜厚のいずれも優れた絶縁膜を与えることができる、電子デバイス用基材表面の薄い絶縁膜の形成方法を提供することにある。
本発明の更に他の目的は、同一の動作原理を用いて上記絶縁膜の形成に関する様々な工程を行うことで、装置形体の簡略化を実現し、特性の優れた絶縁膜を効率よく形成することにある。
【００１２】
【課題を解決するための手段】
本発明者は鋭意研究の結果、従来のような一つの装置で一つの工程を行うだけではなく、一つの装置で様々な工程を行うことが可能な方法を用いて絶縁膜を形成することが上記目的達成の為に極めて効果的であることを見出した。
【００１３】
本発明による電子デバイス用基材表面の絶縁膜の形成方法は上記知見に基づくものであり、より詳しくは、電子デバイス用基材上に絶縁膜を形成するプロセスにおいて、該工程に含まれる絶縁膜特性を制御する２以上の工程が、同一の動作原理下で行われることを特徴とするものである。
本発明においては、例えば、電子デバイス用基材に少なくとも希ガスを含む処理ガスを用いたプラズマを照射することでクリーニング効果を得るものや、同様のプラズマに酸素や窒素を含むことで酸化や窒化を行うもの、酸化膜を始めとする酸素原子を含む絶縁膜に同様のプラズマに少なくとも水素を含むことで絶縁膜の厚さを低減させることができる。
【００１４】
上記構成を有する本発明の絶縁膜の形成方法によれば例えば、膜質に重点を置いて任意の厚さの膜を形成した後に、特定のプラズマ処理により薄膜化することにより、任意の膜厚の絶縁膜が容易に得ることができる。
【００１５】
【発明の実施の形態】
以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
【００１６】
（絶縁膜の形成方法）
【００１７】
本発明においては、電子デバイス用基材に少なくとも希ガスを含む処理ガスを用いたプラズマを照射することでクリーニング効果を得るものや、同様のプラズマに酸素や窒素を含むことで酸化や窒化を行うもの、酸化膜を始めとする酸素原子を含む絶縁膜に同様のプラズマに少なくとも水素を含むことで絶縁膜の厚さを低減させるなどの２以上の工程を任意に組み合わせることで、極めて薄い（１５Ａ以下）絶縁膜を形成することができる。本発明の絶縁膜の形成方法の適用の対象は特に制限されないが、本発明は、例えば、成膜条件等に敏感な高誘電率（Ｈｉｇｈ−ｋ）材料の成膜に特に適した表面を有する、薄い絶縁膜を与える。
【００１８】
（形成される絶縁膜）
本発明により形成可能な絶縁膜の組成、厚さ、形成法、特性は以下の通りである。
組成：酸化膜、酸窒化膜、窒化膜
形成法：少なくとも希ガスを含むプラズマを用いた単一の容器内において、電子基材上に洗浄、酸化、窒化、薄膜化の１または２以上の工程が施されたもの。もしくは、同一の動作原理により形成される少なくとも希ガスを含むプラズマを複数の容器内に発生させ、電子基材上に洗浄、酸化、窒化、薄膜化の工程が施されたもの。
厚さ：物理的薄膜 ５Ａ〜２０Ａ
【００１９】
（膜質および膜厚の評価）
【００２０】
本発明により得られた薄い絶縁膜の膜質および膜厚の程度は、例えば、該表面上に実際にＨｉｇｈ−ｋ材料を成膜することにより、好適に評価することができる。この際に良質なＨｉｇｈ−ｋ材料膜が得られたか否かは、例えば、例えば、文献（ＶＬＳＩデバイスの物理 岸野正剛、小柳光正著 丸善Ｐ６２〜Ｐ６３）に記載されたような標準的なＭＯＳ半導体構造を形成して、そのＭＯＳの特性を評価することにより、上記絶縁膜自体の特性評価に代えることができる。このような標準的なＭＯＳ構造においては、該構造を構成する絶縁膜の特性が、ＭＯＳ特性に強い影響を与えるからである。
【００２１】
このようなＭＯＳ構造の形成としては、例えば、後述する実施例１の条件で、そのＨｉｇｈ−ｋ材料膜を含むＭＯＳキャパシタを形成することができる。このように実施例１の条件で、Ｈｉｇｈ−ｋ材料膜を含むＭＯＳキャパシタを形成した場合に、本発明においては、下記のような（１）フラットバンド特性または（２）リーク特性（より好ましくは、これらの両方）が得られることが好ましい。
【００２２】
（１）好ましいフラットバンド特性：熱酸化膜と比較して±５０ｍＶ以内
【００２３】
（２）リーク特性：熱酸化膜と比較して１桁以下の低減
【００２４】
（後の処理との組合せ）
【００２５】
本発明の絶縁膜の形成方法により得られる薄い絶縁膜は、種々の続く処理に適したものとなる。このような「後の処理」は、特に制限されず、酸化膜の形成、ＣＶＤ等による成膜、エッチング等の種々の処理であってよい。本発明の絶縁膜の形成方法は、低温で行うことが可能であるため、その後の処理も比較的低温（好ましくは６００℃以下、更には５００℃以下）の温度条件下の処理と組み合わせた場合に、特に効果的である。その理由は、本発明を用いることで、デバイス作製工程においてもっとも高温を必要とする工程の一つである酸化膜の形成を低温で行うことが可能となっているため、高い熱履歴を避けたデバイス作製が可能となっているからである。
【００２６】
（電子デバイス用基材）
【００２７】
本発明において使用可能な上記の電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の１種または２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、シリコンゲルマニウムを主成分とする材料等が挙げられる。
【００２８】
（処理ガス）
【００２９】
本発明において使用可能な処理ガスは、少なくとも希ガスを含む限り特に制限されず、電子デバイス製造に使用可能な公知の処理ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。このような処理ガス（希ガス）の例としては、例えば、Ａｒ、Ｈｅ、Ｋｒ、Ｘｅ、Ｏ2、Ｎ2、Ｈ2、ＮＨ3が挙げられる。
【００３０】
（処理ガス条件）
【００３１】
本発明の絶縁膜の形成においては、得られるべき薄い絶縁膜の特性の点からは、下記の条件が好適に使用できる。
【００３２】
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：５００〜３０００ｓｃｃｍ、より好ましくは１０００〜２０００ｓｃｃｍ、
【００３３】
洗浄工程では、少なくとも希ガスを含む処理ガスで、さらに水素ガスを添加することができる。水素ガスの流量はＨ2：０〜１００ｓｃｃｍ、より好ましくは０〜５０ｓｃｃｍである。
酸化工程では、少なくとも希ガスと酸素を含む処理ガスで、酸素ガス流量はＯ２：１０〜５００ｓｃｃｍ、より好ましくは１０〜２００ｓｃｃｍである。
窒化工程では、少なくとも希ガスと窒素を含む処理ガスで、窒素ガス流量はＮ２：３〜３００ｓｃｃｍ、より好ましくは２０〜２００ｓｃｃｍである。
エッチング工程では少なくとも希ガスと水素を含む処理ガスで、水素ガス流量はＨ２：０〜１００ｓｃｃｍ、より好ましくは０〜５０ｓｃｃｍである。
【００３４】
温度：室温２５℃〜５００℃、より好ましくは２５０〜５００℃、特に好ましくは２５０〜４００℃
【００３５】
圧力：３〜５００Ｐａ、より好ましくは７〜２６０Ｐａ、
【００３６】
マイクロ波：１〜５Ｗ／ｃｍ2、より好ましくは２〜４Ｗ／ｃｍ2、特に好ましくは２〜３Ｗ／ｃｍ2
本発明において使用可能なプラズマは特に制限されないが、均一な薄膜化が容易に得られる点からは、電子温度が比較的に低くかつ高密度なプラズマを用いることが好ましい。
【００３７】
（好適なプラズマ）
【００３８】
本発明において好適に使用可能なプラズマの特性は、以下の通りである。
【００３９】
電子温度：０．５〜２．０ｅＶ
【００４０】
密度：１Ｅ１０〜５Ｅ１２／ｃｍ3
【００４１】
プラズマ密度の均一性：±１０％
【００４２】
（平面アンテナ部材）
【００４３】
本発明の絶縁膜の形成方法においては、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを形成することが好ましい。本発明においては、このような優れた特性を有するプラズマを用いて酸窒化膜の形成を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。本発明においては、更に、（従来のプラズマを用いた場合に比べ）平面アンテナ部材を介してマイクロ波を照射することにより、より好適に薄膜化された絶縁膜の形成が容易であるという利点が得られる。
【００４４】
本発明によれば、薄膜化された絶縁膜を形成することができる。したがって、この薄膜化された絶縁膜上に他の層（例えば、他の絶縁層）を形成することにより、特性に優れた半導体装置の構造を形成することが容易となる。本発明により薄膜化された絶縁膜は、該薄膜化絶縁膜の表面上へのＨｉｇｈ−ｋ材料膜の成膜に特に適している。
【００４５】
（Ｈｉ−ｋ材料）
【００４６】
本発明において使用可能なＨｉｇｈ−ｋ材料は特に制限されないが、物理的膜厚を増加させる点からは、ｋ（比誘電率）の値が７以上、更には１０以上のものが好ましい。
【００４７】
このようなＨｉｇｈ−ｋ材料の例としては、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｔａ2Ｏ5、およびＺｒＳｉＯ、ＨｆＳｉＯ等のシリケート；ＺｒＡｌＯ等のアルミネートからなる群から選択される１又は２以上のものが好適に使用可能である。
【００４８】
（同一容器内における処理）
【００４９】
以下に述べる「同一の容器内」とは、ある工程の後に、被処理基材を、該容器の壁を通過させることなく、続く処理に供することをいう。複数の容器を組み合わせてなる、いわゆる「クラスタ」構造を用いた場合、該クラスタを構成する異なる容器間の移動があった場合は、本発明にいう「同一の容器内」ではないものとする。
【００５０】
本発明において、このように「同一の容器内」で、処理すべき基材（シリコン基板等）を大気へ暴露することなく、連続的に複数の工程を同一の原理を持った反応室内で行うことが可能となり、例えば一つの反応室ですべての工程を行うことでフットプリントの低減が実現できる。また、各工程を別の反応室で処理する場合も、動作原理が同じ反応室を並べるため、ガス配管や操作パネルを同一のものにすることも可能であり、優れたメンテナンス、操作性を実現できる。更に、同一の装置であるために装置間の持ち込み汚染の可能性は低く、複数の反応室を持つクラスター構成とした場合でも、処理順番を様々に変えることが可能である。この方法を用いると様々な特性を持つゲート絶縁膜の作製が可能となる。
【００５１】
本発明を用いて作製された酸化膜または酸窒化膜をそのままゲート絶縁膜として使用することも可能であるが、本発明を用いて極薄（〜１０Ａ；オングストロ−ム）の酸化膜または酸窒化膜を形成し、その上にＨｉｇｈ−ｋなどの高誘電率を持つ物質を成膜することで、Ｈｉｇｈ−ｋ物質単独でゲート絶縁膜を形成した場合よりも界面特性、例えばトランジスタのキャリア移動度の高い積層ゲート絶縁膜構造（ゲートスタック構造）を作ることも可能となる。
【００５２】
（半導体構造の好適な特性）
【００５３】
本発明の絶縁膜の形成方法を適用すべき範囲は特に制限されないが、本発明により形成可能な清浄化された表面は、その上にＭＯＳ構造のゲート絶縁膜（例えばＨｉｇｈ−ｋ材料を含むゲート絶縁膜）を形成する際に、特に好適に利用することができる。
【００５４】
（ＭＯＳ半導体構造の好適な特性）
【００５５】
本発明により清浄化された基材上に形成可能な極めて薄く、しかも良質な絶縁膜は、半導体装置の絶縁膜（特にＭＯＳ半導体構造のゲート絶縁膜）として特に好適に利用することができる。
【００５６】
本発明によれば、下記のように好適な特性を有するＭＯＳ半導体構造を容易に製造することができる。なお、本発明により形成した酸窒化膜の特性を評価する際には、例えば、文献（ＶＬＳＩデバイスの物理 岸野正剛、小柳光正著 丸善Ｐ６２〜Ｐ６３）に記載されたような標準的なＭＯＳ半導体構造を形成して、そのＭＯＳの特性を評価することにより、上記酸窒化膜の自体の特性評価に代えることができる。このような標準的なＭＯＳ構造においては、該構造を構成する酸窒化膜の特性が、ＭＯＳ特性に強い影響を与えるからである。
【００５７】
（製造装置の一態様）
【００５８】
以下、本発明の形成方法の好適な一態様について説明する。
【００５９】
まず本発明の電子デバイス材料の製造方法によって製造可能な半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えたＭＯＳ構造を有する半導体装置を図１を参照しつつ説明する。
【００６０】
図１（ａ）を参照して、この図１（ａ）において参照番号１はシリコン基板、１１はフィールド酸化膜、２はゲート絶縁膜であり、１３はゲート電極である。上述したように、本発明の形成方法によれば極めて薄く且つ良質なゲート絶縁膜２を形成することができる。このゲート絶縁膜２は、図１（ｂ）に示すように、シリコン基板１との界面に形成された、品質の高い絶縁膜からなる。例えば２．５ｎｍ程度の厚さの酸化膜２により構成されている。
【００６１】
この例では、この品質の高い酸化膜２は、Ｏ2および希ガスを含む処理ガスの存在下で、Ｓｉを主成分とする被処理基体に、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することによりプラズマを形成し、このプラズマを用いて前記被処理基体表面に形成されたシリコン酸化膜（以下「ＳｉＯ2膜」という）からなることが好ましい。このようなＳｉＯ2膜を用いた際には、後述するように、相間の界面特性（例えば、界面準位）が良好で、且つＭＯＳ構造とした際に良好なゲートリーク特性を得ることが容易という特徴がある。
【００６２】
図１に示す態様においては、このシリコン酸化膜２の窒化処理された表面の上には、更にシリコン（ポリシリコンまたはアモルファスシリコン）を主成分とするゲート電極１３が形成されている。
【００６３】
（製造方法の一態様）
【００６４】
次に、このようなシリコン酸化膜２、更にその上にゲート電極１３が配設された電子デバイス材料の製造方法について説明する。
【００６５】
図２は本発明の電子デバイス材料の製造方法を実施するための半導体製造装置３０の全体構成の一例を示す概略図（模式平面図）である。
【００６６】
図２に示すように、この半導体製造装置３０のほぼ中央には、ウエハＷ（図２）を搬送するための搬送室３１が配設されており、この搬送室３１の周囲を取り囲むように、ウエハに種々の処理を行うためのプラズマ処理ユニット３２、３３、各処理室間の連通／遮断の操作を行うための二機のロードロックユニット３４および３５、種々の加熱操作を行うための加熱ユニット３６、およびウエハに種々の加熱処理を行うための加熱反応炉４７が配設されている。なお、加熱反応炉４７は、上記半導体製造装置３０とは別個に独立して設けてもよい。
【００６７】
ロードロックユニット３４、３５の横には、種々の予備冷却ないし冷却操作を行うための予備冷却ユニット４５、冷却ユニット４６がそれぞれ配設されている。
【００６８】
搬送室３１の内部には、搬送アーム３７および３８が配設されており、前記各ユニット３２〜３６との間でウエハＷ（図２）を搬送することができる。
【００６９】
ロードロックユニット３４および３５の図中手前側には、ローダーアーム４１および４２が配設されている。これらのローダーアーム４１および４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れすることができる。
【００７０】
なお、図２中のプラズマ処理ユニット３２、３３としては、同型のプラズマ処理ユニットが二基並列してセットされている。
【００７１】
更に、これらプラズマ処理ユニット３２およびユニット３３は、ともにシングルチャンバ型ＣＶＤ処理ユニットと交換することが可能であり、プラズマ処理ユニット３２や３３の位置に一基または二基のシングルチャンバ型ＣＶＤ処理ユニットをセットすることも可能である。
【００７２】
プラズマ処理が二基の場合、例えば、処理ユニット３２でＳｉＯ2膜を形成した後、処理ユニット３３でＳｉＯ2膜を表面窒化する方法を行っても良く、また処理ユニット３２および３３で並列にＳｉＯ2膜形成とＳｉＯ2膜の表面窒化を行っても良い。或いは別の装置でＳｉＯ2膜形成を行った後、処理ユニット３２および３３で並列に表面窒化を行うこともできる。
【００７３】
（ゲート絶緑膜成膜の一態様）
【００７４】
図３はゲート絶緑膜２の成膜に使用可能なプラズマ処理ユニット３２（３３）の垂直方向の模式断面図である。
【００７５】
図３を参照して、参照番号５０は、例えばアルミニウムにより形成された真空容器である。この真空容器５０の上面には、基板（例えばウエハＷ）よりも大きい開口部５１が形成されており、この開口部５１を塞ぐように、例えば石英や酸化アルミニウム等の誘電体により構成された偏平な円筒形状の天板５４が設けられている。この天板５４の下面である真空容器５０の上部側の側壁には、例えばその周方向に沿って均等に配置した１６箇所の位置にガス供給管７２が設けられており、このガス供給管７２からＯ2 や希ガス、Ｎ2およびＨ2等から選ばれた１種以上を含む処理ガスが、真空容器５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
【００７６】
天板５４の外側には、複数のスロットを有する平面アンテナ部材、例えば銅板により形成されたスロットプレインアンテナ（Slot Plane Antenna；ＳＰＡ）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３は、ＳＰＡ６０に下縁が接続された偏平な平板状導波路６３Ａと、この平板状導波路６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
【００７７】
ここで、本発明においては、ＵＨＦとマイクロ波とを含めて高周波領域と呼ぶものとする。すなわち、高周波電源部より供給される高周波電力は３００ＭＨｚ以上のＵＨＦや１ＧＨｚ以上のマイクロ波を含む、３００ＭＨｚ以上２５００ＭＨｚ以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
【００７８】
前記円筒形導波管６３Ｂの内部には、導電性材料からなる軸部６２の、一端側がＳＰＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
【００７９】
また真空容器５０内には、天板５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。更に真空容器５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
【００８０】
（ＳＰＡの一態様）
【００８１】
図４は本発明の電子デバイス材料の製造装置に使用可能なＳＰＡ６０の一例を示す模式平面図である。
【００８２】
この図４に示したように、このＳＰＡ６０では、表面に複数のスロット６０ａ、６０ａ、…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
【００８３】
（加熱反応炉の一態様）
【００８４】
図５は本発明の電子デバイス材料の製造装置に使用可能な加熱反応炉４７の一例を示す垂直方向の模式断面図である。
【００８５】
図５に示すように、加熱反応炉４７の処理室８２は、例えばアルミニウム等により気密可能な構造に形成されている。この図５では省略されているが、処理室８２内には加熱機構や冷却機構を備えている。
【００８６】
図５に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、ゲート電極形成の原料となる、例えばシラン等の各種のガス（電極形成ガス）を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。
【００８７】
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる排気手段（図示せず）に接続されている。この排気手段により、処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
【００８８】
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
【００８９】
この図５に示した態様においては、ウエハＷと略同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
【００９０】
この載置台８７は、必要に応じて、載置したウエハＷを回転できるような機構になっている。
【００９１】
図５中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図５中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示せず）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。
【００９２】
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
【００９３】
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
【００９４】
（絶縁膜形成の態様）
【００９５】
次に、上述した装置を用いて、ウエハＷ上にゲート絶縁膜２からなる絶縁膜を形成する方法の好適な一例について説明する。
【００９６】
図７は本発明の方法における（クリーニング処理後の）各工程の流れの一例を示すフローチャートである。
【００９７】
図７を参照して、まず、前段の工程でウエハＷ表面にフィールド酸化膜１１（図１（ａ））を形成する。この酸化膜１１は、（例えば、上述したＳＰＡ等を用いて）プラズマ処理により形成することもできる。
【００９８】
次いでプラズマ処理ユニット３２（図２）内の真空容器５０の側壁に設けたゲートバルブ（図示せず）を開いて、搬送アーム３７、３８により、前記シリコン基板１表面にフィールド酸化膜１１が形成されたウエハＷを載置台５２（図３）上に載置する。
【００９９】
続いてゲートバルブを閉じて内部を密閉した後、真空ポンプ５５により排気管５３を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部６１より例えば１．８０ＧＨｚ（２２００Ｗ）のマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０および天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【０１００】
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、更に平板状導波路６３Ａを径方向に伝送していき、ＳＰＡ６０のスロット６０ａより放射され、天板５４を透過して真空容器５０に導入される。この際マイクロ波を用いているため高密度・低電子程度のプラズマが発生し、またマイクロ波をＳＰＡ６０の多数のスロット６０ａから放射しているため、このプラズマが均一な分布なものとなる。
【０１０１】
次いで、載置台５２の温度を調節してウエハＷを例えば４００℃に加熱しながら、ガス供給管７２より酸化膜形成用の処理ガスであるクリプトンやアルゴン等の希ガスと、Ｏ2 ガスとを、それぞれ２０００ｓｃｃｍ、２００ｓｃｃｍの流量で導入して第１の工程（酸化膜の形成）を実施する。
【０１０２】
この工程では、導入された処理ガスはプラズマ処理ユニット３２内にて発生したプラズマ流により活性化（ラジカル化）され、このプラズマにより図８（ａ）の模式断面図に示すように、シリコン基板１の表面が酸化されて酸化膜（ＳｉＯ2膜）２が形成される。こうしてこの酸化処理を例えば４０秒間行い、２．５ｎｍの厚さのゲート酸化膜またはゲート酸窒化膜用下地酸化膜（下地ＳｉＯ2膜）２を形成することができる。
【０１０３】
次に、ゲートバルブ（図示せず）を開き、真空容器５０内に搬送アーム３７、３８（図２）を進入させ、載置台５２上のウエハＷを受け取る。この搬送アーム３７、３８はウエハＷをプラズマ処理ユニット３２から取り出した後、隣接するプラズマ処理ユニット３３内の載置台にセットする（ステップ２）。また、用途により、ゲート酸化膜を窒化せずに熱反応炉４７に移動する場合もある。
【０１０４】
（窒化含有層形成の態様）
【０１０５】
次いで、必要に応じて、このプラズマ処理ユニット３３内でウエハＷ上に表面窒化処理が施され、先に形成された下地酸化膜（下地ＳｉＯ2）２の表面上に窒化含有層２１（図７（ｂ））が形成される。
【０１０６】
この表面窒化処理の際には、例えば、真空容器５０内にて、ウエハ温度が例えば４００℃、プロセス圧力が例えば６６．７Ｐａ（５００ｍＴｏｒｒ）の状態で、容器５０内にガス導入管よりアルゴンガスと、Ｎ2 ガスとを、それぞれ１０００ｓｃｃｍ、４０ｓｃｃｍの流量で導入する。
【０１０７】
その一方で、マイクロ波電源部６１より例えば２Ｗ／ｃｍ2のマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０ｂおよび天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【０１０８】
この工程（表面窒化）では、導入されたガスはプラズマ化し、窒素ラジカルが形成される。この窒素ラジカルがウエハＷ上面上のＳｉＯ2膜上で反応し、比較的短時間でＳｉＯ2膜表面を窒化する。このようにして図７（ｂ）に示すように、ウエハＷ上の下地酸化膜（下地ＳｉＯ2膜）２の表面に窒素含有層２１が形成される。
【０１０９】
この窒化処理を例えば２０秒行うことで、換算膜厚２ｎｍ程度の厚さのゲート酸窒化膜（酸窒化膜）を形成することができる。
【０１１０】
（ゲート電極形成の態様）
【０１１１】
次に、ウエハＷ上のＳｉＯ2膜上または下地ＳｉＯ2膜を窒化処理した酸窒化膜上にゲート電極１３（図１（ａ））を形成する。このゲート電極１３を形成するためには、ゲート酸化膜またはゲート酸窒化膜が形成されたウエハＷをそれぞれプラズマ処理ユニット３２または３３内から取り出し、搬送室３１（図２）側に一旦取り出し、しかる後に加熱反応炉４７内に収容する（ステップ４）。加熱反応炉４７内では所定の処理条件下でウエハＷを加熱し、ゲート酸化膜またはゲート酸窒化膜上に所定のゲート電極１３を形成する。
【０１１２】
このとき、形成するゲート電極１３の種類に応じて処理条件を選択することができる。
【０１１３】
即ち、ポリシリコンからなるゲート電極１３を形成する場合には、例えば処理ガス（電極形成ガス）として、ＳｉＨ4を使用し、２０〜３３Ｐａ（１５０〜２５０ｍＴｏｒｒ）の圧力、５７０〜６９０℃の温度条件下で処理する。
【０１１４】
また、アモルファスシリコンからなるゲート電極１３を形成する場合には、例えば処理ガス（電極形成ガス）として、ＳｉＨ4を使用し、２０〜６７Ｐａ（１５０〜５００ｍＴｏｒｒ）の圧力、５２０〜５７０℃の温度条件下で処理する。
【０１１５】
更に、ＳｉＧｅからなるゲート電極１３を形成する場合には、例えばＧｅＨ4／ＳｉＨ4＝１０／９０〜６０／４０％の混合ガスを使用し、２０〜６０Ｐａの圧力、４６０〜５６０℃の温度条件下で処理する。
【０１１６】
（酸化膜の品質）
【０１１７】
上述した第１の工程では、ゲート酸化膜またはゲート酸窒化膜用下地酸化膜を形成するに際し、処理ガスの存在下で、Ｓｉを主成分とするウエハＷに、複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介してマイクロ波を照射することにより酸素（Ｏ2）および希ガスとを含むプラズマを形成し、このプラズマを用いて前記被処理基体表面に酸化膜を形成しているため、品質が高く、且つ膜質制御を首尾よく行うことができる。
【０１１８】
更には、図２に示すようなクラスター化を行うことで、ゲート酸化膜およびゲート酸窒化膜形成と、ゲート電極形成との間における大気への暴露を避けることが可能となり、界面特性の更なる向上が可能となる。
【０１１９】
以下、実施例により本発明を更に具体的に説明する。
【０１２０】
【実施例】
実施例１
【０１２１】
以下の方法により、種々の評価を行うためのデバイスを形成した。
【０１２２】
（１）：基板
基板にはＰ型のシリコン基板を用い、比抵抗が８〜１２Ωｃｍ、面方位（１００）のものを用いた。シリコン基板表面には熱酸化法により５００Ａ（オングストロ−ム）犠牲酸化膜が成膜されている。
【０１２３】
（２）：ゲート酸化前洗浄
ＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去した。
【０１２４】
（３）：酸化前プラズマ処理
【０１２５】
上記の（２）の処理後に、基板上にＳＰＡプラズマ処理を施した。処理条件は以下である。ウェハを真空（背圧１×１０-4Ｐａ以下）の反応処理室に搬送したのち、基板温度４００℃、希ガス（例えばＡｒガス）１０００ｓｃｃｍ、圧力を７Ｐａ〜１３３Ｐａ（５０ｍＴｏｒｒ〜１Ｔｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して２〜３Ｗ／ｃｍ2のマイクロ波を照射することにより希ガスプラズマを発生させ、基板表面上にプラズマ処理を施した。また、場合により希ガスに水素５〜３０ｓｃｃｍを含ませることにより、水素プラズマによる酸化前処理を施す場合がある。
【０１２６】
（４）：プラズマ酸化プロセス
【０１２７】
上記（３）の処理が施されたシリコン基板上に次に示すような方法で酸化膜を形成した。（３）の処理が施されたシリコン基板に大気への暴露を行わないまま次のようなプロセスを行う（例えば同じ反応室内で処理を行う、真空搬送系を用い、大気への暴露を防いで他の反応室内で処理を行う等）ことで、（３）の処理で得られた有機物汚染除去や自然酸化膜除去効果を最適に維持したまま、酸化処理を施すことが出来る。４００℃に加熱されたシリコン基板上に希ガスと酸素とをそれぞれ１０００〜２０００ｓｃｃｍ、５０〜５００ｓｃｃｍずつ流し、圧力を１３Ｐａ〜１３３Ｐａ（１００ｍＴｏｒｒ〜１０００ｍＴｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して２〜３Ｗ／ｃｍ2のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いて３の基板上にＳｉＯ2膜を成膜した。また、処理時間を含む処理条件を変えることで膜厚を制御した。
【０１２８】
（５）：プラズマ窒化プロセス
【０１２９】
上記（４）の処理が施された酸化膜上に次に示すような方法で窒化を施した。（４）の処理が施された酸化膜上に大気への暴露を行わないまま次のようなプロセスを行う（例えば同じ反応室内で処理を行う、真空搬送系を用い、大気への暴露を防いで他の反応室内で処理を行う等）ことで、（４）の処理で得られた酸化膜上部への有機物汚染や自然酸化膜増加を抑制したまま、窒化処理を施すことが出来る。４００℃に加熱されたシリコン基板上に希ガスと窒素とをそれぞれ５００〜２０００ｓｃｃｍ、４〜５００ｓｃｃｍずつ流し、圧力を３Ｐａ〜１３３Ｐａ（２０ｍＴｏｒｒ〜１０００ｍＴｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して３Ｗ／ｃｍ2のマイクロ波を照射することにより窒素および希ガスとを含むプラズマを形成し、このプラズマを用いて基板上に酸窒化膜（ＳｉＯＮ膜）を成膜した。
【０１３０】
（６）：水素プラズマによる薄膜化とＶｆｂシフトの回復
【０１３１】
（５）の処理が施された酸窒化膜上に次に示すような方法で水素プラズマによるアニール処理を施した。（５）の処理が施された酸窒化膜上に大気への暴露を行わないまま次のようなプロセスを行う（例えば同じ反応室内で処理を行う、真空搬送系を用い、大気への暴露を防いで他の反応室内で処理を行う等）ことで、（５）の処理で得られた酸窒化膜上部への有機物汚染や自然酸化膜増加を抑制したまま、水素プラズマアニール処理を施すことが出来る。４００℃に加熱されたシリコン基板上に希ガスと水素とをそれぞれ５００〜２０００ｓｃｃｍ、４〜５００ｓｃｃｍずつ流し、圧力を３Ｐａ〜１３３Ｐａ（２０ｍＴｏｒｒ〜１０００ｍＴｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して２〜３Ｗ／ｃｍ2のマイクロ波を照射することにより水素および希ガスとを含むプラズマを形成し、このプラズマを用いて酸窒化膜上に水素プラズマアニール処理を施した。図１１におけるＳＩＭＳ分析サンプルは本工程で処理を止め、分析を行ったものである。
【０１３２】
（７）：ゲート電極用ポリシリコン成膜
【０１３３】
上記した処理（３）〜（６）で形成した酸窒化膜上にゲート電極としてポリシリコンをＣＶＤ法にて成膜した。酸窒化膜の成膜されたシリコン基板を６３０℃で加熱し、基板上にシランガス２５０ｓｃｃｍを３３Ｐａの圧力下で導入し３０分保持することでＳｉＯ2膜上に膜厚３０００Ａの電極用ポリシリコンを成膜した。
【０１３４】
（８）：ポリシリコンへのＰ（リン）ドープ
【０１３５】
上記（７）で作製されたシリコン基板を８７５℃に加熱し、基板上にＰＯＣｌ3ガスと酸素および窒素をそれぞれ３５０ｓｃｃｍ、２００ｓｃｃｍ、２００００ｓｃｃｍずつ常圧下で導入し２４分間保持することでポリシリコン中にリンをドープした。
【０１３６】
（９）：パターニング、ゲートエッチ
【０１３７】
上記＊＊（８）＊＊で作製したシリコン基板上にリソグラフィによりパターニングを施し、ＨＦ：ＨＮＯ3：Ｈ2Ｏ＝１：６０：６０の比の薬液中にシリコン基板を３分間浸すことでパターニングされていない部分のポリシリコンを溶かし、ＭＯＳキャパシタを作製した。
【０１３８】
上記（８）で作製したシリコン基板上にリソグラフィによりパターニングを施し、ＨＦ：ＨＮＯ3：Ｈ2Ｏ＝１：６０：６０の比の薬液中にシリコン基板を３分間浸すことでパターニングされていない部分のポリシリコンを溶かし、ＭＯＳキャパシタを作製した。
【０１３９】
実施例１で得たＭＯＳキャパシタに対する測定は、次に示すような方法で行った。ゲート電極面積が１００００μｍ2のキャパシタのＣＶ、ＩＶ特性を評価した。ＣＶ特性は周波数１００ＫＨｚ、ゲート電圧を０Ｖから−３Ｖ程度まで掃引し各電圧におけるキャパシタンスを評価することで求めた。ＣＶ特性から電気的膜厚とＶｆｂ（フラットバンド電圧）を計算した。また、ＩＶ特性はゲート電圧を０Ｖから−５Ｖ程度まで掃引し、各電圧において流れる電流値（リーク電流値）を評価することで求めた。ＣＶ測定から求めたＶｆｂから−０．４Ｖを差し引いたゲート電極電圧におけるリーク電流値をＩＶ特性から計算した。
【０１４０】
図８は前プラズマ処理を施した場合と施さなかった場合の酸化膜のリーク特性を比較したものである。前プラズマ処理の効果のみを示すため、ここで用いられている酸化膜には窒化および後水素処理は施されていない。横軸にＣＶ特性から求めた電気的膜厚、縦軸はゲート電圧Ｖｆｂ−０．４Ｖ（Ｖｆｂが−０．８Ｖ程度のため、約−１．２Ｖ）におけるリーク電流値を示した。図８から分るように前プラズマ処理を施すことで酸化膜のリーク電流値を低減することに成功している。
【０１４１】
図９は前プラズマ処理を施したＳＰＡプラズマ酸化膜と、現在一般にデバイスに用いられている熱酸化膜のフラットバンド特性を比較したものである。横軸にＣＶ特性から求めた電気的膜厚、縦軸にＣＶ特性から求めたフラットバンド電圧を示した。膜や界面にキャリアのトラップとなる欠陥等が存在すると、フラットバンド電圧は大きく負方向にシフトすることが知られているが、前プラズマ処理を施した膜は熱酸化膜と同等の値（約−０．８Ｖ）を示しており、本工程におけるフラットバンド特性の劣化は見られなかった。
【０１４２】
図１０ａは本発明における複数工程（マルチプロセス）を用いたゲート酸窒化膜の電気的膜厚の経時変化（各工程ごとにおける電気的膜厚の変化）を示す。横軸は処理時刻、縦軸は電気的膜厚である。窒化処理を施すことで電気的膜厚を０．８〜１．５Ａ低減することに成功している。また、後水素処理を施すことで更なる薄膜化にも成功している。
【０１４３】
図１０ｂは図９と同様の膜のフラットバンド電圧の経時変化（各工程ごとにおけるフラットバンド電圧の変化）を示す。横軸は処理時刻、縦軸はフラットバンド電圧である。膜や界面にキャリアのトラップとなる欠陥等が存在すると、フラットバンド電圧は大きく負方向にシフトすることが知られているが、後プラズマ水素処理を施した膜はフラットバンドシフトの回復を示しており、窒化によって劣化した膜特性の回復が生じていることが示される。
【０１４４】
図１１から分るように水素処理を施すことで膜厚（酸素の含まれている層の厚さ）が減少していることが分る。これは水素反応種による還元作用によるものと考えられる。この工程を有効に利用することで制御が困難な領域（〜１０Ａ）薄膜化の制御（エッチング）も可能となる。
【０１４５】
図１０ａ、ｂから分るように、本発明を用いると、シリコン基板を大気へ暴露することなく、連続的に複数の工程を同一の原理を持った反応室内で行うことが可能となり、例えば一つの反応室ですべての工程を行うことでフットプリントの低減が実現できる。また、各工程を別の反応室で処理する場合も、動作原理が同じ反応室を並べるため、ガス配管や操作パネルを同一のものにすることも可能であり、優れたメンテ、操作性を実現できる。更に、同一の装置であるために装置間の持ち込み汚染の可能性は低く、複数の反応室を持つクラスター構成とした場合でも、処理順番を様々に変えることが可能である。この方法を用いると様々な特性を持つゲート絶縁膜の作製が可能となる。
【０１４６】
また、上記の例では本発明を用いて作製された酸窒化膜をそのままゲート絶縁膜として使用しているが、本発明を用いて極薄（〜１０Ａ；オングストロ−ム）の酸窒化膜を形成し、その上にＨｉｇｈ−ｋなどの高誘電率を持つ物質を成膜することで、Ｈｉｇｈ−ｋ物質単独でゲート絶縁膜を形成した場合よりも界面特性、例えばトランジスタのキャリア移動度の高い積層ゲート絶縁膜構造（ゲートスタック構造）を作ることも可能となる。
【０１４７】
実施例３
【０１４８】
本態様に関わるロジックデバイスの製造方法は、大別して「素子分離→ＭＯＳトランジスタ作製→容量作製→層間絶縁膜成膜および配線」のような流れで行われる。
【０１４９】
以下に本発明工程が含まれるＭＯＳトランジスタ作製前工程の中でも、特に本発明と関連の深いＭＯＳ構造の作製について、一般的な例を挙げて解説を行う。
【０１５０】
（１）：基板
基板にはＰ型もしくはＮ型のシリコン基板を用い、比抵抗が１〜３０Ωｃｍ、面方位（１００）のものを用いる。以下にはＰ型のシリコン基板を用いたＮＨＯＳトランジスタの作製方法について解説を行う。
【０１５１】
シリコン基板上には目的に応じ、ＳＴＩやＬＯＣＯＳ等の素子分離工程やチャネルインプラが施されており、ゲート酸化膜やゲート絶縁膜が成膜されるシリコン基板表面には犠牲酸化膜が成膜されている（図１２）。
【０１５２】
（２）：ゲート酸化膜（ゲート絶縁膜）成膜前の洗浄
【０１５３】
一般にＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去する。必要に応じ、ＳＰＭ（硫酸と過酸化水素水の混合液）、オゾン水、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）、塩酸水（塩酸と純水の混合液）、有機アルカリなどを用いる時もある。
【０１５４】
（３）：下地酸化前プラズマ処理
【０１５５】
（２）の処理後に、下地酸化膜形成の前工程として基板上にＳＰＡプラズマ処理を施す。処理条件は例えば以下のようなものが考えられる。ウェハを真空（背圧１×１０-4Ｐａ以下）の反応処理室に搬送したのち、基板温度４００℃、希ガス（例えばＡｒガス）１０００ｓｃｃｍ、圧力を７Ｐａ〜１３３Ｐａ（５０ｍＴｏｒｒ〜１０００ｍＴｏｒｒ）に保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して２〜３Ｗ／ｃｍ2のマイクロ波を照射することにより希ガスプラズマを発生させ、基板表面上にプラズマ処理を施す。また、場合により混合ガスに水素５〜３０ｓｃｃｍ含ませることにより、水素プラズマによる酸化前処理を施す場合がある（図１３）。
【０１５６】
（４）：下地酸化膜の形成
（３）の処理が施されたシリコン基板上に次に示すような方法で酸化膜を形成する。（３）の処理が施されたシリコン基板に大気への暴露を行わないまま次のようなプロセスを行う（例えば同じ反応室内で処理を行う）ことで、（３）の処理で得られた有機物汚染除去や自然酸化膜除去効果を最適に維持したまま、酸化処理を施すことが出来る。４００℃に加熱されたシリコン基板上に希ガスと酸素とをそれぞれ１０００〜２０００ｓｃｃｍ、５０〜５００ｓｃｃｍずつ流し、圧力を１３Ｐａ〜１３３Ｐａ（１００ｍＴｏｒｒ〜１０００ｍＴｏｒｒ）に保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して２〜３Ｗ／ｃｍ2のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いて３の基板上にＳｉＯ2膜を成膜する。また、処理時間を含む処理条件を変えることで膜厚を制御することが可能である（図１４）。
【０１５７】
（５）：プラズマ窒化プロセス
【０１５８】
上記（４）の処理が施された酸化膜上に次に示すような方法で窒化を施す。（４）の処理が施された酸化膜上に大気への暴露を行わないまま次のようなプロセスを行う（例えば同じ反応室内で処理を行う、真空搬送系を用い、大気への暴露を防いで他の反応室内で処理を行う等）ことで、（４）の処理で得られた酸化膜上部への有機物汚染や自然酸化膜増加を抑制したまま、窒化処理を施すことが出来る。４００℃に加熱されたシリコン基板上に希ガスと窒素とをそれぞれ５００〜２０００ｓｃｃｍ、４〜５００ｓｃｃｍずつ流し、圧力を３Ｐａ〜１３３Ｐａ（２０ｍＴｏｒｒ〜１０００ｍＴｏｒｒ）に保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して２〜３Ｗ／ｃｍ2のマイクロ波を照射することにより窒素および希ガスとを含むプラズマを形成し、このプラズマを用いて基板上に酸窒化膜（ＳｉＯＮ膜）を成膜する（図１４）。
【０１５９】
（６）：水素プラズマによる薄膜化とＶｆｂシフトの回復
【０１６０】
上記（５）の処理が施された酸窒化膜上に次に示すような方法で水素プラズマによるアニール処理を施す。（５）の処理が施された酸窒化膜上に大気への暴露を行わないまま次のようなプロセスを行う（例えば同じ反応室内で処理を行う、真空搬送系を用い、大気への暴露を防いで他の反応室内で処理を行う等）ことで、（５）の処理で得られた酸窒化膜上部への有機物汚染や自然酸化膜増加を抑制したまま、水素プラズマアニール処理処理を施すことが出来る。４００℃に加熱されたシリコン基板上に希ガスと水素とをそれぞれ５００〜２０００ｓｃｃｍ、４〜５００ｓｃｃｍずつ流し、圧力を３Ｐａ〜１３３Ｐａ（２０ｍＴｏｒｒ〜１０００ｍＴｏｒｒ）に保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して２〜３Ｗ／ｃｍ2のマイクロ波を照射することにより水素および希ガスとを含むプラズマを形成し、このプラズマを用いて酸窒化膜上に水素プラズマアニール処理を施す（図１４）。
【０１６１】
（７）：Ｈｉ−ｋゲート絶縁膜の形成
【０１６２】
上記（６）で形成された下地酸窒化膜上にＨｉｇｈ−ｋ物質を成膜する。Ｈｉｇｈ−ｋゲート絶縁膜形成方法にはＣＶＤを用いるプロセスとＰＶＤを用いるプロセスとに大別される。ここでは主にＣＶＤによるゲート絶縁膜の形成について述べる。ＣＶＤによるゲート絶縁膜の形成は、原料ガス（例えばＨＴＢ：Ｈｆ（ＯＣ2Ｈ5）4とＳｉＨ4）を２００℃から１０００℃の範囲内で加熱した前述のシリコン基板上に供給し、熱によって形成された反応種（例えばＨｆラジカルとＳｉラジカル、Ｏラジカル）を膜表面にて反応させることで成膜（例えばＨｆＳｉＯ）を行う。反応種はプラズマにより生成されることもある。一般にゲート絶縁膜の物理的な膜厚としては１ｎｍから１０ｎｍの膜厚が用いられる（図１５）。
【０１６３】
（８）：ゲート電極用ポリシリコン成膜
【０１６４】
上記（７）で形成したＨｉｇｈ−ｋゲート絶縁膜（下地ゲート酸化膜を含む）上にＭＯＳトランジスタのゲート電極としてポリシリコン（アモルファスシリコンを含む）をＣＶＤ法にて成膜する。ゲート絶縁膜の成膜されたシリコン基板を５００℃から６５０℃の範囲内で加熱し、基板上にシリコンを含むガス（シラン、ジシラン等）を１０から１００Ｐａの圧力下で導入することでゲート絶縁膜上に膜厚５０ｎｍから５００ｎｍの電極用ポリシリコンを成膜する。ゲート電極としてはポリシリコンの代替として、シリコンゲルマニウムやメタル（Ｗ、Ｒｕ、ＴｉＮ、Ｔａ、Ｍｏなど）が用いられることがある（図１６）。
【０１６５】
その後、ゲートのパターンニング、選択エッチングを行い、ＭＯＳキャパシタを形成し（図１７）、イオン打ち込み（インプラ）を施してソース、ドレインを形成する（図１８）。その後アニールによりドーパント（チャネル、ソース、ドレインへインプラされたリン（Ｐ）、ヒ素（Ａｓ）、ホウ素（Ｂ）等）の活性化を行う。続いて後工程となる層間絶縁膜の成膜、パターンニング、選択エッチング、メタルの成膜を組み合わせた配線工程を経て本様態に関わるＭＯＳトランジスタが得られる（図１９）。最終的にこのトランジスタ上部に様々なパターンで配線工程を施し、回路を作ることでロジックデバイスが完成する。
【０１６６】
なお、本様態では絶縁膜としてＨｆシリケイト（ＨｆＳｉＯ膜）を形成したが、それ以外の組成からなる絶縁膜を形成することも可能である。ゲート絶縁膜としては、従来より使われている低誘電率のＳｉＯ2、ＳｉＯＮ、また誘電率が比較的高いＳｉＮやＨｉ−ｋ物質と呼ばれる誘電率が高いＡｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｔａ２Ｏ５、およびＺｒＳｉＯ、ＨｆＳｉＯ等のシリケートやＺｒＡｌＯ等のアルミネートからなる群から選択される１又は２以上のものが挙げられる。
【０１６７】
また、本実施例では、下地のゲート酸窒化膜形成を目的としているが、Ｈｉｇｈ−ｋ物質の成膜を行わず、下地ゲート酸窒化膜をそのままゲート絶縁膜として用いることも下地酸化膜の膜厚を制御することで可能である。
【０１６８】
また、窒化処理を行わない酸化膜を下地に用いたり、酸化膜そのものをゲート絶縁膜として用いることも可能である。
【０１６９】
さらに、必要に応じて酸化前処理や後水素処理を省いたり、処理順序を変えることも可能である。
【０１７０】
以下に目的に応じた処理順序の例を示す。
【０１７１】
１：ゲート酸化膜の形成
酸化前処理→酸化処理→Ｐｏｌｙ成膜
【０１７２】
２：ゲート酸窒化膜の形成−１
酸化前処理→酸化処理→窒化処理→後水素処理→Ｐｏｌｙ成膜
【０１７３】
３：ゲート酸窒化膜の形成−２
酸化前処理→窒化処理→酸化処理→後水素処理→Ｐｏｌｙ成膜
【０１７４】
４：Ｈｉ−ｋ下地酸化膜の形成
酸化前処理→酸化処理→後水素処理による薄膜化→Ｈｉ−ｋ成膜→Ｐｏｌｙ成膜
【０１７５】
５：Ｈｉ−ｋ下地窒化膜の形成
窒化前処理（酸化前処理と同様）→窒化処理→後水素処理→Ｈｉ−ｋ成膜→Ｐｏｌｙ成膜
【０１７６】
上記に述べたのは本発明の態様の一例であり、それ以外にも様々な処理方法が同一の装置構成で可能である。
【０１７７】
これまで述べたように、本発明を用いると、シリコン基板を大気へ暴露することなく、連続的に複数の工程を同一の原理を持った反応室内で行うことが可能となり、例えば一つの反応室ですべての工程を行うことでフットプリントの低減が実現できる。また、各工程を別の反応室で処理する場合も、動作原理が同じ反応室を並べるため、ガス配管や操作パネルを同一のものにすることも可能であり、優れたメンテナンス、操作性を実現できる。更に、同一の装置であるために装置間の持ち込み汚染の可能性は低く、複数の反応室を持つクラスター構成とした場合でも、処理順番を様々に変えることが可能である。この方法を用いると様々な特性を持つゲート絶縁膜の作製が可能となる。
【０１７８】
【発明の効果】
上述したように本発明に依れば、様々な特性（例えば、極薄膜厚の制御や、高い清浄度等）に優れた絶縁膜を効率よく（例えば、一つの反応室で様々な工程を行うことによる小さいフットプリントや、同一の動作原理の反応室で様々な工程を行うことによる操作性の簡略化、装置間のクロスコンタミネーションの抑制等）製造することが可能となる。
【図面の簡単な説明】
【図１】本発明により形成することが可能なＭＯＳ構造の一例を示す模式断面図である。
【図２】本発明の絶縁膜の形成方法により製造可能な半導体装置の一例を示す部分模式断面図である。
【図３】本発明の絶縁膜の形成方法に使用可能なスロットプレインアンテナ（ＳＰＡ）プラズマ処理ユニットの一例を示す模式的な垂直断面図である。
【図４】本発明の電子デバイス材料の製造装置に使用可能なＳＰＡの一例を示す模式的な平面図である。
【図５】本発明の絶縁膜の形成方法に使用可能な加熱反応炉ユニットの一例を示す模式的な垂直断面図である。
【図６】本発明の形成方法における各工程の一例を示すフローチャートである。
【図７】本発明の形成方法における各工程の一例を示すフローチャートである。
【図８】酸化前プラズマ処理を施した場合と酸化前プラズマ処理を施さなかった場合の酸化膜のリーク特性を示すグラフである。横軸は電気的膜厚、縦軸はゲート電圧Ｖｆｂ−０．４Ｖにおけるゲート酸化膜のリーク電流値である。
【図９】図９は同様の膜のフラットバンド特性を示す。横軸は電気的膜厚、縦軸はフラットバンド電圧である。
【図１０】図１０ａは本発明における複数工程（マルチプロセス）を用いたゲート酸窒化膜の電気的膜厚の経時変化（各工程ごとにおける電気的膜厚の変化）を示す。横軸は処理時刻、縦軸は電気的膜厚である。図１０ｂは図９と同様の膜のフラットバンド電圧の経時変化（各工程ごとにおけるフラットバンド電圧の変化）を示す。横軸は処理時刻、縦軸はフラットバンド電圧である。
【図１１】図９と同様の膜における膜中酸素濃度のＳＩＭＳ分析結果を示す。横軸は分析におけるエッチング時間、縦軸は酸素強度を示す。
【図１２】ゲート酸化膜やゲート絶縁膜が成膜されるシリコン基板表面の一例を示す模式断面図である。
【図１３】基板表面上へのプラズマ処理の一例を示す模式断面図である。
【図１４】プラズマを用いる基板上へのＳｉＯ2膜の成膜および窒化処理、水素プラズマ処理の一例を示す模式断面図である。
【図１５】Ｈｉ−ｋ材料の成膜の一例を示す模式断面図である。
【図１６】Ｈｉ−ｋ材料膜上へのゲート電極の形成の一例を示す模式断面図である。
【図１７】ＭＯＳキャパシタの形成の一例を示す模式断面図である。
【図１８】イオン打ち込み（インプラ）によるソース、ドレイン形成の一例を示す模式断面図である。
【図１９】本発明により得られるＭＯＳトランジスタ構造の一例を示す模式断面図である。

Claims (20)

  1. 電子デバイス用基材上に絶縁膜を形成する方法であって；
    マイクロ波による希ガスを含むガスのプラズマにより、前記希ガスを５００〜３０００ｓｃｃｍ、前記基材の温度を室温〜５００℃、処理圧力を３〜５００Ｐａ、マイクロ波電力を１〜５Ｗ／ｃｍ２の条件で、前記基材を洗浄する第１の工程と、
    マイクロ波による希ガスと酸素を含むガスのプラズマにより、前記希ガスを５００〜３０００ｓｃｃｍ、前記酸素ガスを１０〜５００ｓｃｃｍ、前記基材の温度を室温〜５００℃、処理圧力を３〜５００Ｐａ、マイクロ波電力を１〜５Ｗ／ｃｍ２の条件で、前記基材を酸化して酸化膜を形成する第２の工程と；
    前記酸化膜上にＨｉｇｈ−ｋ膜を形成する工程とを含み；
    前記第１および第２の工程が同一動作原理下で行われて前記絶縁膜が形成され、
    前記絶縁膜は、電子デバイス基材、絶縁膜、電極を構成するＭＯＳキャパシタにより測定したリーク特性が、熱酸化膜のリーク特性と比較して１桁以下の低減を示す絶縁膜であることを特徴とする方法。
  2. 前記第１の工程のプラズマが水素ガスを含む請求項１に記載の方法。
  3. 前記同一の動作原理下の工程が、同一処理室および／又は別処理室で行われる請求項１または２に記載の方法。
  4. 更に、前記第２の工程の後に、希ガスと窒素を含むガスのプラズマで、前記酸化膜を窒化する第３の工程を有する請求項ｌ〜３のいずれかに記載の方法。
  5. 更に、前記第３の工程の後に、水素を含むプラズマで、前記窒化された酸化膜を水素プラズマ処理する第４の工程を有する請求項４に記載の方法。
  6. 更に、前記第２の工程の後に、水素を含むガスのプラズマで、前記酸化膜を水素プラズマ処理する第５の工程を有する請求項１〜３のいずれかに記載の方法。
  7. 電子デバイス用基材上に絶縁膜を形成する方法であって；マイクロ波による希ガスを含むプラズマにより、前記希ガスを５００〜３０００ｓｃｃｍ、前記基材の温度を室温〜５００℃、処理圧力を３〜５００Ｐａ、マイクロ波電力を１〜５Ｗ／ｃｍ２の条件で、前記基材を洗浄する第１の工程と；マイクロ波による希ガスと窒素を含むガスのプラズマにより、前記希ガスを５００〜３０００ｓｃｃｍ、前記窒素ガスを３〜３００ｓｃｃｍ、前記基材の温度を室温〜５００℃、処理圧力を３〜５００Ｐａ、マイクロ波電力を１〜５Ｗ／ｃｍ２の条件で、前記基材を窒化して窒化膜を形成する第２の工程と；
    前記窒化膜上にＨｉｇｈ−ｋ膜を形成する工程とを含み；
    前記第１および第２の工程が同一動作原理下で行われて前記絶縁膜が形成され、
    前記絶縁膜は、電子デバイス基材、絶縁膜、電極を構成するＭＯＳキャパシタにより測定したリーク特性が、熱酸化膜のリーク特性と比較して１桁以下の低減を示す絶縁膜であることを特徴とする方法。
  8. 更に、前記第２の工程の後に、水素を含むガスのプラズマで前記窒化膜を水素プラズマ処理する第３の工程を有する請求項７に記載の方法。
  9. 更に、前記第２の工程の後に、希ガスと酸素を含むガスのプラズマで前記窒化膜を酸化する第４の工程を有する請求項７に記載の方法。
  10. 更に、前記第４の工程の後に、水素を含むプラズマで、前記酸化された窒化膜を水素プラズマ処理する第５の工程を有する請求項９に記載の方法。
  11. 前記第１の工程のプラズマが、水素ガスを含む請求項７〜１０のいずれかに記載の方法。
  12. 前記同一の動作原理下の工程が、同一処理室および／又は別処理室で行われる請求項７〜１１のいずれかに記載の方法。
  13. 前記Ｈｉｇｈ−ｋが、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｔａ２０５、シリケート、およびアルミネートからなる群から選ばれる少なくとも１種からなる請求項１〜１２のいずれかに記載の方法。
  14. 前記シリケートが、ＺｒＳｉＯまたはＨｆＳｉＯである請求項１３に記載の方法。
  15. 前記アルミネートが、ＺｒＡｌＯである請求項１３に記載の方法。
  16. 前記プラズマ洗浄の前に、基材が湿式クリーニングされる請求項１〜１５のいずれかに記載の方法。
  17. 前記絶縁膜が、ゲート絶縁膜である請求項１〜１６のいずれかに記載の方法。
  18. 前記マイクロ波プラズマが、複数のスロットを有する平面アンテナを用いて生成される請求項１〜１７のいずれかに記載の方法。
  19. 絶縁膜を形成するシステムであって；
    基材を配置するカセット部と、
    前記基材を搬送するための搬送手段を有する搬送室と、
    前記搬送室に接続され、前記基材をプラズマ処理する少なくとも１つのプラズマ処理ユニットと、
    前記搬送室に接続され、前記処理ユニットに搬送室を介して、前記基材を搬入出するためのロードロックユニットと、
    前記カセット部から前記ロードロックへ前記基材を搬入出するためのローダ部とを備え、
    前記プラズマ処理ユニットは、マイクロ波による希ガスを含むガスのプラズマにより、前記希ガスを５００〜３０００ｓｃｃｍ、前記基材の温度を室温〜５００℃、処理圧力を３〜５００Ｐａ、マイクロ波電力を１〜５Ｗ／ｃｍ２の条件で、前記基材を洗浄する第１の工程と；マイクロ波による希ガスと酸素を含むガスのプラズマにより、前記希ガスを５００〜３０００ｓｃｃｍ、前記酸素ガスを１０〜５００ｓｃｃｍ、前記基材の温度を室温〜５００℃、処理圧力を３〜５００Ｐａ、マイクロ波電力を１〜５Ｗ／ｃｍ２の条件で、前記基材を酸化して酸化膜を形成する第２の工程と；前記酸化膜上にＨｉｇｈ−ｋ膜を形成する工程とを含み；且つ、前記第１および第２の工程が同一動作原理下で行われて前記絶縁膜が形成される処理をするための制御手段を含み、
    前記絶縁膜は、電子デバイス基材、絶縁膜、電極を構成するＭＯＳキャパシタにより測定したリーク特性が、熱酸化膜のリーク特性と比較して１桁以下の低減を示す絶縁膜であることを特徴とするシステム。
  20. 前記プラズマ処理ユニットが、複数のスロットを有する平面アンテナを備える請求項１９に記載のシステム。
JP2002097906A 2002-03-29 2002-03-29 絶縁膜の形成方法及び絶縁膜の形成システム Expired - Fee Related JP4001498B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2002097906A JP4001498B2 (ja) 2002-03-29 2002-03-29 絶縁膜の形成方法及び絶縁膜の形成システム
TW092107316A TWI228774B (en) 2002-03-29 2003-03-31 Forming method of insulation film
US10/509,370 US7446052B2 (en) 2002-03-29 2003-03-31 Method for forming insulation film
KR1020047012721A KR100782954B1 (ko) 2002-03-29 2003-03-31 절연막 형성 방법
PCT/JP2003/004091 WO2003083925A1 (fr) 2002-03-29 2003-03-31 Procede de formation d'un film isolant
AU2003221023A AU2003221023A1 (en) 2002-03-29 2003-03-31 Method for forming insulation film
US10/509,351 US20050155345A1 (en) 2002-03-29 2003-10-17 Device and method for purifying exhaust gas from industrial vehicle engine
US12/145,971 US7662236B2 (en) 2002-03-29 2008-06-25 Method for forming insulation film
US12/647,902 US20100096707A1 (en) 2002-03-29 2009-12-28 Method for Forming Insulation Film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002097906A JP4001498B2 (ja) 2002-03-29 2002-03-29 絶縁膜の形成方法及び絶縁膜の形成システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006313473A Division JP4361078B2 (ja) 2006-11-20 2006-11-20 絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JP2003297822A JP2003297822A (ja) 2003-10-17
JP4001498B2 true JP4001498B2 (ja) 2007-10-31

Family

ID=28671932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002097906A Expired - Fee Related JP4001498B2 (ja) 2002-03-29 2002-03-29 絶縁膜の形成方法及び絶縁膜の形成システム

Country Status (6)

Country Link
US (3) US7446052B2 (ja)
JP (1) JP4001498B2 (ja)
KR (1) KR100782954B1 (ja)
AU (1) AU2003221023A1 (ja)
TW (1) TWI228774B (ja)
WO (1) WO2003083925A1 (ja)

Families Citing this family (288)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000074127A1 (fr) * 1999-05-26 2000-12-07 Tokyo Electron Limited Dispositif de traitement au plasma
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
JP2004266075A (ja) * 2003-02-28 2004-09-24 Tokyo Electron Ltd 基板処理方法
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US20040262701A1 (en) * 2003-06-24 2004-12-30 Texas Instruments Incorporated Nitridation process for independent control of device gate leakage and drive current
JP2005159316A (ja) * 2003-10-30 2005-06-16 Tokyo Electron Ltd 半導体装置の製造方法及び成膜装置並びに記憶媒体
JP2005277318A (ja) * 2004-03-26 2005-10-06 Semiconductor Leading Edge Technologies Inc 高誘電体薄膜を備えた半導体装置及びその製造方法
JP4542807B2 (ja) * 2004-03-31 2010-09-15 東京エレクトロン株式会社 成膜方法および成膜装置、ならびにゲート絶縁膜の形成方法
US20050278335A1 (en) * 2004-05-21 2005-12-15 Bea Systems, Inc. Service oriented architecture with alerts
KR100939125B1 (ko) * 2004-11-04 2010-01-28 도쿄엘렉트론가부시키가이샤 절연막 형성 방법 및 기판 처리 방법
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
US7393761B2 (en) * 2005-01-31 2008-07-01 Tokyo Electron Limited Method for fabricating a semiconductor device
US7214628B2 (en) * 2005-02-02 2007-05-08 Applied Materials, Inc. Plasma gate oxidation process using pulsed RF source power
JP4914573B2 (ja) * 2005-02-25 2012-04-11 キヤノンアネルバ株式会社 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JP4509839B2 (ja) * 2005-03-29 2010-07-21 東京エレクトロン株式会社 基板処理方法
KR100945322B1 (ko) * 2005-03-31 2010-03-08 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체및 플라즈마 처리장치
JP2007088401A (ja) * 2005-08-25 2007-04-05 Tokyo Electron Ltd 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
US7642152B2 (en) * 2005-09-07 2010-01-05 United Microelectronics Corp. Method of fabricating spacers and cleaning method of post-etching and semiconductor device
US7517818B2 (en) * 2005-10-31 2009-04-14 Tokyo Electron Limited Method for forming a nitrided germanium-containing layer using plasma processing
US7517812B2 (en) * 2005-10-31 2009-04-14 Tokyo Electron Limited Method and system for forming a nitrided germanium-containing layer using plasma processing
US20080011426A1 (en) * 2006-01-30 2008-01-17 Applied Materials, Inc. Plasma reactor with inductively coupled source power applicator and a high temperature heated workpiece support
US8318267B2 (en) * 2006-05-22 2012-11-27 Tokyo Electron Limited Method and apparatus for forming silicon oxide film
JP2008028252A (ja) * 2006-07-24 2008-02-07 Toshiba Matsushita Display Technology Co Ltd 半導体層の処理方法、半導体層の処理装置、薄膜トランジスタの製造方法及び薄膜トランジスタの製造装置
CN101523576B (zh) * 2006-09-29 2012-10-03 东京毅力科创株式会社 等离子体氧化处理方法
JP4361078B2 (ja) * 2006-11-20 2009-11-11 東京エレクトロン株式会社 絶縁膜の形成方法
JP5383501B2 (ja) 2006-12-18 2014-01-08 アプライド マテリアルズ インコーポレイテッド 低エネルギーの高用量ヒ素、リン、ホウ素注入ウエハの安全な取り扱い
EP2058844A1 (en) * 2007-10-30 2009-05-13 Interuniversitair Microelektronica Centrum (IMEC) Method of forming a semiconductor device
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
WO2010151337A1 (en) * 2009-06-26 2010-12-29 Tokyo Electron Limited Improving the adhesiveness of fluorocarbon(cfx) film by doping of amorphous carbon
US8071451B2 (en) * 2009-07-29 2011-12-06 Axcelis Technologies, Inc. Method of doping semiconductors
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP4523994B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
JP4523995B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
JP5615207B2 (ja) * 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
JP2011176320A (ja) * 2011-03-07 2011-09-08 Hitachi Kokusai Electric Inc 基板処理装置
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
KR101907972B1 (ko) * 2011-10-31 2018-10-17 주식회사 원익아이피에스 기판처리장치 및 방법
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
JP6030455B2 (ja) 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
US9224594B2 (en) * 2013-11-18 2015-12-29 Intermolecular, Inc. Surface preparation with remote plasma
TWI653507B (zh) * 2014-02-07 2019-03-11 比利時商愛美科公司 用於減低微影製程後線寬粗糙度之電漿方法
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
CN106653675B (zh) * 2015-08-28 2020-07-10 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构的形成方法
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN116732497A (zh) 2018-02-14 2023-09-12 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TW202013553A (zh) 2018-06-04 2020-04-01 荷蘭商Ａｓｍ 智慧財產控股公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
WO2020002995A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202121506A (zh) 2019-07-19 2021-06-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5767009A (en) * 1980-10-02 1982-04-23 Semiconductor Energy Lab Co Ltd Formation of film
JPS63170927A (ja) * 1987-01-09 1988-07-14 Nippon Steel Corp シリコン酸化皮膜の形成方法およびその装置
US5223457A (en) * 1989-10-03 1993-06-29 Applied Materials, Inc. High-frequency semiconductor wafer processing method using a negative self-bias
JPH08250488A (ja) * 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
US6357385B1 (en) * 1997-01-29 2002-03-19 Tadahiro Ohmi Plasma device
JP2925535B2 (ja) * 1997-05-22 1999-07-28 キヤノン株式会社 環状導波路を有するマイクロ波供給器及びそれを備えたプラズマ処理装置及び処理方法
US7053002B2 (en) * 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
US6171978B1 (en) * 1999-05-27 2001-01-09 Taiwan Semiconductor Manufacturing Company Method of manufacturing capacitor dielectric
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
US6689284B1 (en) * 1999-09-29 2004-02-10 Kabushiki Kaisha Toshiba Surface treating method
JP3817417B2 (ja) * 1999-09-29 2006-09-06 株式会社東芝 表面処理方法
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP2001217415A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100368311B1 (ko) * 2000-06-27 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
US6451641B1 (en) * 2002-02-27 2002-09-17 Advanced Micro Devices, Inc. Non-reducing process for deposition of polysilicon gate electrode over high-K gate dielectric material
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
US6632729B1 (en) * 2002-06-07 2003-10-14 Advanced Micro Devices, Inc. Laser thermal annealing of high-k gate oxide layers

Also Published As

Publication number Publication date
WO2003083925A1 (fr) 2003-10-09
TW200401368A (en) 2004-01-16
US7662236B2 (en) 2010-02-16
US20080274370A1 (en) 2008-11-06
US20100096707A1 (en) 2010-04-22
JP2003297822A (ja) 2003-10-17
KR100782954B1 (ko) 2007-12-07
AU2003221023A1 (en) 2003-10-13
TWI228774B (en) 2005-03-01
US20050161434A1 (en) 2005-07-28
KR20040086384A (ko) 2004-10-08
US7446052B2 (en) 2008-11-04

Similar Documents

Publication Publication Date Title
JP4001498B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成システム
JP4926219B2 (ja) 電子デバイス材料の製造方法
JP4334225B2 (ja) 電子デバイス材料の製造方法
JP4850871B2 (ja) 絶縁膜の形成方法
JP4429300B2 (ja) 電子デバイス材料の製造方法
JP4606737B2 (ja) 基材処理方法および電子デバイス用材料
JP2008147678A (ja) 電子デバイス用材料およびその製造方法
JP4083000B2 (ja) 絶縁膜の形成方法
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
JP4361078B2 (ja) 絶縁膜の形成方法
JP4562751B2 (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070814

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees