CN101523576B - 等离子体氧化处理方法 - Google Patents

等离子体氧化处理方法 Download PDF

Info

Publication number
CN101523576B
CN101523576B CN2007800364025A CN200780036402A CN101523576B CN 101523576 B CN101523576 B CN 101523576B CN 2007800364025 A CN2007800364025 A CN 2007800364025A CN 200780036402 A CN200780036402 A CN 200780036402A CN 101523576 B CN101523576 B CN 101523576B
Authority
CN
China
Prior art keywords
plasma
gas
oxide layer
silicon oxide
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800364025A
Other languages
English (en)
Other versions
CN101523576A (zh
Inventor
盐泽俊彦
壁义郎
小林岳志
北川淳一
伊佐和裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101523576A publication Critical patent/CN101523576A/zh
Application granted granted Critical
Publication of CN101523576B publication Critical patent/CN101523576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供的硅氧化膜的形成方法包括：在等离子体处理装置的处理容器内，配置表面由硅构成且在表面具有凹凸形状的图案的被处理体；在所述处理容器内，按照处理气体中的氧的比例在5～20％范围，并且处理压力在267Pa以上400Pa以下的范围的条件形成等离子体；并且，通过所述等离子体，氧化所述被处理体的表面的硅形成硅氧化膜。

Description

等离子体氧化处理方法
技术领域
本发明涉及等离子体氧化处理方法，更详细的是，涉及例如在各种半导体装置的制造过程中形成作为绝缘膜的硅氧化膜的情况下等能够适用的等离子体氧化处理方法。 
背景技术
在各种半导体装置的制造过程中，例如作为晶体管的栅极绝缘膜等的绝缘膜进行SiO2等的硅氧化膜的形成。作为形成这样的硅氧化膜的方法，使用利用氧化炉、RTP(Rapid Thermal Process：快速热处理)装置的热氧化处理。例如作为热氧化处理之一的基于氧化炉的湿式氧化处理中，使用将硅基板加热至超过800℃的温度，燃烧氧和氢生成水蒸气(H2O)的WVG(Water Vapor Generator)装置将硅基板暴露在水蒸气(H2O)的氧化气氛中，从而使硅表面氧化形成硅氧化膜。 
热氧化处理被认为是能够形成优质的硅氧化膜的方法。但是，由于必须利用超过800℃的高温进行处理，所以热预算(thermal budget)增大，产生由热应力导致硅基板弯曲等问题。 
相对于此，由于处理温度为400℃左右，作为能够避免热氧化处理中的热预算的增大和基板的弯曲等问题的技术，提出了下述氧化膜形成方法，即，使用包含氩气和氧气，氧的流量比率大约为1％的处理气体，使用以133.3Pa的腔室内压力形成的微波激励等离子体，作用于以硅为主要成分的电子器件的表面进行氧化处理，由此能够容易进行膜厚的控制并且能够形成优质的硅氧化膜(例如，WO2001/69673号)。 
按照处理压力为133.3Pa左右，处理气体中的O2流量为1％的条件(为了便于说明，将其称作“低压力、低氧浓度条件”)进行等离子体处理的情况下，例如，当在被处理体表面形成的沟槽、线和线间距(space)等的图案有疏密的情况下，在图案疏的部位和图案密的部位在硅氧化膜的形成速度产生差异，存在不能以均匀的膜厚形成硅氧化膜的情况。如果硅氧化膜的膜厚因部位不同而有所不同，则成为将该硅氧化膜用作绝缘膜的半导体装置的可靠性降低的原因之一。 
为了避免该问题，按照处理压力为667Pa左右、处理气体中的O2流量为25％左右的条件(为了说明的方便，称作“高压力、高氧浓度条件”)进行等离子体氧化处理的情况下，在凹凸表面上形成硅氧化膜时，不仅密的部分的氧化速率降低，而且在凸部上端的角部不能充分导入圆角形状，有可能因该部位的电场集中导致漏电电流的发生、因硅氧化膜的应力导致裂纹(crack)的发生。 
即，在通过等离子体氧化处理形成硅氧化膜的情况下，优选能够同时实现得到与图案的疏密无关的均匀的膜厚，和能够向凸部上端的角部导入圆角形状这两方面。另外，优选能够以极高的生产率形成这样的硅氧化膜。 
发明内容
本发明的目的是提供一种等离子体氧化处理方法，其能够不因图案的疏密导致膜厚差，能够将图案的凸部上端的硅的角形成为圆角形状，并且能够以均匀的膜厚形成硅氧化膜。 
另外，本发明的其它目的是，提供能够以极高的生产率形成如上所述的硅氧化膜的等离子体氧化处理方法。 
依据本发明的第一观点，提供一种等离子体氧化处理方法，其包括：在等离子体处理装置的处理容器内，配置表面由硅构成且在表面具有凹凸形状的图案的被处理体；在上述处理容器内，按照处理气体中的氧的比例在5～20％范围，并且处理压力在267Pa以上400Pa以下的范围的条件形成等离子体；并且，通过上述等离子体，氧化上述被处理体的表面的硅形成硅氧化膜。 
在上述第一观点中优选，上述等离子体是，由上述处理气体和通过具有多个槽缝的平面天线导入上述处理容器内的微波形成的微波激励等离子体。 
在本发明的第二观点中，提供一种等离子体氧化处理方法，其包括：在等离子体处理装置的处理容器内，配置表面具有硅的被处理体；从具有多个槽缝的平面天线向上述处理容器内放射微波并在上述处理 容器内利用微波形成包含稀有气体和氧的处理气体的等离子体；并且，利用上述等离子体氧化被处理体表面的硅形成硅氧化膜，在该等离子体氧化处理方法中， 
将包含5～20％的氧的处理气体，按照在上述处理容器内实际有效地被实施等离子体处理的等离子体处理空间的容积每1mL为0.128mL/min以上的流量供给到上述处理容器内，并且使处理压力为267Pa以上400Pa以下形成上述等离子体，利用该等离子体氧化被处理体表面的硅形成硅氧化膜。 
在上述第二观点中，基于上述等离子体的硅的氧化处理，在加热被处理体的同时进行，将在上述硅的氧化处理之前进行的被处理体的预备加热进行5～30秒。 
另外，在上述第一或第二观点中，上述处理气体能够还包括氢气的气体。并且，优选在被处理体的表面具有凹凸图案。 
另外，当在被处理体表面具有凹凸图案的情况下，尤其在形成有上述凹凸图案疏的区域和该凹凸图案密的区域的情况下有效。 
另外，优选按照在上述凹凸图案的凸部上端的角部形成的硅氧化膜的膜厚tc、与在上述凸部的侧面形成的硅氧化膜的膜厚ts的比tc/ts为0.95以上1.5以下的方式形成硅氧化膜。 
并且，优选按照上述凹凸图案密的区域的凹部的底处的硅氧化膜的膜厚相对于上述凹凸图案疏的区域的凹部的底处的硅氧化膜的膜厚的比率为85％以上的方式形成硅氧化膜。 
另外，优选上述处理气体中的氧的比例为10～18％。而且，优选上述处理压力为300Pa以上350Pa以下。 
并且，优选上述处理气体的氢气的比例为0.1～10％。 
并且，优选处理温度为200～800℃。 
依据本发明的第三观点，提供一种等离子体处理装置，其包括：收容表面由硅构成且在表面具有凹凸形状的图案的被处理体的处理容器；向上述处理容器内供给包含稀有气体和氧的处理气体的处理气体供给机构；对上述处理容器内进行真空排气的排气机构；使在上述处理容器中生成上述处理气体的等离子体的等离子体生成机构；和控制部，其进行控制使得在上述处理容器内进行下述处理，在配置有上述 被处理体的状态下，在上述处理容器内按照上述处理气体中的氧的比例为5～20％，且处理压力为267Pa以上400Pa以下的条件形成等离子体；利用上述等离子体，氧化上述被处理体的表面的硅形成硅氧化膜。 
根据本发明的第四观点，提供一种存储介质，其存储有在计算机上运行并控制等离子体处理装置的程序，该存储介质中，上述程序在运行时，使得计算机控制上述等离子体处理装置，以执行下述等离子体氧化处理方法，上述等离子体氧化处理方法包括：在等离子体处理装置的处理容器内，配置表面由硅构成且在表面具有凹凸形状的图案的被处理体；在上述处理容器内，按照处理气体中的氧的比例在5～20％范围，且处理压力在267Pa以上400Pa以下的范围的条件形成等离子体；并且利用上述等离子体，氧化上述被处理体的表面的硅形成硅氧化膜。 
依据本发明，通过按照处理气体中氧的比例为5～20％，且267Pa以上400Pa以下的处理压力的条件形成的等离子体，氧化具有凹凸图案的被处理体表面的硅形成硅氧化膜，由此能够同时实现抑制图案的疏密导致的膜厚差和向凸部上端的硅的角部导入圆角形状这两方面，能够在具有凹凸图案的硅表面以均匀的膜厚形成硅氧化膜。因此，能够对将利用该方法获得的硅氧化膜作为绝缘膜使用的半导体装置提供良好的电特性，并且能够使半导体装置的可靠性提高。 
但是，在此后的本发明者们的研讨结果中，判明在按照使用这样的条件从具有多个槽缝的平面天线向上述处理容器内放射微波的方式形成等离子体形成硅氧化膜的情况下，具有生产率变低的倾向。 
这里，为了解决这样的问题重新研讨的结果是，在处理气体中的氧的比例为5～20％，且以267Pa以上400Pa以下的处理压力，并在处理容器内实际有效地被实施等离子体处理的等离子体处理空间的容积为15L～16L的情况下，通过使处理气体的流量为2000mL/min以上，能够看到氧化速率增大，生产率提高。另外，氧化速率的增大效果，如果在处理容器内实际有效地被实施等离子体处理的等离子体处理空间的每单位容积的处理气体流量为规定值以上，则不依赖于处理容器的容积就能够发挥上述效果，具体而言，按照每1mL容积0.128mL/min以上的处理气体流量就能够使氧化速率增大，成产率提高。 
附图说明
图1是表示适合本发明的实施的等离子体处理装置的一例的大致截面图。 
图2是表示平面天线板的结构的图。 
图3是说明基于图1的等离子体处理装置的沟道形状的氧化处理的流程图。 
图4是表示在“高压力、高氧浓度条件”和“中压力、中氧浓度条件”中，使处理时间变化形成硅氧化膜的结果的图。 
图5是用于说明在腔室内实际有效地实施等离子体处理的等离子体处理空间的图。 
图6是表示在“中压力、中氧浓度条件”下，使处理气体的总计流量变化以掌握膜厚的变化的图。 
图7是表示在“低压力、低氧浓度条件”、“高压力、高氧浓度条件”、“中压力、中氧浓度条件”下，在横轴表示温度的倒数，在纵轴表示氧化处理时的扩散速度常数的阿雷尼厄斯曲线的图。 
图8是表示在“低压力、低氧浓度条件”的硅氧化膜的制作中，使预备加热时间为现有技术的35sec、和10sec时，掌握处理时间与膜厚以及膜厚的不均匀的关系的结果的图。 
图9是表示基于STI的对元件分离的应用例的晶片截面的示意图。 
图10是表示形成有图案的晶片表面附近的纵截面的示意图。 
图11是表示硅氧化膜的膜厚比与处理压力的关系的图表。 
图12是表示硅氧化膜的膜厚比与处理气体中的氧比率的关系的图表。 
图13是表示硅氧化膜的基于图案疏密的膜厚比与处理压力的关系的图表。 
图14是表示硅氧化膜的基于图案疏密的膜厚比与处理气体中的氧比率的关系的图表。 
图15是表示硅氧化膜的基于面方位的膜厚比与处理压力的关系的图表。 
图16是表示硅氧化膜的基于面方位的膜厚比与处理气体中的氧比 率的关系的图表。 
图17A是表示现有技术的情况的时序图。 
图17B是表示增多处理气体流量缩短氧化处理时间后的情况的时序图。 
图17C是表示增多处理气体流量缩短氧化处理时间并在此基础上缩短预加热时间后的情况的时序图。 
具体实施方式
以下，参照附图对于本发明的优选实施方式进行说明。 
图1是示意性表示适合于本发明的硅氧化膜的形成方法的实施的等离子体处理装置的一例的截面图。该等离子体处理装置构成为RLSA微波等离子体处理装置，通过具有多个槽缝(slot)的平面天线、尤其是RLSA(Radial Line Slot Antenna：径向线槽缝天线)向处理室内导入微波，产生等离子体，由此能够产生高密度且低电子温度的微波等离子体，例如，适合使用于以晶体管的栅极绝缘膜为代表的各种半导体装置中的绝缘膜的形成。 
该等离子体处理装置100，具有气密地构成并被接地的大致圆筒状的腔室1。在腔室1的底壁1a的大致中央部形成有圆形的开口部10，在底壁1a设置有与该开口部10连通并向下方突出的排气室11。 
在腔室1内设置有由AlN等的陶瓷构成的基座2，该基座2用于水平地支承作为被处理基板的半导体晶片W(以下记作“晶片”)。该基座2被从排气室11的底部中央向上方延伸的圆筒状的由AlN等的陶瓷构成的支承部件3支承。在基座2的外缘部设置有用于引导晶片W的引导环4。而且，在基座2中埋入有电阻加热型的加热器5，该加热器5通过从加热器电源6供电而加热基座2，由该热量加热作为被处理体的晶片W。这时，例如能够在从室温到800℃的范围内控制处理温度。此外，在腔室1的内周，设置有由石英构成的圆筒状的衬套(liner)7。另外，在基座2的外周侧，环状地设置有用于将腔室1内均匀地排气的具有多个排气孔8a的石英制的挡板(baffle plate)8，该挡板8被多个支柱9支承。 
在基座2上，以相对于基座2的表面能够突出没入的方式设置有 用于支承晶片W使其升降的晶片支承销(未图示)。 
在腔室1的侧壁设置有呈环状的气体导入部件15，均匀地形成有气体放射孔。在该气体导入部件15上连接有气体供给系统16。气体导入部件也可以配置为喷淋头状。该气体供给系统16例如具有Ar气体供给源17、O2气体供给源18、H2气体供给源19，这些气体分别通过气体管20到达气体导入部件15，从气体导入部件15的气体放射孔向腔室1内均匀地导入。在气体管20的各个上设置有质量流量控制器21和其前后的开关阀22。此外，也可以使用其它的稀有气体例如Kr、He、Ne、Xe等的气体代替Ar气体，另外，也可以如后文所述不含有稀有气体。 
在上述排气室11的侧面连接有排气管23，在该排气管23连接有包括高速真空泵的排气装置24。并且通过使该排气装置24工作腔室1内的气体向排气室11的空间11a内均匀地排出，通过排气管23被排气。由此，腔室1内能够被高速地减压至例如0.133Pa。 
在腔室1的侧壁，设置有用于在与等离子体处理装置100邻接的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口25、和开关该搬入搬出口25的闸阀26。 
腔室1的上部为开口部，沿着该开口部的周边部设置有环状的支承部27。在该支承部27经由密封部件29气密地设置有由介电体例如石英或Al2O3等的陶瓷构成，并透过微波的微波透过板28。因此，腔室1内被气密地保持。 
在微波透过板28的上方，以与基座2相对的方式设置有圆板状的平面天线板31。该平面天线板31卡止在腔室1的侧壁上端。平面天线板31，例如在与8英寸尺寸的晶片W对应的情况下，为由直径300～400mm、厚度1～几mm(例如5mm)的导电性材料构成的圆板。具体而言其结构为，例如由表面镀有银或者镀有金的铜板或者铝板构成，多个微波放射孔32(槽缝)按照规定的图案贯通形成。也可以是镍板或不锈钢板。该微波放射孔32，例如如图2所示形成长状并且形成对，典型的是成对的微波放射孔32彼此之间配置为“T”字状，这些对有多个，配置为同心圆状。微波放射孔32的长度或排列间隔根据微波的波长(λg)决定，例如微波放射孔32的间隔被配置为λg/4、λg/2或者 λg。此外，在图2中，形成为同心圆状的邻接的微波放射孔32彼此之间的间隔以Δr表示。另外，微波放射孔32也可以为圆形、圆弧形等其它的形状。并且，微波放射孔32的配置方式并没有特别限定，除同心圆状以外，例如也能够配置为螺旋状、放射状。 
在该平面天线板31的上表面，设置有具有比真空大的1以上的介电率的介电材料例如石英构成的慢波件33。慢波件33也可以由聚四氟乙烯、聚酰亚胺等的树脂构成。该慢波件33，由于在真空中微波的波长变长，具有缩短微波的波长调整等离子体的功能。此外，在平面天线板31和微波透过板28之间，而且，在慢波件33和平面天线板31之间，能够分别粘接或者分离配置。 
在腔室1的上表面，以覆盖这些平面天线板31和慢波件33的方式，设置有例如由铝、不锈钢、铜等的金属材料构成具有波导管功能的遮蔽盖体34。腔室1的上表面和遮蔽盖体34通过密封部件35被密封。在遮蔽盖体34形成有冷却水流路34a，通过使其中流通冷却水，将遮蔽盖体34、慢波件33、平面天线板31、微波透过板28冷却。此外，遮蔽盖体34被接地。 
在遮蔽盖体34的上壁的中央形成有开口部36，在该开口部连接有波导管37。在该波导管37的端部，通过匹配电路38连接有微波发生装置39。由此在微波发生装置39中发生的例如频率2.45GHz的微波通过波导管37向上述平面天线板31传播。此外，作为微波的频率，能够使用8.35GHz、1.98GHz等。 
波导管37具有：从上述遮蔽盖体34的开口部36向上方延伸出的截面为圆形的同轴波导管37a；和在该同轴波导管37a的上端部通过模式变换器40连接的水平方向延伸的矩形波导管37b。矩形波导管37b和同轴波导管37a之间的模式变换器40具有将矩形波导管37b内以TE模式传播的微波变换为TEM模式的功能。在同轴波导管37a的中心延伸有内导体41，该内导体41的下端部，连接固定在平面天线板31的中心。由此，微波通过同轴波导管37a的内导体41向平面天线板31均匀有效地传播。 
等离子体处理装置100的各构成部构成为与具备CPU的工艺控制器50连接而被控制的结构。工艺控制器50上连接有用户接口51，该 用户接口51由用于工序管理者为了管理等离子体处理装置100而进行命令的输入操作等的键盘、和使等离子体处理装置100的工作状况可视化地显示的显示器等构成。 
另外，在工艺控制器50连接有收纳有方案的存储部52，上述方案即用于通过工艺控制器50的控制实现在等离子体处理装置100中执行的各种处理的控制程序、或根据处理条件使在等离子体处理装置100的各部执行处理的程序。方案存储在存储部52中的存储介质中。存储介质可以是硬盘、半导体存储器，也可以是CDROM、DVD、闪存等的可移动性存储介质。另外，也可以利用例如专用线路从其它装置临时传送方案。 
并且，根据需要，按照来自用户接口51的指示等从存储部52调出任意的方案在工艺控制器50中执行，从而在工艺控制器50的控制下，进行等离子体处理装置100中的所希望的处理。 
像这样构成的等离子体处理装置100，即使是在800℃以下，优选500℃以下的低温也能够通过没有损伤的等离子体处理，形成优质的膜，并且等离子体均匀性良好，能够实现工艺的均匀性。 
该等离子体处理装置100，例如，在形成作为晶体管的栅极绝缘膜的硅氧化膜的情况下、或者在半导体装置的制造过程中作为元件分离技术被利用的浅沟道隔离(Shallow Trench Isolation；STI)中对沟道形状的表面进行氧化处理(衬套氧化)形成氧化膜的情况下等能够适用。 
以下，关于利用等离子体处理装置100的沟道形状(凹部)的氧化处理，参照图3的流程图进行说明。首先，打开闸阀26从搬入搬出口25将形成有沟道的晶片W搬入腔室1内，载置在基座2上(步骤1)。 
然后，密闭腔室1内进行真空排气至达到高真空(步骤2)，然后，从气体供给系统16的Ar气体供给源17和O2气体供给源18以规定的流量，或者在其中添加来自H2气体供给源19的规定流量的H2气体，经由气体导入部件15将Ar气体和O2气体导入腔室1内，并且利用被埋设在基座2的加热器5开始将基座加热至规定的温度(预备加热：步骤3)。像这样进行规定时间的预备加热之后，在将腔室1内保持在规定的压力和规定的温度的状态下，向腔室1内导入微波使处理气体等离子体化进行等离子体氧化处理(步骤4)。 
在该等离子体氧化处理时，从预备加热时开始接着向腔室1内导入Ar气体和O2气体或者在其中添加H2气体的处理气体，在该状态下，从微波发生装置39开始微波经由匹配电路38、波导管37、平面天线板31和微波透过板28向腔室1内的晶片W的上方空间放射，通过该微波，腔室1内的处理气体被等离子体化，通过该等离子体对晶片W实施等离子体氧化处理。 
具体而言，来自微波发生装置39的微波经由匹配电路38到达波导管37，在波导管37，微波顺次通过矩形波导管37b、模式变换器40和同轴波导管37a提供给平面天线板31，从平面天线板31经由微波透过板28发射到腔室1内的晶片W的上方空间。微波在矩形波导管37b内以TE模式传播，该TE模式的微波由模式变换器40变换为TEM模式，在同轴波导管37a内朝向平面天线板31传播。这时，微波发生装置39的功率密度为0.41～4.19W/cm2、功率优选为0.5～5kW。 
通过从平面天线板31经由微波透过板28被放射到腔室1的微波在腔室1内形成电磁场，Ar气体、O2气体等等离子体化，通过该等离子体氧化在晶片W形成的凹部内露出的硅表面。该微波等离子体是，微波从平面天线板31的多个微波放射孔32被放射，由此成为大约1×1010～5×1012/cm3或者在此以上的高密度的等离子体，其电子温度为较低的0.5～2eV左右，等离子体密度的均匀性为±5％以下。因此，具有以下有点：能够在低温且短时间内进行氧化处理形成较薄的均匀的氧化膜，而且由于是低电子温度的等离子体所以等离子体中的离子等导致的对氧化膜的损伤小，能够形成优质的硅氧化膜。 
这时，以处理压力为267Pa以上400Pa以下，处理气体中的氧的比例为5～20％的条件进行等离子体氧化处理，如后文所述，能够将沟道上部的角部形成圆角形状，并且不受在被处理体表面形成的图案的疏密的影响，能够以均匀的膜厚形成硅氧化膜。因此，将通过该方法得到的硅氧化膜作为绝缘膜使用制造的半导体装置，成为具有良好的电特性的装置。 
在上述“低压力、低氧浓度条件”的情况下，离子成分作为等离子体中的活性种成为主导，在氧化的生长比较困难的角部(corner部)集中基于等离子体的电场，活性种被引入，促进积极的自由基氧化， 所以由于图案的疏密差别在电子化速率产生差别，难以形成均匀的氧化膜。 
另一方面，如上所述，在上述“高压力、高氧浓度条件”的情况下，虽然疏密差别小，是较好的，但是由于活性种的自由基主要对氧化起作用，所以离子辅助不充分，不能够在角部形成充分的圆角。 
与此相对，在本发明的“中压力、中氧浓度条件”下，能够确保能够良好地维持上述“低压力、低氧浓度条件”的角部的圆角的程度的离子辅助效果，而且不受“高压力、高氧浓度条件”的图案的疏密差别的影响而能够维持膜厚均匀的效果。 
在该等离子体处理时，处理气体中的氧的比例优选如上所述的5～20％，更为优选的是10～18％。通过将处理气体中的氧的比例调整到该范围内，控制等离子体中的氧离子和氧自由基的量，即使在硅表面例如存在有凹凸(图案)的情况下，也能够使得到达凹部内的底部的氧离子或氧自由基的量更多，从而能够以均匀的膜厚形成硅氧化膜。 
“中压力、中氧浓度条件”的处理气体的流量能够选自：Ar气体：50～5000mL/min；O2气体：5～500mL/min的范围，使得相对于全部气体流量的氧的比例成为上述值。 
另外，来自Ar气体供给源17和O2气体供给源18的Ar气体和O2气体中，能够如上所述再以规定比率导入来自H2气体供给源19的H2气体。像这样，通过供给H2气体，能够使等离子体氧化处理中的氧化速率提高。这是由于，通过供给H2气体生成OH自由基，其对氧化速率的提高起作用。在该情况下，H2的比例，优选相对于处理气体整体的量为0.01～10％，更为优选的是0.1～5％，甚至是0.1～2％。具体而言，优选的范围是：Ar气体：50～5000mL/min；O2气体：10～500mL/min；H2气体1～110mL/min。而且，H2/O2比为0.1～0.5的范围。 
另外，腔室内处理压力，优选在如上所述的267～400Pa(2～3Torr)的范围内，更为优选的是在300～350Pa(2.2～2.7Torr)的范围内。 
另外，处理温度能够选择200～800℃的范围，更为优选的是400～500℃的范围。 
但是，依据本发明的发明者们的实验结果，在本实施方式的处理 气体中的02气体的比例为5～20％、腔室内压力为267Pa以上400Pa以下的范围(以下称为“中压力、中氧浓度条件”)的条件下，与“低压力、低氧浓度条件”和“高压力、高氧浓度条件”的情况相比，判明每单位时间形成的膜厚小。即，用于得到规定的膜厚的时间变长生产率变小。 
这种情况如图4所示。在图4中表示，关于300mm晶片，在全部气体的O2气体的比例为23％压力为665Pa(5Torr)的“高压力、高氧浓度条件”、和在上述范围内的O2气体的比例为12.7％压力为333Pa(2.5Torr)的“中压力、中氧浓度条件”下，使处理时间变化形成硅氧化膜的结果。此外，无论哪一种情况，处理气体为O2气体+Ar气体+H2气体，在“高压力、高氧浓度条件”下，O2气体：37mL/min(sccm)；Ar气体：120mL/min(sccm)；H2气体：3mL/min(sccm)，总流量为160mL/min(sccm)，在“中压力、中氧浓度条件”下，O2气体：102mL/min(sccm)；Ar气体：680mL/min(sccm)；H2气体：18mL/min(sccm)，总流量为800mL/min(sccm)。另外，微波的输出为4000W，处理温度(基座温度)为465℃。此外，在图5中以斜线所示的，与在腔室1的衬套7的内侧且从挡板8至微波透过板下表面的部分相对应的、在腔室内被实施实际有效的等离子体处理的等离子体处理空间S的容积大约为15.6L。 
根据该图4可知，在本实施方式的“中压力、中氧浓度条件”下，比在“高压力、高氧浓度条件”的成膜速度慢。例如在目标膜厚为4nm的情况下，与在“高压力、高氧浓度条件”下为150sec相对，在本实施方式的条件下为240sec，比高压力、高氧浓度条件耗费时间长大约60％。该趋势在Ar气体+O2气体的情况下也同样。 
这里，在本实施方式的“中压力、中氧浓度条件”下，使处理气体的总流量变化为800、1400、2000、4000mL/min(sccm)，掌握膜厚的变化。其结果如图6所示。这里，使处理气体为O2气体+Ar气体+H2气体，使处理气体中的O2气体的比例为15％，使处理气体的总流量为800mL/min的情况下，Ar∶O2∶H2＝680∶102∶18，当处理气体的总流量为2200mL/min的情况下Ar∶O2∶H2＝1870∶280.5∶49.5。另外，使压力为333Pa，微波的输出为4000W，处理温度(基座温度)为465 ℃。如该图所示，处理气体的总流量增加至800～2000mL/min(sccm)，随着流量增加膜厚增加，在2000mL/min(sccm)以上膜厚饱和。即处理气体的总流量在2000mL/min(sccm)以上能够得到高生产率(生产性)。因此，为了缩短膜形成时间提高生产性，优选处理气体的总流量为2000mL/min(sccm)以上。即，确认使处理气体的总流量为现有技术中的2.5倍以上是有效的。此外，腔室内的容积多少存在误差，在如图5所示的上述试验中的300mm晶片用的腔室中，实际有效地实施等离子体处理的等离子体处理空间S的容积为15～16L，在这样的情况下如果是2000mL/min(sccm)以上则能够得到上述氧化速率提高的效果。 
另外，缩短这样的膜形成时间提高生产性的效果，依赖于实际有效地被实施等离子体处理的等离子体处理空间的每单位容积的处理气体的总流量，如果该总流量为规定量以上，则能够不依赖于腔室的容积而发挥上述效果。因此，由于相对于如图5所示的腔室的实际有效地被实施等离子体处理的等离子体处理空间的容积15.6L为2000mL/min(sccm)以上，优选在腔室内实际有效地被实施等离子体的等离子体处理空间的每1mL为0.128mL/min(sccm)以上的流量。 
关于上述步骤3的预备加热工序，在现有技术的“低压力、低氧浓度条件”和为了改善因图案的疏密导致的膜厚差的问题的“高压力、高氧浓度条件”下，由于温度变化而氧化速率发生变化，因此以使基板和腔室内的温度稳定使氧化速率稳定为目的而设定为35sec的充分的时间。 
但是，依据本发明者们的研讨结果，判明为在本实施方式的“中压力、中氧浓度条件”下，氧化速率的温度依赖性比“低压力、低氧浓度条件”和“高压力、高氧浓度条件”小。 
该情况如图7所示。图7是横轴表示温度的倒数，纵轴表示氧化处理时的扩散速度常数的所谓的阿雷尼厄斯曲线，关于“低压力、低氧浓度条件”、“高压力、高氧浓度条件”、“中压力、中氧浓度条件”进行表示。关于“低压力、低氧浓度条件”、“高压力、高氧浓度条件”、“中压力、中氧浓度条件”的具体条件如下所示。 
[高压力、高氧浓度条件] 
O2气体：370mL/min(sccm) 
Ar气体：1200mL/min(sccm) 
H2气体：30mL/min(sccm) 
压力：665Pa(5Torr) 
[中压力、中氧浓度条件] 
O2气体：280.5mL/min(sccm) 
Ar气体：1870mL/min(sccm) 
H2气体：49.5mL/min(sccm) 
压力：333Pa(2.5Torr) 
[低压力、低氧浓度条件] 
O2气体：20mL/min(sccm) 
Ar气体：2000mL/min(sccm) 
H2气体：10mL/min(sccm) 
压力：133Pa(1Torr) 
如图7所示，在“低压力、低氧浓度条件”、“高压力、高氧浓度条件”下相对于温度变化氧化处理时的扩散速度常数较大地变化，相对地在“中压力、中氧浓度条件”下即使温度变化扩散速度常数也并不那样程度地变化。这是由于，在本实施方式的“中压力、中氧浓度条件”下，得到膜厚稳定性，“低压力、低氧浓度条件”、“高压力、高氧浓度条件”的情况难以得到温度稳定性，在本实施方式的“中压力、中氧浓度条件”下，保证能够缩短预备加热时间。 
基于该结果，进行以下实验，在本实施方式的“中压力、中氧浓度条件”下的硅氧化膜的形成中，关于使氧化处理前的预备加热时间为现有技术的35sec和10sec的情况，掌握处理时间与膜厚和膜厚的偏差的关系。其结果如图8所示。如图8所示，在本实施方式的“中压力、中氧浓度条件”下，即使预备加热时间为10sec左右也与35sec得到相同的硅氧化膜形成速率，而且膜厚稳定性也相同，能够确认可以大幅缩短预备加热时间。从在能够维持膜厚稳定性的范围内极力缩短处理时间的观点出发，优选预备加热时间为5～25sec。从生产率的观点出发更优选5～15sec。 
接着，参照图9，关于将本发明的等离子体氧化处理方法应用于 STI的沟道形状表面的氧化膜形成的例子进行说明。图9是表示STI中的沟道的形成和到其后进行的氧化膜形成为止的工序的图。 
首先，在图9(a)和(b)中，在硅基板101上例如利用热氧化等的方法形成SiO2等的硅氧化膜102。接着，在(c)中，在硅氧化膜102上，通过例如CVD(Chemical Vapor Deposition：化学气相沉积)形成Si3N4等的硅氮化膜103。并且在(d)中，在硅氮化膜103上，涂覆光致抗蚀剂之后，利用光刻法形成图案而形成抗蚀剂层104。 
接着，如图(e)所示，将抗蚀剂层104作为蚀刻掩模，例如使用氟碳化合物类等的蚀刻气体有选择地对硅氮化膜103和硅氧化膜102进行蚀刻，与抗蚀剂层104的图案对应使硅基板101露出。即，利用硅氮化膜103形成用于沟道的掩模图案。(f)是表示通过使用例如包含氧等的处理气体的含氧等离子体，实施所谓的灰化(アツシング)处理，除去抗蚀剂层104的状态。 
在(g)中，将硅氮化膜103和硅氧化膜102作为掩模，对硅基板101有选择地实施蚀刻(干式蚀刻)，由此形成沟道105。该蚀刻例如能够使用含Cl2、HBr、SF6、CF4等的卤素或者卤化物、O2等的蚀刻气体进行。 
(h)是表示在STI的蚀刻之后对于在硅基板101上形成的沟道105的露出面形成硅氧化膜的工序。这里，是以中压力、中氧浓度条件，并且处理气体中的氧的比例为5～20％，且处理压力为267Pa以上400Pa以下的条件进行等离子体氧化处理。以这样的条件进行(i)所示的等离子体氧化处理，由此使沟道105的肩部105a的硅101具有圆角，并且在沟道105的露出面能够形成硅氧化膜。通过将沟道105的肩部105a的硅形成为圆角形状，与该部位形成为锐角的情况相比较，能够抑制漏电电流的发生。 
另外，在凹凸图案存在疏密的情况下，能够使疏的部位和密的部位不产生膜厚差地在沟道(沟槽)形状的表面形成均匀的硅氧化膜。 
并且，作为硅基板101的结晶面方位一般使用(100)面，对基板进行蚀刻形成沟道105时，在沟道105内的侧壁面露出(111)面或者(110)面，在沟道105的底面露出(100)面。对这样的沟道105进行氧化处理时，根据面方位而氧化速率不同，在各面氧化膜厚产生差 异出现面方位依赖性的问题。但是，通过在上述本发明的氧化处理条件下进行等离子体氧化处理，能够不依赖于硅的面方位，在沟道105的内面(侧壁部、底部)以均匀的膜厚形成硅氧化膜111a、111b。这些效果是，在处理气体中的氧的比例为5～20％，且处理压力为267Pa以上400Pa以下的条件下进行的等离子体氧化处理所特有的效果。这时的氧的分压为13.3～80Pa，氧的比例在更为优选的范围10～18％时，氧的分压为26.6～72Pa。 
此外，利用本发明的硅氧化膜的形成方法形成硅氧化膜111后，按照基于STI的元件分离区域形成的顺序，例如利用CVD法在沟道105内埋入SiO2等的绝缘膜之后，将硅氮化膜103作为阻挡层通过CMP进行研磨而进行平坦化。在进行平坦化之后，通过蚀刻除去硅氮化膜103和埋入绝缘膜的上部，由此形成元件分离结构。 
接着，关于将本发明的硅氧化膜的形成方法用于形成有具有疏密的线、线间距的凹凸图案的硅表面的氧化膜形成的例子进行说明。图10是示意性表示在具有图案110的硅基板101的表面形成硅氧化膜111之后的晶片W的主要部分的截面结构的图。 
使用图1的等离子体处理装置100，在下述的条件A～C中使处理压力和氧比例变化进行等离子体氧化处理，在凹凸的硅表面形成硅氧化膜之后，对于图案110的凸部的顶部膜厚a、在凹凸图案110疏的部分(疏部)的侧部膜厚b、底部膜厚c和肩部112的角膜厚d、以及在凹凸图案密的部分(密部)的侧部膜厚b’、底部膜厚c’和肩部112的角膜厚d’，分别进行测定。此外，在该凹凸图案110，图案疏的区域的凹部的开口宽度L1与密的区域的凹部的开口宽度L2的比(L1/L2)为10以上。另外，凹凸图案110的凹部的深度与开口宽度的比(深宽比)是在疏部为1以下，在密部为2。 
对于所形成的硅氧化膜，测定凹凸图案110的凸部的角膜厚比(膜厚d’/膜厚b’)，凹凸图案110的顶部和底部的膜厚比(膜厚c’/膜厚a)和基于凹凸图案110的疏密的膜厚比[(膜厚c’/膜厚c)×100]。这些结果在表1和图11～图14中表示。图11是表示硅氧化膜的膜厚比与处理压力的关系的图表，图12是表示硅氧化膜的膜厚比和处理气体中的氧比率的关系的图表，图13是表示硅氧化膜的基于图案疏密的膜厚比 和处理压力的关系的图表，图14是表示硅氧化膜的基于图案疏密的膜厚比和处理气体中的氧比率的关系的图表。 
角膜厚比(膜厚d’/膜厚b’)表示图案的肩部112的圆角形成的情况，例如如果为0.8以上则肩部112的硅101的角形成圆角。优选的是0.8～1.5，更为优选的是0.95～1.5，进一步更加优选的是0.95～1.0。相反，该角膜厚比未达到0.8，则角部分的硅101并未充分形成圆角，硅101的角维持锐角的形状。如果像这样角部分的硅101为锐角，则器件形成之后，在该角部引起电场集中导致漏电电流的增大。 
另外，顶部和底部的膜厚比(膜厚c’/膜厚a)表示相对于具有凹凸形状的硅的覆盖(coverage)性能，越接近1越良好。 
并且，基于疏密的膜厚比[(膜厚c’/膜厚c)×100]图案110的疏部和密部的膜厚差的指标，85％以上即良好。 
<条件A：比较例1> 
Ar流量：500mL/min(sccm) 
O2流量：5mL/min(sccm) 
H2流量：0mL/min(sccm) 
O2气体比率：约1％ 
处理压力：133.3Pa(1Torr) 
微波功率密度：2.30W/cm2
处理温度：400℃ 
处理时间：360秒 
<条件B：本发明> 
Ar流量：340mL/min(sccm) 
O2流量：51mL/min(sccm) 
H2流量：9mL/min(sccm) 
O2气体比率：约13％ 
处理压力：333.3Pa(2.5Torr) 
微波功率密度：2.30W/cm2
处理温度：400℃ 
处理时间：585秒 
<条件C：比较例2> 
Ar流量：120mL/min(sccm) 
O2流量：37mL/min(sccm) 
H2流量：3mL/min(sccm) 
O2气体比率：约23％ 
处理压力：666.5Pa(5Torr) 
微波功率密度：2.30W/cm2
处理温度：400℃ 
处理时间：444秒 
【表1】 
   条件A(比较例)  条件B(本发明)   条件C(比较例2)
  角膜厚比(膜厚d’/  膜厚b’)   1.14   0.99   0.94
  顶部和底部的膜厚  比(膜厚c’/膜厚a)   0.70   0.86   0.86
  基于疏密的膜厚比  [(膜厚c’/膜厚c)  ×100％]   81.5   89.4   93.8
根据表1、图11和图12，能够确认角部的膜厚比为条件A(比较例1)＞条件B(本发明)＞条件C(比较例2)。即，能够确认通过条件B(本发明)形成硅氧化膜的情况下的角膜厚比为0.99，比相对低压力、低氧浓度条件的条件A(比较例1)的1.14差但是是良好的结果，在肩部112的硅(シリコン)形成有充分的圆角形状。但是，在相对的高压力、高氧浓度条件的条件C(比较例2)的情况下，角膜厚比为0.94未到达0.95，肩部112的硅未充分形成圆角形状。另外，可以确认顶部和底部的膜厚比为条件B(本发明)＞条件C(比较例1)＞条件A(比较例1)。即，虽然条件B(本发明)和条件C(比较例2)优秀，但是在相对低压力、低氧浓度条件的条件A(比较例1)中较差。 
并且，根据表1、图13和图14，可以确认基于疏密的膜厚比为条件C(比较例1)＞B(本发明)＞条件A(比较例1)。即，虽然条件B(本发明)下为89.4％，比相对的高压力、高氧浓度条件的条件C(比较例2)的93.8％低但是是优秀的。另一方面，相对的低电压、低氧浓 度条件的条件A(比较例1)中为81.5％比其它的条件大幅变差。 
在条件B(本发明)和相对的高压力、高氧浓度条件的条件C(比较例2)中，与相对的低电压、低氧浓度条件的条件A(比较例1)相比，等离子体中的氧自由基密度高，在凹凸图案110的凹部内自由基容易进入因而能够得到因疏密导致的膜厚差小的良好的结果。 
像这样，在相对的低电压、低氧浓度条件的条件A(比较例1)和相对的高压力、高氧浓度条件的条件C(比较例2)中，角膜厚比或者疏密导致的膜厚比的任一种都差，不能得到满足全部特性的结果，而在条件B(本发明)中，能够得到全部特性良好的结果。 
另外，根据上述试验结果，由于角膜厚比为0.8以上，优选为0.95以上，因此处理压力为400Pa以下，处理气体中的氧的比例为20％以下即可。另一方面，可知为了使疏密导致的膜厚比为85％以上，使处理压力为267Pa以上，处理气体中的氧的比例为5％以上即可。因此，可以确认等离子体氧化处理的处理压力优选为267Pa以上400Pa以下，处理气体中的氧的比例优选为5％以上20％以下，更为优选的是10％以上18％以下。 
接着，在等离子体处理装置100中，作为处理气体以总流量800mL/min(sccm)使用Ar/O2/H2，对表面的结晶面是(100)面和(110)面的硅实施等离子体氧化处理，调查基于面方位的膜厚比[(110)面的膜厚/(100)面的膜厚]。使处理气体中的氧比例按照4.25％、6.37％、8.5％、12.75％、17.0％和21.25％变化，剩余部通过Ar流量和H2流量进行调节而成为上述总流量。另外，使处理压力以266.7Pa、333.2Pa、400Pa、533.3Pa和666.5Pa变化。此外，H2/O2的流量比固定为0.176。另外，微波功率为2750W(功率密度：2.30W/cm2)、处理温度为400℃、处理时间为360秒。其结果在图15和图16中表示。 
在形成硅氧化膜的情况下，重要的是使具有凹凸的硅的侧部的(110)面和凹凸的底部的(100)面的膜厚比尽可能均匀化。该基于面方位的膜厚比[(110)面的膜厚/(100)面的膜厚]优选为1.15以下，更为优选的是1.1以上1.15以下。 
根据图15和图16，如果是处理压力为267Pa以上400Pa以下，处理气体中的氧的比例为5％以上20％以下的等离子体氧化处理条件，则 能够确认能够使基于面方位的膜厚比[(110)面的膜厚/(100)面的膜厚]为1.15以下，例如是1.1以上1.15以下。 
基于面方位的膜厚比[(110)面的膜厚/(100)面的膜厚]优选为1.0以上，但是为1.0的情况下因疏密导致的膜厚比变差。为了使疏密导致的膜厚比为85％以上，需要1.1以上的基于面方位的膜厚比，并且，如果基于面方位的膜厚比为1.1以上，则角膜厚比也能够维持为良好的值。 
以上的试验结果表示，在等离子体处理装置100中，按照267Pa以上400Pa以下，处理气体中的氧的比例为5％以上20％以下的条件形成硅氧化膜，由此能够在凹凸图案110的肩部112导入圆角，同时能够改善图案疏密导致的膜厚差，进而也能够抑制面方位导致的膜厚差。在图10中，即使凹凸图案110的疏的区域的凹部的开口宽度L1与密的区域的凹部的开口宽度L2的比(L1/L2)比1大例如2～10也能够充分得到这些效果。并且，即使对于凹凸图案110的凹部的深度与开口宽度的比(纵横比)在疏部为1以下优选为0.02以上1以下，在密部为2以上10以下优选为5以上10以下的凹凸图案也能够获得上述各效果。另外，即使对于极其精细的凹凸图案110也能够均匀地形成硅氧化膜。 
接着，关于进行处理时间缩短的试验的结果进行说明。这里，作为本实施方式的“中压力、中氧浓度条件”，为腔室内压力：333Pa(2.5Torr)；O2气体相对于全部气体流量的比例：12.75％；H2气体的比例：2.25％；处理温度：465℃；微波功率：4000W(功率密度：3.35W/cm2)的条件，使处理气体的总流量为800mL/min(sccm)和2200mL/min(sccm)，在2200mL/min的情况下预备加热时间为35sec和10sec的两个基准。另外，为了比较，作为“高压力、高氧浓度条件”，使预备加热时间变化进行硅氧化膜形成处理。以腔室内压力：665Pa(5Torr)；O2气体相对于全部气体流量的比例：23％；H2气体的比例：2.25％；处理温度：465℃；微波功率：4000W(功率密度：3.35W/cm2)的条件，如表2所示按照预备加热时间：35sec，等离子体处理145sec，总时间：180sec形成4.2nm的硅氧化膜(表2的处理A)。与此相对，在“中压力、中氧浓度条件”下处理气体的总流量为800mL/min(sccm) 时(表2的处理B)，为了得到4.2nm的硅氧化膜的处理时间为，预备加热时间35sec；等离子体处理时间：223sec；总时间：258sec，比“高压力、高氧浓度条件”的情况延长78sec。这时的情况如图17A所示。但是，通过将处理气体的总流量上升至2200mL/min(sccm)用于获得4.2nm的硅氧化膜的等离子体处理时间能够缩短至180sec(表2的处理C)，与800mL/min时的情况比较能够将处理时间缩短43sec，与“高压力、高氧浓度条件”的情况的差缩短至35sec。这时的情况如图17B所示。另外，即使处理气体的总流量为2200mL/min且将预备加热时间减少至10sec(表2的处理D)，等离子体处理时间也并不明显延长，膜厚的不均匀也与预备加热为35sec的情况为相同程度。如表2所示，这时的等离子体处理时间为188sec，预备加热时间为10sec，因此总时间为198sec，比“高压力、高氧浓度条件”的处理A延长18sec左右，成为与处理A几乎相同的处理时间。这时的情况如图17C所示。 
【表2】 
Figure G2007800364025D00211
此外，本发明并不局限于上述实施方式，能够有各种变形。例如在上述实施方式中，作为实施本发明的方法举例RLSA方式的等离子体处理装置，但是也可以是遥控等离子体方式、ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控管等离子体方式等其它的等离子体处理装置。 
另外举例表示了，在上述实施方式中图9、图10例示的单结晶硅的硅基板上形成的凹凸图案的表面上，进行高品质的氧化膜形成的必要性高的STI中沟道内部的氧化膜形成，但是也能够适用于在晶体管的多晶硅栅极电极侧壁的氧化膜形成等其它的凹凸图案的表面，高品质的氧化膜形成的必要性高的应用，另外，在形成有凹凸且根据部位而面方位不同的硅表面例如翼构造或沟槽门构造的3维晶体管的制造 过程中，形成作为栅极绝缘膜的硅氧化膜的情况下也能适用。并且，也能够适用于闪存等的信道氧化膜的形成等。 
另外，在上述实施方式中，叙述了关于作为绝缘膜形成硅氧化膜的方法，但是在对利用本发明的方法形成的硅氧化膜进一步进行氮化处理形成硅氧氮化膜(SiON)的用途中也能够使用。在该情况下，无论氮化处理的方法如何，例如优选使用包含Ar气体和N2气体的混合气体进行等离子体氮化处理。另外，也能够适用于基于使用Ar气体、N2气体和O2气体的混合气体进行等离子体氮氧化处理的氮氧化膜的形成。 
另外，在上述实施方式中表示了关于使用半导体基板的硅基板作为被处理体的例子，但是也可以是化合物半导体基板那样的其它的半导体基板，另外，也可以是LCD基板、有机EL基板等的FPD用的基板。 
在各种半导体装置的制造中，在形成硅氧化膜的情况下能够适用本发明。 

Claims (10)

1.一种等离子体氧化处理方法，其特征在于包括下述步骤：
在等离子体处理装置的处理容器内，配置表面由硅构成且在表面具有凹凸形状的图案的被处理体；
在所述处理容器内，按照处理气体中的氧的比例在5～20％范围，并且处理压力在267Pa以上400Pa以下的范围的条件形成等离子体；并且，
通过所述等离子体，氧化所述被处理体的表面的硅，形成用于浅沟道隔离的硅氧化膜，
所述处理气体按照0.1～10％的比例包含氢，在所述处理气体中，Ar气体的流量为50～5000mL/min，O2气体的流量为10～500mL/min，H2气体流量为1～110mL/min，
处理温度为200～800℃，
氢气量/氧气量为0.1～0.5。
2.根据权利要求1所述的等离子体氧化处理方法，其特征在于：
所述等离子体是，通过由具有多个槽缝的平面天线导入所述处理容器内的微波激励所述处理气体而形成的微波激励等离子体。
3.根据权利要求1所述的等离子体氧化处理方法，其特征在于：
在被处理体的表面，形成有所述凹凸图案疏的区域和该凹凸图案密的区域。
4.根据权利要求1所述的等离子体氧化处理方法，其特征在于：
按照在所述凹凸图案的凸部上端的角部形成的硅氧化膜的膜厚tc、与在所述凸部的侧面形成的硅氧化膜的膜厚ts的比tc/ts为0.95以上1.5以下的方式形成硅氧化膜。
5.根据权利要求3所述的等离子体氧化处理方法，其特征在于：
按照所述凹凸图案密的区域的凹部的底处的硅氧化膜的膜厚相对于所述凹凸图案疏的区域的凹部的底处的硅氧化膜的膜厚的比率为85％以上的方式形成硅氧化膜。
6.根据权利要求1所述的等离子体氧化处理方法，其特征在于：
所述处理气体中的氧的比例为10～18％。
7.根据权利要求1所述的等离子体氧化处理方法，其特征在于：
所述处理压力为300Pa以上350Pa以下。
8.根据权利要求1所述的等离子体氧化处理方法，其特征在于：
将包含5～20％的氧的处理气体，按照在所述处理容器内实际有效地被实施等离子体处理的等离子体处理空间的容积每1mL为0.128mL/min以上的流量供给到所述处理容器内。
9.根据权利要求1所述的等离子体氧化处理方法，其特征在于：
当在所述处理容器内实际有效地被实施等离子体处理的等离子体处理空间的容积为15～16L的情况下，将氧的比例为5～20％的处理气体按照2000mL/min以上的流量供给到所述处理容器内。
10.根据权利要求1所述的等离子体氧化处理方法，其特征在于：
基于所述等离子体的硅的氧化处理在加热被处理体的同时进行，在所述硅的氧化处理之前将被处理体的预备加热进行5～30秒。
CN2007800364025A 2006-09-29 2007-09-27 等离子体氧化处理方法 Active CN101523576B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006267745 2006-09-29
JP267745/2006 2006-09-29
JP2007091702 2007-03-30
JP091702/2007 2007-03-30
PCT/JP2007/068756 WO2008041601A1 (fr) 2006-09-29 2007-09-27 Procédé d'oxydation par plasma, appareil d'oxydation par plasma et support de stockage

Publications (2)

Publication Number Publication Date
CN101523576A CN101523576A (zh) 2009-09-02
CN101523576B true CN101523576B (zh) 2012-10-03

Family

ID=39268462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800364025A Active CN101523576B (zh) 2006-09-29 2007-09-27 等离子体氧化处理方法

Country Status (6)

Country Link
US (1) US20100029093A1 (zh)
JP (1) JP5231233B2 (zh)
KR (1) KR101163276B1 (zh)
CN (1) CN101523576B (zh)
TW (1) TWI433237B (zh)
WO (1) WO2008041601A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011034057A1 (ja) * 2009-09-17 2011-03-24 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置用ガス供給機構
US20130017690A1 (en) * 2010-03-31 2013-01-17 Tokyo Electron Limited Plasma nitriding method and plasma nitriding apparatus
JP5045786B2 (ja) * 2010-05-26 2012-10-10 東京エレクトロン株式会社 プラズマ処理装置
JP5649510B2 (ja) * 2010-08-19 2015-01-07 キヤノンアネルバ株式会社 プラズマ処理装置，成膜方法，ｄｌｃ皮膜を有する金属板の製造方法，セパレータの製造方法
CN104051210B (zh) * 2013-03-12 2016-05-11 中微半导体设备(上海)有限公司 一种减少门效应的等离子体处理装置
US9829790B2 (en) * 2015-06-08 2017-11-28 Applied Materials, Inc. Immersion field guided exposure and post-exposure bake process
FR3038419B1 (fr) * 2015-06-30 2017-07-28 Oberthur Technologies Serveur et procede de verification de code de securite
US10203604B2 (en) 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
US20180076026A1 (en) 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
SG11201907092YA (en) 2017-03-27 2019-09-27 Kokusai Electric Corp Semiconductor device production method, program and substrate processing device
US11049731B2 (en) 2018-09-27 2021-06-29 Applied Materials, Inc. Methods for film modification
JP2021027125A (ja) * 2019-08-02 2021-02-22 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
CN114121672A (zh) * 2021-11-23 2022-03-01 上海华力集成电路制造有限公司 鳍结构表面氧化层均匀化的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
EP1361605A4 (en) 2001-01-22 2006-02-15 Tokyo Electron Ltd METHOD FOR PRODUCING MATERIAL OF AN ELECTRONIC COMPONENT
JP2002280369A (ja) 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
US20050155345A1 (en) * 2002-03-29 2005-07-21 Tokyo Electron Limited Device and method for purifying exhaust gas from industrial vehicle engine
US6734082B2 (en) * 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
JP4718189B2 (ja) * 2005-01-07 2011-07-06 東京エレクトロン株式会社 プラズマ処理方法
WO2006082730A1 (ja) * 2005-02-01 2006-08-10 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法
JP2006216774A (ja) * 2005-02-03 2006-08-17 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の成膜方法
US7268057B2 (en) * 2005-03-30 2007-09-11 Micron Technology, Inc. Methods of filling openings with oxide, and methods of forming trenched isolation regions
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
KR100670925B1 (ko) * 2005-08-01 2007-01-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-33381A 2002.01.31

Also Published As

Publication number Publication date
TWI433237B (zh) 2014-04-01
US20100029093A1 (en) 2010-02-04
TW200830416A (en) 2008-07-16
JPWO2008041601A1 (ja) 2010-02-04
KR101163276B1 (ko) 2012-07-05
WO2008041601A1 (fr) 2008-04-10
KR20090058002A (ko) 2009-06-08
JP5231233B2 (ja) 2013-07-10
CN101523576A (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
CN101523576B (zh) 等离子体氧化处理方法
CN101156233B (zh) 氧化硅膜的制造方法和等离子体处理装置
TWI492297B (zh) 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置
TWI453793B (zh) A pattern forming method and a method of manufacturing the semiconductor device
CN101517716B (zh) 硅氧化膜的形成方法、等离子体处理装置
CN101652842B (zh) 等离子体氧化处理方法和等离子体处理装置
JP5405004B2 (ja) 総合プロセスモジュレーション（ｉｐｍ）ｈｄｐ−ｃｖｄによるギャップ充填のための新規な解決法
CN101156234B (zh) 基板的氮化处理方法和绝缘膜的形成方法
TWI415187B (zh) Selective plasma treatment
WO2007139142A1 (ja) プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
CN101908484B (zh) 等离子体氮化处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant