CN101652842B - 等离子体氧化处理方法和等离子体处理装置 - Google Patents

等离子体氧化处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN101652842B
CN101652842B CN200880011183XA CN200880011183A CN101652842B CN 101652842 B CN101652842 B CN 101652842B CN 200880011183X A CN200880011183X A CN 200880011183XA CN 200880011183 A CN200880011183 A CN 200880011183A CN 101652842 B CN101652842 B CN 101652842B
Authority
CN
China
Prior art keywords
plasma
handled object
processing
gas
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880011183XA
Other languages
English (en)
Other versions
CN101652842A (zh
Inventor
壁义郎
小林岳志
盐泽俊彦
北川淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101652842A publication Critical patent/CN101652842A/zh
Application granted granted Critical
Publication of CN101652842B publication Critical patent/CN101652842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

本发明提供等离子体氧化处理方法、等离子体处理装置、以及存储介质，在等离子体处理装置的处理室内，在对具有凹凸图案的被处理体实施基于等离子体的氧化处理从而形成氧化硅膜时，在处理气体中的氧的比率是0.5％以上不足10％并且处理压力为1.3～665Pa的条件下，在向载置被处理体的载置台施加高频电力的同时形成等离子体。

Description

等离子体氧化处理方法和等离子体处理装置
技术领域
本发明涉及等离子体氧化处理方法，详细的是涉及例如在作为半导体装置的制造过程的元件分离技术的浅沟槽隔离技术(ShallowTrench Isolation；STI)中在槽内形成氧化膜的情况下等，能够适用的等离子体氧化处理方法。 
背景技术
STI作为电分离形成在硅基板上的元件的技术被公知。在STI中，将氮化硅膜等作为掩模蚀刻硅从而形成槽，在其中埋入SiO2等的绝缘膜后，通过化学机械研磨(CMP；Chemical Mechanical Polishing)处理，将掩模(氮化硅膜)作为制动部(stopper)，实施平坦化工序。 
在STI中，在进行槽形成的情况下，存在槽的肩部(沟的侧壁的上端的角部)、槽的角(沟的侧壁的下端的拐角部)的形状呈锐角的情况。其结果是，在晶体管等的半导体装置中，应力集中在这些部位从而产生缺陷，成为引起泄漏电流增大、进而消耗电力增加的主要原因。因此，公知的是，通过蚀刻形成槽后，在槽的内壁形成氧化膜，由此使槽的形状光滑。 
作为形成这样的氧化硅膜的方法，使用采用氧化炉、RTP(RapidThermal Process；快速热处理)装置的热氧化处理。例如，在利用作为热氧化处理的一种的氧化炉进行的湿氧化处理中，使用将硅基板加热到超过800℃的温度，并使氧和氢燃烧生成水蒸气(H2O)的WVG(WaterVapor Generator；水蒸气发生器)装置，通过暴露于水蒸气(H2O)的氧化氛围中使硅表面氧化，从而形成氧化硅膜。 
能够认为热氧化处理是能够形成优质的氧化硅膜的方法。但是，因为需要基于超过800℃的高温的处理，所以存在热开支(thermalbudget)增大、由于热应力而使硅基板产生变形等的问题。 
对此，作为由于处理温度为400℃左右，因此能够避免热氧化处理的热开支增大、基板变形等问题的技术，提案有利用使用含有氩气和氧气、氧的流量比率大约为1％的处理气体、在133.3Pa的腔室内压力下形成的微波激励等离子体，使其在以硅为主成分的电子器件的表面起作用进行氧化处理，由此能够形成膜厚的控制容易且优质的氧化硅膜的氧化膜形成方法(例如，WO2001/69673号、WO2004/008519号)。 
另外，该技术，通过在处理压力为133.3Pa左右、处理气体中的O2流量为1％的条件(为了便于说明，称为“低压力，低氧浓度条件”)下进行等离子体处理，具有能够得到高氧化率，并且在已将具有凹凸的硅表面氧化的情况下对凸部上端的硅的拐角导入圆角形状，能够抑制由来自该部位的电场集中引起的泄漏电流的优点。 
但是，当若在上述低压力、低氧浓度条件下进行等离子体氧化处理，则在被处理体表面形成的沟、线和空间等的图案中存在有疏密的情况下，存在在图案疏的部位和密的部位氧化硅膜的形成速度产生差异，不能以均匀的膜厚形成氧化硅膜的问题。若氧化硅膜的膜厚因部位而异，则成为使将该氧化硅膜作为绝缘膜使用的半导体装置可靠性下降的一个原因。 
另外，半导体装置的微细化渐渐发展，优选在槽形成时，使氧化膜厚的底部和侧壁的选择性提高，使形成在侧壁的氧化膜变得更薄。 
发明内容
本发明的目的在于，提供在图案的凸部上端的硅的拐角形成有圆角形状的基础上，不产生因图案的疏密而引起的膜厚差，能够以均匀的膜厚形成氧化硅膜的等离子体氧化处理方法。 
本发明的其他目的是，在此基础上，提供能够使氧化硅膜厚的底部和侧壁的选择性提高，使形成于侧壁的氧化膜变得更薄的等离子体氧化处理方法。 
根据本发明的第一观点，提供一种等离子体氧化处理方法，其对具有凹凸图案的被处理体实施基于等离子体的氧化处理从而形成氧化硅膜，其包括：在设置于等离子体处理装置的处理室内的载置台上，放置具有凹凸图案的被处理体；向上述处理室内供给氧的比率是0.5％以上不足10％的处理气体，将上述处理室内的压力保持为1.3～665Pa； 在对上述载置台施加高频电力的同时形成上述处理气体的等离子体，通过该等离子体对被处理体实施氧化处理。 
在上述第一观点中，优选处理气体中的氧的比率为0.5～5％，更为优选的是0.5～2.5％。另外，优选处理压力为1.3～266.6Pa，更为优选的是1.3～133.3Pa。 
上述高频电力的输出，能够是每被处理体的面积为0.015～5W/cm2，优选为0.05～1W/cm2。另外，上述高频电力的输出，能够为5～3600W。进一步，上述高频电力的频率能够为300kHz～60MHz，优选的是400kHz～27MHz。 
另外，在上述第一观点中，上述处理气体能够含有0.1％～10％比率的氢。另外，处理温度能够为200～800℃。 
优选至少在硅部分形成有上述凹凸图案，作为具体的例子，能够举出在硅部分和绝缘膜部分形成，至少凹部形成于硅部分的方式。 
进一步，上述等离子体能够是，通过上述处理气体、和被具有多个狭缝的平面天线导入到上述处理室内的微波，形成的微波激励等离子体。 
根据本发明的第二观点，提供一种等离子体处理装置，其包括：对被处理体进行等离子体处理的能够真空排气的处理室；配置在上述处理室内，载置被处理体的载置台；向上述处理室内供给处理气体的处理气体供给机构；在上述处理室内生成上述处理气体的等离子体的等离子体生成机构；和控制部，其按照以下方式进行控制，即：使处理气体中的氧的比率为0.5％以上不足10％，使上述处理室内的压力为1.3～665Pa，在对上述载置台施加高频电力的同时形成上述处理气体的等离子体，通过该等离子体对被处理体实施氧化处理。 
根据本发明的第三观点，提供一种存储介质，其存储有在计算机上动作控制等离子体处理装置的程序，上述程序，在执行时，使计算机控制上述等离子体处理装置，执行等离子体氧化处理方法，该等离子体氧化处理方法包括：在设置于等离子体处理装置的处理室内的载置台上，放置具有凹凸图案的被处理体；向上述处理室内供给氧的比率是0.5％以上不足10％的处理气体，将上述处理室内的压力保持为 1.3～665Pa；在对上述载置台施加高频电力的同时形成上述处理气体的等离子体，通过该等离子体对被处理体实施氧化处理。 
根据本发明，在对具有凹凸图案的被处理体实施基于等离子体的氧化处理，通过氧化凹凸图案的露出表面形成氧化硅膜时，在处理气体中的氧的比率是0.5％以上不足10％且处理压力为1.3～665Pa的条件下，在向载置被处理体的载置台施加高频电力的同时形成等离子体，因此能够使凸部拐角部的圆角性良好，并不产生因图案的疏密引起的膜厚差，以均匀的膜厚形成氧化硅膜。另外，通过这样向载置台施加高频电力，能够提高氧化膜厚的底部和侧壁的选择性，并将形成于侧壁的氧化膜变得更薄，能够适用于器件的微细化。进一步，向载置台施加高频电力，具有使凸部拐角部的圆角性更加提高的作用，而且与仅在处理气体中的氧的比率为0.5％～10％，处理压力为1.3～665Pa的条件下执行相比，能够进一步增大凸部拐角部的圆角。 
附图说明
图1是表示适用于本发明方法的实施的等离子体处理装置的一个例子的概略截面图。 
图2是表示平面天线的构造的图。 
图3是表示向等离子体插入朗缪尔探测仪，扫描施加电压的情况下的一般的电流-电压特性。 
图4是表示改变偏置功率的情况下的电流-电压特性的图。 
图5是表示偏置功率密度和等离子体的电子密度之间的关系的图。 
图6是表示对基于STI的元件分离的适用例的晶片截面的示意图。 
图7是表示形成有图案的晶片表面附近的纵截面的示意图。 
图8是表示高频偏置功率密度与底部/侧壁膜厚比的关系的图。 
图9是表示高频偏置功率密度与底部疏密的关系。 
图10是表示高频偏置功率密度与对于偏压0W的拐角部膜厚增加比之间的关系的图。 
图11是表示使高频偏压变化的情况下的(100)面上的氧化硅膜的厚度与(110)面上的氧化硅膜的厚度之间的关系的图。 
具体实施方式
以下，参照附图，对本发明的优选方式进行说明。图1是示意性地表示适用于本发明的氧化硅膜形成方法的实施的等离子体处理装置的一个例子的截面图。该等离子体处理装置，作为RLSA(Radial LineSlot Antenna；径向线狭缝天线)微波等离子体处理装置被构成，该RLSA微波等离子体处理装置通过具有多个狭缝的平面天线，特别是RLSA向处理室内导入微波从而发生等离子体，由此产生高密度且低电子温度的微波等离子体，例如，能够适用于以晶体管的栅极绝缘膜为首的各种半导体装置中的绝缘膜的形成。 
该等离子体处理装置100，具有气密地构成且被接地的大致圆筒状的腔室1。在腔室1的底壁1a的大致中央部形成有圆角的开口部10，在底壁1a设置有与该开口部10连通，向下方突出的排气室11。 
在腔室1内设置有用于水平地支承作为被处理基板的半导体晶片(以下，记为“晶片”)W的由AlN等的陶瓷构成的基座2(载置台)。通过从排气室11的底部中央向上方延伸的圆筒状的由AlN等的陶瓷构成的支承部件3支承该基座2。基座2的外缘部设置有用于引导晶片W的引导环4。此外，在基座2中埋入电阻加热型的加热器5，该加热器5通过从加热器电源6被供电从而加热基座2，用该热量加热作为被处理体的晶片W。此时，例如能够在从室温到800℃为止的范围内控制处理温度。 
另外，在基座2上，通过匹配电路60连接有偏压用的高频电源61。具体而言，构成为在基座2中埋设电极62，在该电极62上连接有高频电源61从而能够供给高频电力的结构。该电极62，以与晶片W大致相同面积形成，利用例如钼、钨等的导电性材料，形成为例如网眼状、格子状、涡卷状等。 
从该高频电源61施加高频电力，该高频电力为规定频率，优选为300kHz～60MHz，更加优选的是400kHz～27MHz，其每晶片的面积的高功率密度优选为0.05～1W/cm2，其功率优选为5～3600W。 
在基座2上，设置有用于支承晶片W使其升降的晶片支承销(未图示)，该晶片支承销相对于基座2的表面能够伸出缩进。 
在腔室1的内周，设置有由石英构成的圆筒状的衬垫7。另外，在基座2的外周侧环状地设置有用于将腔室1内均匀排气、具有多个排气孔8a的石英制的档板8，该挡板8由多个支承柱9支承。 
在腔室1的侧壁设置有形成环状的气体导入部件15，在该气体导入部件15均等地形成有气体放射孔。该气体导入部件15与气体供给系统16连接。气体导入部件也可以配置为喷淋状。该气体供给系统16，具有例如Ar气体供给源17、O2气体供给源18、H2气体供给源19，这些气体分别通过气体管路20到达气体导入部件15，从气体导入部件15的气体放射孔向腔室1内均匀地导入。在各个气体管路20，设置有质量流量控制器21以及其前后的开闭阀22。另外，也可以代替Ar气体，使用作为其他稀有气体的例如Kr、He、Ne、Xe等。 
在上述排气室11的侧面连接有排气管23，在该排气管23，连接有包括高速真空泵的排气装置24。并且，通过使该排气装置24动作，腔室1内的气体被均匀地向排气室11的空间11a内排出，并通过排气管23被排气。由此，能够将腔室1内高速减压到规定的真空度，例如减压到0.133Pa。 
在腔室1的侧壁，设置有用于在与等离子体处理装置100相邻的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口25、和开关该搬入搬出口25的闸阀26。 
腔室1的上部成为开口部，沿着该开口部的周边部设置有环状的支承部27。在该支承部27，通过密封部件29气密地设置有由介电体、例如石英、Al2O3等的陶瓷构成的透过微波的微波透过板28。所以，腔室1内保持为气密。 
在微波透过板28的上方，与基座2相向地设置有圆板状的平面天线31。该平面天线31卡止在腔室1的侧壁上端。平面天线31，在例如与8英寸大小的晶片W对应的情况下，是由直径为300～400mm、厚度为0.1～数mm(例如1mm)的导电性材料构成的圆板。具体而言，构成为例如由表面镀有银或者金的铜板或者铝板形成，以规定的图案贯通地形成有多个微波放射孔32(狭缝)的结构。另外，也可以是镍板、不锈钢钢板。微波放射孔32，例如如图2所示那样长形状的孔形成对，典型地是成对的微波放射孔32彼此配置为“T”字形，这些对 呈同心圆状地配置有多个。根据微波的波长(λg)决定微波放射孔32的长度、排列间隔，例如微波放射孔32的间隔配置为从λg/4到λg。另外，在图2中，形成为同心圆状的相邻的微波放射孔32彼此的间隔用Δr表示。另外，微波放射孔32也可以是圆形、圆弧形等其他形状。进一步，微波放射孔32的配置方式没有特别地限定，除同心圆形状之外，也能够配置为螺旋状、放射状。 
在该平面天线31的上表面，设置有由具有比真空大的1以上的介电常数的例如石英、聚四氯乙烯、聚酰亚胺等树脂形成的滞波件33。该滞波件33，由于在真空中微波的波长变长，因此具有缩短微波的波长从而调整等离子体的功能。此外，在平面天线31和微波透过板28之间，另外，在滞波件33和平面天线3 1之间，能够分别密合地配置，也可以分离地配置。 
在腔室1的上表面，设置有例如由铝、不锈钢、铜等的金属材料形成的盖34，以覆盖这些平面天线31和滞波件33。腔室1的上表面和盖34通过密封部件35密封。在盖34形成有冷却水流路34a，通过使冷却水在其中流通，由此冷却盖34、滞波件33、平面天线31、微波透过板28，从而能够防止变形、破损。另外，盖34被接地。 
在盖34的上壁的中央形成有开口部36，在该开口部连接有波导管37。在该波导管37的端部，通过匹配电路38连接有微波发生装置39。由此，在微波发生装置39中产生的例如频率为2.45GHz的微波，通过波导管37向上述平面天线31传播。此外，作为微波的频率，也能够使用8.35GHz、1.98GHz等。 
波导管37具有：从上述盖34的开口部36向上方延伸的截面圆形的同轴波导管37a、通过模式变换器40连接在该同轴波导管37a的上端部的在水平方向上延伸的矩形波导管37b。矩形波导管37b和同轴波导管37a之间的模式变换器40，具有将在矩形波导管37b内以TE模式传播的微波变换为TEM模式的功能。在同轴波导管37a的中心延伸有内导体41，该内导体41的下端部被连接固定在平面天线31的中心。另外，在盖34和平面天线31之间形成扁平波导路，通过这样的结构，微波通过同轴波导管37a的内导体41，向该扁平波导路呈放射状且高效地均匀传播。 
等离子体处理装置100的各结构部构成为，与具备微处理器(计算机)的处理控制器50连接而被控制的结构。在处理控制器50，连接有由工序管理者为了管理等离子体处理装置100进行指令输入操作等的键盘、将等离子体处理装置100的运转状况可视化显示的显示器等构成的用户接口51。 
另外，在处理控制器50连接有储存程序即方案(recipe)的存储部52，上述程序，是用于在处理控制器50的控制下实现在等离子体处理装置100中执行的各种处理的控制程序、或者是用于根据处理条件使在等离子体处理装置100的各结构部执行处理的程序。方案被存储在存储部52中的存储介质中。存储介质可以是硬盘、半导体存储器，也可以是CDROM、DVD、闪存等的可移动性的存储介质。此外，也可以从其他装置，例如通过专用线路适当地传送方案。 
然后，根据需要，根据来自用户接口51的指示等，从存储部52读取出任意的方案并使其在处理控制器50执行，由此在处理控制器50的控制下进行在等离子体处理装置100中的所希望的处理。 
如此构成的等离子体处理装置100，即使在800℃以下优选在500℃以下的低温中，通过对晶片W进行无损伤的等离子体处理，由此能够形成优质的膜，并且等离子体均匀性优异，能够实现处理的均匀性。 
该等离子体处理装置100，适用于在半导体装置的制造过程中作为元件分离技术被利用的浅沟槽隔离(Shallow Trench Isolation；STI)中在槽内形成氧化膜的情况。 
对基于等离子体处理装置100的槽(凹部)的氧化处理进行说明。首先，打开闸阀26，从搬入搬出口25将形成有槽(凹部)的晶片W向腔室1内搬入，载置在基座2上。 
然后，从气体供给系统16的Ar气体供给源17和O2气供给源18，将Ar气体和O2气体以规定的流量通过气体导入部件15向腔室1内导入，维持为规定的处理压力。作为此时的条件，优选处理气体中的氧的比率(流量比即体积比)是0.5％以上不足10％，更为优选的是0.5％～5％，进一步优选为0.5～2.5％。处理气体的流量，能够从Ar气体：0～5000mL/min，O2气体：1～500mL/min的范围中选择，使得相对于全部气体流量的氧的比率成为上述值。 
另外，除来自Ar气体供给源17和O2气体供给源18的Ar气体和O2气体之外，也能够以规定比率从H2气体供给源19导入H2气体。通过供给H2气体，能够提高等离子体氧化处理的氧化速率。这是因为，通过供给H2气体而生成OH自由基，其对氧化速率的提高起到作用。在该情况下，相对于处理气体全体的量H2的比率优选为0.1～10％，更为优选的是0.1～5％，进一步优选的是0.1％～2％。H2气体的流量优选为1～650mL/min(sccm)。 
此外，腔室内的处理压力，优选为1.3～665Pa，更为优选的是1.3～266.6Pa，进一步优选的是1.3～133.3Pa。处理温度能够在200～800℃的范围，优选的是400～600℃。 
接着，将来自微波发生装置39的微波经匹配电路38导入波导管37。微波依次经由矩形波导管37b、模式变换器40、和同轴波导管37a被供给向平面天线31。在矩形波导管37b内以TE模式传播微波，该TE模式的微波通过模式变换器40变换为TEM模式，在同轴波导管37a内被向平面天线31传播，从平面天线31经微波透过板28向腔室1内的晶片W的上方空间辐射。此时，微波发生装置39的功率优选为0.5～5kW(0.25～2.5W/cm2)。 
另外，在进行等离子体氧化处理期间，从高频电源61向基座2供给规定频率和功率的高频偏压(高频电力)。为了维持等离子体的低电子温度(在晶片W的近旁为1.2eV以下)，并抑制充电损害，消除由图案中的疏密引起的氧化膜的膜厚差，而供给来自该高频电源61的高频偏压。 
从这样的观点来看，作为高频电力的频率，例如能够使用300kHz～60MHz，优选使用400kHz～27MH。作为每晶片面积的功率密度，优选0.015～5W/cm2，更加优选的是0.05～1W/cm2。特别地，优选0.1W/cm2以上。另外，高频电力的功率优选5～3600W。更加优选10～1000W。 
利用从平面天线31经微波透过板28向腔室1辐射的微波，在腔室1内形成电磁场，Ar气体、O2气体等等离子体化，利用该等离子体氧化在晶片W上形成的凹部内露出的硅表面。该微波等离子体，通过从平面天线31的多个微波放射孔32辐射微波，成为大致1×1010～5×1012/cm3或者其以上的高密度的等离子体，其电子温度是0.5～2eV左右， 等离子体密度的均匀性是±5％以下。并且，等离子体处理装置100具有如下优点：即使通过从高频电源61对基座2供给高频电力，向晶片W施加偏置电压，也能够维持等离子体的低电子温度，能够在晶片W附近实现1.2eV以下。 
基于数据说明该情况。 
等离子体的电子温度能够从通过向等离子体中插入朗缪尔探测仪并扫描施加电压而得到的图3所示的电压-电流特性中求得。具体的是，在图3的指数函数区域的任意位置上，取电流值I1，其电流变为e倍(约2.7倍)的电压的变化ΔV为电子温度(Te)。所以，指数函数区域的斜率若相同，则电子温度相同。 
于是，在图1的等离子体处理装置100中，通过朗缪尔探测仪测定使对基座施加的高频电力偏置电压变化生成等离子体时的电压-电流特性。此处，使用200mm的晶片，以250mL/min(sccm)的流量供给Ar气体，使压力为：7.3Pa，使微波功率为：1000W，将偏置功率变化到0、10、30、50W。此外，配置于基座的电极的面积是706.5cm2。在图4中表示其结果。如该图所示，指数函数区域的斜率与偏置功率大小无关而基本一定，因此电子温度也如图5所示不依赖于偏置功率(图5表示偏置功率密度)成为基本一定的值。即，即使向晶片W以0.015～1W/cm2的功率密度施加高频偏压，也能够维持等离子体的低电子温度特性。 
因此，存在如下优点：即使如本实施方式那样向晶片W施加高频偏压，也能够在低温且短时间条件下进行氧化处理从而形成薄且均匀的氧化膜，并且由等离子体中的离子等引起的对氧化膜的损伤实质上不存在，能够形成优质的氧化硅膜。 
另外，在1.3～665Pa、优选为1.3～266.6Pa、进一步优选为1.3～133.3Pa的处理压力，处理气体中的氧的比率是0.5％以上不足10％、优选为0.5％～5％，进一步优选为0.5～2.5％的条件下，进行等离子体氧化处理，由此能够向具有槽等凹凸的硅的凸部上端的拐角导入圆角形状。但是，仅设定为这样的条件下，氧化膜的膜厚因图案的疏密而变化。 
如此，在1.3～665Pa这样的低压力且氧的比率是0.5％以上不足10％的“低压力、低氧浓度条件”下，拐角部分的圆角良好，这可认为是 由在拐角部的电场集中而导致。即，离子在拐角部集中，有选择地进行拐角氧化。 
但是，在“低压力、低氧浓度条件”下，由于微波加载(loading)效果，产生因图案疏密导致的氧化膜的膜厚差。 
对于此，如上所述，通过在进行等离子体氧化处理期间，从高频电源61向晶片W施加高频偏压(高频电力)，从而不被形成于被处理体表面的图案的疏密所影响，能够形成均匀膜厚的氧化硅膜。 
这样，通过向晶片W施加高频偏压来消除图案的疏密差，是因为能够向密部积极地引入离子。 
如上所述，通过向晶片W施加高频偏压，能够更有效地导入拐角部的圆角形状，并且能够将氧化硅膜厚的底部和侧壁的选择性更加提高，进一步使形成于侧壁的氧化膜变薄。 
另外，适当地控制处理压力和处理气体中的氧的比率，并通过向基座2施加适当的高频偏压，能够达到现有技术中不能并存的两件事，即：减小疏密差、和在拐角部分充分地形成圆角。 
如此，通过向晶片W施加高频偏压，促进在拐角部分形成圆角的效果的原因被推测为，因为通过电场集中，氧化变得更加各向同性。另外，氧化硅膜的底部和侧壁的选择性变得更高的原因被推测为，离子辅助自由基(Ion Assisted radical)氧化效果。 
关于氧化硅膜的拐角部分的圆角的程度、氧化硅膜厚的选择性，与氧化膜厚的疏密差同样，通过高频偏压的功率能够控制，能够适当地设定高频偏压的功率，以使氧化膜厚的疏密差、拐角部分的圆角的程度、侧壁的氧化膜厚变得适当平衡。 
接着，参照图6，关于通过本发明的氧化硅膜的形成方法，形成STI中的槽内部的氧化膜的例子进行说明。图6图表示有直至在STI中的槽的形成和在其后进行的氧化膜形成为止的工序。 
首先，在图6(a)和(b)中，在硅基板101通过例如热氧化等的方法形成SiO2等的氧化硅膜102。接着，在(c)中，在氧化硅膜102上通过例如CVD(Chemical Vapor Depositon：化学气相沉积)形成Si3N4等氮化硅膜103。进一步，在(d)中，在氮化硅膜103上，在涂敷光致抗蚀剂之后，通过光刻技术进行图案形成从而形成抗蚀剂层104。 
接着，如(e)所示，将抗蚀剂层104当作蚀刻掩模，例如使用卤素类的蚀刻气体有选择地蚀刻氮化硅膜103和氧化硅膜102，由此与抗蚀剂层104的图案对应，使硅基板101露出。即，利用氮化硅膜103，形成用于槽的掩模图案。(f)表示通过使用例如含有氧等的处理气体的含氧等离子体，实施所谓的灰化处理，除去抗蚀剂层104的状态。 
在(g)中，将氮化硅膜103和氧化硅膜102作为掩模，通过对硅基板101有选择地实施蚀刻而形成槽105。该蚀刻，能够使用例如含有Cl2、HBr、SF6、CF4等卤素或者卤素化合物、O2等的蚀刻气体进行。 
(h)表示对在STI中的蚀刻后的晶片W的槽105，形成氧化硅膜的工序。此处，在以上述范围的频率和功率向基座2供给高频电力的同时，在如上所述的处理气体中的氧的比率是0.5％以上不足10％且处理压力在1.3～665Pa的条件下，进行等离子体氧化处理。在这样的条件下，如(i)所示，通过进行等离子体氧化处理，如上所述，在槽形成时，能够将氧化膜厚的底部和侧壁的选择性进一步提高，将形成于侧壁的氧化膜变得更薄。另外，能够使在槽105的肩部105a的硅101具有圆角，并且在槽105的线&空间的图案中存在疏密的情况下，也能够缩小形成在疏部位和密部位的表面上的氧化硅膜的膜厚差，能够形成均匀的氧化硅膜。 
像这样，通过将氧化膜厚的底部和侧壁的选择性进一步提高，并且使形成于侧壁的氧化膜变薄，从而适用于器件的微细化。即，当器件的微细化发展时，为了确保晶体管形成部分的面积，氧化膜的膜厚不能无视，若该氧化膜厚，则难于确保晶体管形成部分的面积，但在本发明的条件下，提高底部和侧壁的选择性并使形成于侧壁的氧化膜变薄，由此能够确保晶体管形成部分。另外，为了元件分离形成工序时的损伤修复，需要底部的氧化膜如现有技术中那样的厚度，通过像这样将氧化膜厚的底部和侧壁的选择性提高，能够将底部的氧化膜的膜厚形成为所需要的膜厚。 
另外，通过向槽105的肩部105a的硅101导入圆角形状，与该部位形成为锐角的情况相比较，能够抑制泄漏电流的产生。 
此外，在利用本发明的氧化硅膜的形成方法形成氧化硅膜111后，依照基于STI的元件分离区域形成的顺序，例如通过CVD法向槽105 内埋入SiO2等的绝缘膜后，将氮化硅膜103作为制动层通过CMP(Chemical Mechanical Polishing；化学机械抛光)进行不进行研磨的平坦化。在平坦化后，通过蚀刻或者CMP除去氮化硅膜103和埋入绝缘膜的上部，由此形成元件分离结构。 
接着，对确认本发明的效果的试验结果进行说明。 
将本发明的氧化硅膜的形成方法应用于如图7表示的形成有具有疏密的线和空间的图案的硅表面的氧化膜形成中。图7示意性地表示在具有图案110的硅基板101的表面形成有氧化硅膜111后的晶片W的要部的截面构造。 
在本试验中，使用图1的等离子体处理装置100，在下述条件A～C下进行等离子体氧化处理，在形成氧化硅膜后拍摄SEM照片，从其图像中测定在图案密的部分(密部(dense))中的侧部膜厚a、底部膜厚b、以及图案110作为稀疏部分的开放部(疏部(open))中的底部膜厚b′、拐角部膜厚c，并求出底部/侧壁膜厚比(b/a)、Dense/Open底部膜厚比(底部疏密比)(b/b′)、以及对于偏压0W的拐角部膜厚增加比(在偏压为0W时，使拐角部膜厚c为1的情况下，施加偏压时的拐角部膜厚c)。另外，对拐角部(肩部)112的圆角半径R也进行了测定。这些结果在表1和图8～10中表示。此外，密区域的凹部的开口宽度L1为200nm、凹部的深度L2为450nm。 
底部/侧壁膜厚比是氧化膜厚的底部和侧壁的选择性的指标，越大越良好。此外，如上所述，从应对器件的微细化的观点优选侧壁膜厚尽量小，10nm以下，更为优选的是5nm以下。另外，Dense/Open底部膜厚比是图案110的疏部和密部的膜厚差的指标，若为0.8以上则良好，优选为0.9以上，更为优选的是0.95以上。另外，相对于偏压0W的拐角部膜厚增加比是角的圆角效果的指标，优选为1.2以上。拐角部112的圆角半径被作为拐角部的曲率半径测量，它也是越大越好。 
<共通条件> 
Ar流量：2000mL/min(sccm) 
O2流量：30mL/min(sccm) 
02气体比率：1.5％ 
处理压力：127Pa(0.95Torr) 
微波功率：1.87W/cm2
处理温度：500℃ 
形成膜厚：6nm 
晶片直径：200mm 
<条件A；比较例> 
高频偏压：无 
处理时间：335sec 
<条件B；本发明例> 
高频偏压 
频率：400kHz 
功率：50W(功率密度0.159W/cm2) 
处理时间：130sec 
<条件C；本发明例> 
高频偏压 
频率：400kHz 
功率：200W(功率密度0.637W/cm2) 
处理时间：36sec 
[表1] 
    偏置功率  密度(W/cm2)   c  (nm)   b/b′   b/a   c的  增加比   圆角半径R  (cm)
  条件A   0   1.6   0.767   1.09   1   1.6
  条件B   0.159   2.5   1.045   2.09   1.56   2.5
  条件C   0.637   2.7   1.030   2.43   1.68   2.7
从表1、图8中，确认关于作为氧化膜厚的底部和侧壁的选择性的指标的底部/侧壁膜厚比，未施加偏压的比较例的条件A为1.09，与此相对条件B为2.09，条件C为2.43，随着偏置功率的增加而上升，并且在施加有高频偏压的本发明例中，能够使侧壁的氧化膜厚变薄，偏置功率越大其程度越显著。此外，条件B、C的侧壁膜厚都为5nm以下。 
另外，从表1、图9中，确认在利用本发明例的条件B和条件C形成氧化硅膜的情况下，作为图案110的疏部和密部的厚度差的指标 的Dense/Open底部膜厚比，分别为1.045、1.030，与作为不施加高频偏压的比较例的条件A的0.767相比较大，且疏部和密部的膜厚差被显著地改善。 
从表1、图10中，确认在利用本发明的条件B和条件C形成氧化硅膜的情况下，使不施加偏压的情况下的拐角部膜厚c为1时，大幅增加为1.56、1.68，进一步，作为拐角部112的圆角半径的指标的拐角部的曲率半径，作为不施加偏压的比较例的条件A为1.6cm，与此相对在施加偏压的本发明例的条件B、C下，分别变为2.5cm、2.7cm，拐角部的圆角形状进一步被改善。其被推测是因为通过施加高频偏压，氧化比较各向同性地进行，对已确认该情况的实验结果进行以下说明。 
此处，把握在硅的(100)面和(110)面上在上述条件A～C下氧化后的氧化硅膜的厚度。图11是表示在横轴取在(100)面的氧化硅膜的厚度，在纵轴取在(110)面的氧化硅膜的厚度，使高频偏压变化的情况下它们的关系的图。从该图中确认依赖于高频偏压的功率，氧化硅膜的形成的面方位依赖性变得更小，氧化硅膜的形成变得更加各向同性。 
此外，本发明并不限于上述实施方式，能够进行各种变形。例如在上述实施方式中，作为实施本发明的方法的装置，例举出RLSA方式的等离子体处理装置，但也可以是例如远程等离子体方式、ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控管等离子体方式等的其他等离子体处理装置。 
此外，在上述实施方式中，例示了STI的槽内部的氧化膜形成，其中该STI在单结晶硅的硅基板的凹凸图案的表面形成高品质的氧化膜的必要性高，但也能够适用于在晶体管的多晶硅栅极电极侧壁的氧化膜形成等其他的在凹凸图案的表面上形成高品质的氧化膜的必要性高的应用中，另外，在形成有凹凸并且因部位的不同而面方位不同的硅表面，例如翼片(fin)构造、槽栅结构的三维晶体管的制造过程中，形成作为栅极绝缘膜等的氧化硅膜的情况下也能够适用。 
另外，在上述实施方式中，举例说明了STI中的槽内的氧化膜形成，但并不限于此，例如能够适用于多晶硅栅极电极的蚀刻后的侧面氧化、栅极氧化膜等，各种氧化硅膜的形成。 

Claims (14)

1.一种等离子体氧化处理方法，其对具有凹凸图案的被处理体实施基于等离子体的氧化处理从而形成氧化硅膜，其特征在于：包括：
在设置于等离子体处理装置的处理室内的载置台上，放置具有凹凸图案的被处理体；
向所述处理室内供给氧的比率是0.5％以上不足10％的处理气体，将所述处理室内的压力保持为1.3～665Pa；
向所述处理室内导入微波从而生成等离子体，
对所述载置台供给高频电力对所述被处理体施加高频偏压，以对设置于所述载置台的所述被处理体引入离子，同时通过该等离子体对被处理体实施氧化处理，其中，
所述高频偏压的输出为5～3600W，
所述高频偏压的频率为300kHz～60MHz，
所述处理室内的处理温度为200～800℃。
2.如权利要求1所述的等离子体氧化处理方法，其特征在于：
处理气体中的氧的比率为0.5～5％。
3.如权利要求1所述的等离子体氧化处理方法，其特征在于：
处理气体中的氧的比率为0.5～2.5％。
4.如权利要求1所述的等离子体氧化处理方法，其特征在于：
所述处理室内的压力为1.3～266.6Pa。
5.如权利要求4所述的等离子体氧化处理方法，其特征在于：
所述处理容器内的压力为1.3～133.3Pa。
6.如权利要求1所述的等离子体氧化处理方法，其特征在于：
所述高频偏压的输出为每被处理体的面积0.015～5W/cm2。
7.如权利要求6所述的等离子体氧化处理方法，其特征在于：
所述高频偏压的输出为每被处理体的面积0.05～1W/cm2。
8.如权利要求1所述的等离子体氧化处理方法，其特征在于：
所述高频偏压的频率为400kHz～27MHz。
9.如权利要求1所述的等离子体氧化处理方法，其特征在于：
所述处理气体含有0.1～10％比率的氢。
10.如权利要求1所述的等离子体氧化处理方法，其特征在于：
所述凹凸图案至少形成于被处理体的硅部分。
11.如权利要求10所述的等离子体氧化处理方法，其特征在于：
所述凹凸图案形成于被处理体的硅部分和绝缘膜部分，至少凹部形成于被处理体的硅部分。
12.如权利要求1所述的等离子体氧化处理方法，其特征在于：
所述等离子体，是通过所述处理气体和微波形成的微波激励等离子体，所述微波通过具有多个狭缝的平面天线被导入到所述处理室内。
13.如权利要求1所述的等离子体氧化处理方法，其特征在于：
所述高频偏压的输出为10～1000W。
14.一种等离子体处理装置，其特征在于，包括：
对被处理体进行等离子体处理的能够真空排气的处理室；
配置在所述处理室内，载置被处理体的载置台；
与向所述处理室内供给处理气体的处理气体供给机构连接的气体导入部；
在所述处理室内导入微波从而生成所述处理气体的等离子体的等离子体生成机构；和
控制部，其按照以下方式进行控制，即：使处理气体中的氧的比率为0.5％以上不足10％，使所述处理室内的压力为1.3～665Pa，对所述载置台供给高频电力对所述被处理体施加高频偏压，以对设置于所述载置台的所述被处理体引入离子，同时通过该等离子体对被处理体实施氧化处理。
CN200880011183XA 2007-03-30 2008-03-28 等离子体氧化处理方法和等离子体处理装置 Active CN101652842B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP091700/2007 2007-03-30
JP2007091700A JP5138261B2 (ja) 2007-03-30 2007-03-30 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
PCT/JP2008/056134 WO2008123431A1 (ja) 2007-03-30 2008-03-28 プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体

Publications (2)

Publication Number Publication Date
CN101652842A CN101652842A (zh) 2010-02-17
CN101652842B true CN101652842B (zh) 2012-11-14

Family

ID=39830916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880011183XA Active CN101652842B (zh) 2007-03-30 2008-03-28 等离子体氧化处理方法和等离子体处理装置

Country Status (6)

Country Link
US (1) US8372761B2 (zh)
JP (1) JP5138261B2 (zh)
KR (1) KR101188553B1 (zh)
CN (1) CN101652842B (zh)
TW (1) TWI487027B (zh)
WO (1) WO2008123431A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929798B2 (en) * 2005-12-07 2011-04-19 Micron Technology, Inc. Method and apparatus providing noise reduction while preserving edges for imagers
WO2009099252A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜のプラズマ改質処理方法
JP5357487B2 (ja) * 2008-09-30 2013-12-04 東京エレクトロン株式会社 シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
US8809199B2 (en) 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
JP2012216667A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法
CN102881592B (zh) * 2011-07-15 2015-08-26 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102052936B1 (ko) * 2012-11-13 2019-12-06 삼성전자 주식회사 반도체 소자 제조 방법
CN103077883B (zh) * 2013-01-11 2016-08-24 武汉新芯集成电路制造有限公司 一种背照式cmos影像传感器制作方法
US9217201B2 (en) * 2013-03-15 2015-12-22 Applied Materials, Inc. Methods for forming layers on semiconductor substrates
US9627216B2 (en) * 2013-10-04 2017-04-18 Applied Materials, Inc. Method for forming features in a silicon containing layer
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
CN106328593B (zh) * 2015-06-24 2019-05-31 旺宏电子股份有限公司 以金属氧化物作为基底的存储器元件及其制造方法
JP6748779B2 (ja) * 2017-03-27 2020-09-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、プログラム及び基板処理装置
CN112542370B (zh) * 2019-09-23 2024-04-05 中微半导体设备(上海)股份有限公司 一种等离子体处理器及其加热器组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004049423A1 (ja) * 2002-11-26 2004-06-10 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
JP2005294551A (ja) * 2004-03-31 2005-10-20 Toshiba Corp シリコン系被処理物の酸化処理方法、酸化処理装置および半導体装置の製造方法
US20050250338A1 (en) * 1997-01-29 2005-11-10 Tadahiro Ohmi Plasma device
CN1841674A (zh) * 2005-03-31 2006-10-04 株式会社东芝 硅类被处理物的处理方法、装置及半导体器件的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505493B2 (ja) * 1999-09-16 2004-03-08 松下電器産業株式会社 半導体装置の製造方法
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
TW498544B (en) 2000-03-13 2002-08-11 Tadahiro Ohmi Flash memory device, manufacturing and its dielectric film formation
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
TWI235433B (en) 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4509864B2 (ja) * 2005-05-30 2010-07-21 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US7910495B2 (en) * 2006-09-29 2011-03-22 Tokyo Electron Limited Plasma oxidizing method, plasma processing apparatus, and storage medium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050250338A1 (en) * 1997-01-29 2005-11-10 Tadahiro Ohmi Plasma device
WO2004049423A1 (ja) * 2002-11-26 2004-06-10 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
JP2005294551A (ja) * 2004-03-31 2005-10-20 Toshiba Corp シリコン系被処理物の酸化処理方法、酸化処理装置および半導体装置の製造方法
CN1841674A (zh) * 2005-03-31 2006-10-04 株式会社东芝 硅类被处理物的处理方法、装置及半导体器件的制造方法

Also Published As

Publication number Publication date
KR20090126280A (ko) 2009-12-08
KR101188553B1 (ko) 2012-10-05
US8372761B2 (en) 2013-02-12
CN101652842A (zh) 2010-02-17
JP5138261B2 (ja) 2013-02-06
JP2008251855A (ja) 2008-10-16
TW200905750A (en) 2009-02-01
US20100136797A1 (en) 2010-06-03
WO2008123431A1 (ja) 2008-10-16
TWI487027B (zh) 2015-06-01

Similar Documents

Publication Publication Date Title
CN101652842B (zh) 等离子体氧化处理方法和等离子体处理装置
TWI492297B (zh) 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置
TWI760555B (zh) 蝕刻方法
TWI390072B (zh) Formation method of silicon oxide film
TWI453793B (zh) A pattern forming method and a method of manufacturing the semiconductor device
TWI407507B (zh) Plasma processing method
TWI433237B (zh) A plasma oxidation treatment method and a plasma processing apparatus
CN101517716B (zh) 硅氧化膜的形成方法、等离子体处理装置
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
KR101333352B1 (ko) 에칭 방법 및 장치
CN101681833B (zh) 微波等离子体处理装置和微波等离子体处理方法以及微波透过板
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant