JP4509864B2 - プラズマ処理方法およびプラズマ処理装置 - Google Patents

プラズマ処理方法およびプラズマ処理装置 Download PDF

Info

Publication number
JP4509864B2
JP4509864B2 JP2005157841A JP2005157841A JP4509864B2 JP 4509864 B2 JP4509864 B2 JP 4509864B2 JP 2005157841 A JP2005157841 A JP 2005157841A JP 2005157841 A JP2005157841 A JP 2005157841A JP 4509864 B2 JP4509864 B2 JP 4509864B2
Authority
JP
Japan
Prior art keywords
plasma
nitride film
pressure
silicon
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005157841A
Other languages
English (en)
Other versions
JP2006332555A (ja
JP2006332555A5 (ja
Inventor
稔 本多
敏雄 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005157841A priority Critical patent/JP4509864B2/ja
Priority to TW095119020A priority patent/TWI407507B/zh
Priority to KR1020060047912A priority patent/KR100874517B1/ko
Priority to CN200610085008A priority patent/CN100576464C/zh
Priority to US11/442,272 priority patent/US20060269694A1/en
Publication of JP2006332555A publication Critical patent/JP2006332555A/ja
Publication of JP2006332555A5 publication Critical patent/JP2006332555A5/ja
Application granted granted Critical
Publication of JP4509864B2 publication Critical patent/JP4509864B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)

Description

本発明は、プラズマを用いて半導体基板等の被処理体を処理し、シリコン窒化膜を形成するプラズマ処理方法に関する。
各種半導体装置の製造過程では、例えばトランジスタのゲート絶縁膜等として、シリコン窒化膜の形成が行なわれる。近年では、半導体装置の微細化に伴い、ゲート絶縁膜の薄膜化が進んでおり、膜厚が数ｎｍと薄いシリコン窒化膜を形成することが要求されている。
シリコン窒化膜を形成する方法としては、前もって成膜しておいたＳｉＯ２などのシリコン酸化膜を後から窒化処理する方法が主流であったが、プラズマ処理によって単結晶シリコンを直接窒化処理する技術として、マイクロ波プラズマＣＶＤ装置の反応室内にＮＨ３ガスを導入し、処理圧力１００Ｔｏｒｒ（１３３３２Ｐａ）、処理温度１３００℃でシリコン窒化膜を形成する方法、あるいは、前記反応室内にＮ２ガスを導入し、処理圧力５０ｍＴｏｒｒ（６．７Ｐａ）、処理温度１１５０℃でシリコン窒化膜を形成する方法が提案されている（例えば、特許文献１）。
特開平９−２２７２９６号公報（段落００２１、００２２など）
特許文献１のように、シリコンを直接プラズマ窒化処理する場合、膜質の低下、例えば経時的なＮ濃度の減少（Ｎ抜け）が起こりやすいという課題がある。
従って、本発明の目的は、プラズマを利用してシリコンを直接窒化し、良質な窒化膜を形成することが可能な技術を提供することにある。
上記課題を解決するため、本発明の第１の観点によれば、プラズマ処理装置の処理室内に窒素ガスおよび希ガスを供給して窒素含有プラズマを生成し、被処理体表面のシリコンに対して該窒素含有プラズマを作用させてシリコンを直接窒化処理し、シリコン窒化膜を形成するプラズマ処理方法であって、
前記処理室内の圧力を６６．６５Ｐａ超１３３３Ｐａ以下の範囲とし、前記窒素含有プラズマ中のラジカル成分による窒化反応が支配的となるようにして、該プラズマにより前記シリコンを直接窒化処理し、シリコン窒化膜を形成する第１のステップと、
前記第１のステップの後、前記処理室内の圧力を１．３３Ｐａ以上６６．６５Ｐａ以下の範囲とし、前記窒素含有プラズマ中のイオン成分による窒化反応が支配的となるようにして、該プラズマにより前記シリコンの前記第１のステップにより形成されたシリコン窒化膜よりも深い部分を直接窒化処理し、シリコン窒化膜を形成する第２のステップと、
を含むことを特徴とする、プラズマ処理方法が提供される。
上記第１の観点において、前記窒素含有プラズマは、複数のスロットを有する平面アンテナにて前記処理室内にマイクロ波を導入することにより形成されることが好ましい。また、前記第１のステップによる処理を、前記シリコン窒化膜が１．５ｎｍの膜厚に成長するまで行なった後、前記第２のステップによる処理を行なうことが好ましい。さらに、前記第１のステップでは、前記処理室内の圧力を１３３．３〜１３３３Ｐａとし、前記第２のステップでは、前記処理室内の圧力を１．３３〜３９．９９Ｐａとすることが好ましい。さらにまた、前記第１のステップでは、窒素ガスの流量を５０〜２０００ｍＬ／ｍｉｎ、希ガスの流量を２５０〜５００ｍＬ／ｍｉｎとし、前記第２のステップでは、窒素ガスの流量を１０〜１０００ｍＬ／ｍｉｎ、希ガスの流量を２５０〜５００ｍＬ／ｍｉｎとし、前記第１のステップおよび前記第２のステップの際の処理温度を４００〜８００℃とすることが好ましい。
本発明の第２の観点によれば、プラズマを発生させるプラズマ供給源と、
前記プラズマにより、被処理体を処理するための真空排気可能な処理容器と、
前記処理容器内で前記被処理体を載置する基板支持台と、
上記第１の観点のプラズマ処理方法が行なわれるように制御する制御部と、
を備えたことを特徴とする、プラズマ処理装置が提供される。
本発明によれば、処理室内の圧力を６６．６５Ｐａ超１３３３Ｐａ以下の範囲とし、前記窒素含有プラズマ中のラジカル成分による窒化反応が支配的となるようにして、該プラズマによりシリコンを直接窒化処理し、シリコン窒化膜を形成する第１のステップと、第１のステップの後、処理室内の圧力を１．３３Ｐａ以上６６．６５Ｐａ以下の範囲とし、窒素含有プラズマ中のイオン成分による窒化反応が支配的となるようにして、該プラズマによりシリコンの第１のステップにより形成されたシリコン窒化膜よりも深い部分を直接窒化処理し、シリコン窒化膜を形成する第２のステップと、を行なうことにより、窒化膜成長初期には、Ｎラジカル主体の膜形成が進行し、窒化膜形成の後半には、反応性の高いＮイオン主体の膜形成を進行させることができる。従って、プラズマダメージを抑制しつつ、良質なシリコン窒化膜を所望の膜厚に効率良く形成することができる。本発明方法により得られるシリコン窒化膜は、例えば１．５ｎｍ以上の膜厚であっても、Ｎ抜けが起こりにくく、高いＮ濃度を維持できるので、本発明方法は、微細化が進む半導体装置の製造過程で、例えば２ｎｍ程度の膜厚でゲート絶縁膜等を形成する目的で有利に利用できる。
また、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを形成することにより、プラズマの電子温度とイオンエネルギーをさらに低下させ、プラズマダメージをよりいっそう低減することができる。
以下、適宜添付図面を参照して本発明の実施の形態について具体的に説明する。図１は、本発明に好適に利用可能なプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置１００は、複数のスロットを有する平面アンテナ、特にＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されており、例えば、ＭＯＳトランジスタ、ＭＯＳＦＥＴ（電界効果型トランジスタ）などの各種半導体装置の製造過程におけるゲート絶縁膜の形成などの目的で好適に利用可能なものである。
上記プラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。
チャンバー１内には被処理体であるシリコンウエハ（以下、単に「ウエハ」と記す）Ｗを水平に支持するためのＡｌＮ等のセラミックスからなるサセプタ２が設けられている。このサセプタ２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源６から給電されることによりサセプタ２を加熱して、その熱で被処理体であるウエハＷを加熱する。このとき、例えば室温から８００℃までの範囲で温度制御可能となっている。なお、チャンバー１の内周には、石英からなる円筒状のライナー７が設けられ、チャンバー構成材料による金属汚染を防止している。また、サセプタ２の外周側には、チャンバー１内を均一排気するためのバッフルプレート８が環状に設けられ、このバッフルプレート８は、複数の支柱９により支持されている。
サセプタ２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられている。
チャンバー１の側壁には環状をなすガス導入部材１５が設けられており、このガス導入部材１５にはガス供給系１６が接続されている。なお、ガス導入部材はノズル状またはシャワー状に配置してもよい。このガス供給系１６は、例えばＡｒガス供給源１７、Ｎ２ガス供給源１８を有しており、これらガスが、それぞれガスライン２０を介してガス導入部材１５に至り、ガス導入部材１５からチャンバー１内に導入される。ガスライン２０の各々には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。なお、前記Ｎ２ガスに代えて、例えばＮＨ３ガス、Ｎ２とＨ２との混合ガスなどを用いることもできる。また、前記Ａｒガスに代えて、Ｋｒ、Ｘｅ、Ｈｅ、Ｎｅなどの希ガスを用いることもできる。
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には高速真空ポンプを含む排気装置２４が接続されている。そしてこの排気装置２４を作動させることによりチャンバー１内のガスが、バッフルプレート８を介して排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気される。これによりチャンバー１内は所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、この開口部に環状のアッパープレート２７が接合される。アッパープレート２７の内周下部は、内側のチャンバー内空間へ向けて突出し、環状の支持部２７ａを形成している。この支持部２７ａに誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
マイクロ波透過板２８の上方には、サセプタ２と対向するように、円板状の平面アンテナ部材３１が設けられている。この平面アンテナ部材３１はチャンバー１の側壁上端に係止されている。平面アンテナ部材３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板からなり、多数のマイクロ波放射孔３２が所定のパターンで貫通して形成された構成となっている。このマイクロ波放射孔３２は、例えば図２に示すように長溝状をなし、典型的には隣接するマイクロ波放射孔３２同士が「Ｔ」字状に配置され、これら複数のマイクロ波放射孔３２が同心円状に配置されている。マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定され、例えばマイクロ波放射孔３２の間隔は、１／２λｇまたはλｇとなるように配置される。なお、図２において、同心円状に形成された隣接するマイクロ波放射孔３２同士の間隔をΔｒで示している。また、マイクロ波放射孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ部材３１とマイクロ波透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ密着させても離間させてもよい。
チャンバー１の上面には、これら平面アンテナ部材３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されており、そこに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ３１、マイクロ波透過板２８を冷却するようになっている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には、開口部３６が形成されており、この開口部には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した、例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ部材３１へ伝搬されるようになっている。マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂと同軸導波管３７ａとの間のモード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管３７ａの中心には内導体４１が延在しており、内導体４１は、その下端部において平面アンテナ部材３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ部材３１へ放射状に効率よく均一に伝播される。
プラズマ処理装置１００の各構成部は、ＣＰＵを備えたプロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが格納された記憶部５２が接続されている。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたＲＬＳＡ方式のプラズマ処理装置１００においては、ウエハＷのシリコン層（多結晶シリコンまたは単結晶シリコン）を直接窒化してシリコン窒化膜を形成する処理を行うことができる。以下、その手順について、適宜図３を参照しながら説明する。
まず、ステップＳ１０１では、ゲートバルブ２６を開にして搬入出口２５からシリコン層が形成されたウエハＷをチャンバー１内に搬入し、サセプタ２上に載置する。そして、ガス供給系１６のＡｒガス供給源１７およびＮ２ガス供給源１８から、Ａｒガス、Ｎ２ガスを所定の流量でガス導入部材１５を介してチャンバー１内に導入する。具体的には、まず第１のステップでは、Ａｒなどの希ガス流量を２５０〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｎ２ガス流量を５０〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）に設定し、チャンバー内を６６．６５Ｐａ超１３３３Ｐａ以下（０．５Ｔｏｒｒ超１０Ｔｏｒｒ以下）、好ましくは１３３．３Ｐａ〜６６６．５Ｐａ（１Ｔｏｒｒ〜５Ｔｏｒｒ）の処理圧力に調整する。なお、希ガスを用いず、Ｎ２ガスのみを使用することもできる。
また、ウエハＷの温度を４００〜８００℃、好ましくは６００〜８００℃程度に加熱する（以上、ステップＳ１０２）。
次に、ステップＳ１０３では、マイクロ波発生装置３９からのマイクロ波を、マッチング回路３８を経て導波管３７に導き、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通過させて内導体４１を介して平面アンテナ部材３１に供給し、平面アンテナ部材３１のスロットからマイクロ波透過板２８を介してチャンバー１内に放射させる。マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ部材３１に向けて伝搬され、さらに平面アンテナ部材３１の径外方向に伝搬されていく。平面アンテナ部材３１からマイクロ波透過板２８を経てチャンバー１に放射されたマイクロ波によりチャンバー１内で電磁界が形成され、ＡｒガスとＮ２ガスをプラズマ化する。このマイクロ波プラズマは、マイクロ波が平面アンテナ部材３１の多数のマイクロ波放射孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．０ｅＶ以下の低電子温度プラズマとなる。なお、この際のマイクロ波パワーは１５００〜５０００Ｗとすることができる。
このようにして形成されるマイクロ波プラズマは、下地膜へのイオン等によるプラズマダメージが少ないものであるが、第１のステップでは６６．６５Ｐａ以上、好ましくは１３３．３Ｐａ以上の高圧で処理することにより、プラズマ中のラジカル成分による窒化反応が支配的に起こるため、プラズマダメージをよりいっそう低減できる。このときのプラズマの電子温度は、０．７ｅＶ以下で、好ましくは０．６ｅＶ以下である。そして、プラズマ中の活性種、主として窒素ラジカル（Ｎ＊）、などの作用によって、直接シリコン中にＮが導入され、良質なシリコン窒化膜が形成される。
前記第１のステップにより、シリコン窒化膜が所定の膜厚、例えば１．５ｎｍまで成長した段階で、処理圧力を低下させ、第２のステップによる窒化処理を行なう（ステップＳ１０４）。具体的には、Ａｒなどの希ガス流量を２５０〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｎ２ガス流量を１０〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、好ましくは１０〜１００ｍＬ／ｍｉｎ（ｓｃｃｍ）に設定し、チャンバー内を１．３３Ｐａ〜６６．６５Ｐａ（１０ｍＴｏｒｒ〜５００ｍＴｏｒｒ）、好ましくは６．７Ｐａ〜３９．９９Ｐａ（５０ｍＴｏｒｒ〜３００ｍＴｏｒｒ）の処理圧力に調整する。ウエハＷの温度は、第１のステップと同様の温度で実施できる。なお、本実施形態において、「高圧」、「低圧」の語は、あくまでも相対的な意味で用いる。
そして、第１のステップの場合と同様に、マイクロ波発生装置３９からのマイクロ波を、平面アンテナ部材３１を介してチャンバー１内に導入し、形成された電磁界によって、Ａｒガス、Ｎ２ガスをプラズマ化する。
第２のステップでは６６．６５Ｐａ以下、好ましくは３９．９９Ｐａ以下の低圧で処理することにより、プラズマ中のイオン成分による窒化反応が支配的に起こる。このときのプラズマの電子温度は、１ｅＶ以上、好ましくは１．２ｅＶ以上であり、高エネルギーの窒素イオンにより、膜厚が１．５ｎｍを超えても膜中で拡散するので、さらに窒化反応を進行させることが可能であり、プラズマ中の活性種、主として窒素イオンなどの作用によって、直接シリコン中にＮが導入され、所望の膜厚でシリコン窒化膜が形成される。
第２のステップの終了後は、プラズマ停止し、処理ガスの導入を止め、真空引きしてプラズマ窒化処理が終了する（ステップＳ１０５）、その後ウエハＷを搬出し（ステップＳ１０６）、必要により別のウエハＷの処理を行なう。
以上のようにして、単結晶シリコンや多結晶シリコンの表面に、良質なシリコン窒化膜を形成できる。従って、本発明のプロセスは、例えばトランジスタなどの各種半導体装置の製造において、ゲート絶縁膜としてシリコン窒化膜を形成する場合に好適に利用可能である。図４は、トランジスタの製造過程で本発明のプラズマ処理方法を適用した例を説明する図面である。
図４（ａ）に示すとおり、Ｐ＋またはＮ＋がドープされウエル領域（拡散領域；図示せず）が形成されたＳｉ基板１０１に、例えばＬＯＣＯＳ法により素子分離領域１０２を形成する。なお、素子分離領域１０２は、ＳＴＩ（Shallow Trench Isolation）により形成してもよい。
次いで、図４（ｂ）に示すように、上述の内容で２ステップ処理のプラズマ窒化を行うことにより、Ｓｉ基板１０１の表面に、ゲート絶縁膜１０３（Ｓｉ３Ｎ４）を形成する。このゲート絶縁膜１０３の膜厚は、目的とするデバイスによっても異なるが、例えば１〜５ｎｍ、好ましくは１〜２ｎｍ程度とすることができる。
そして、形成したゲート絶縁膜１０３上に、例えばＣＶＤによりポリシリコン層１０４を成膜した後、フォトリソグラフィー技術によりエッチングしてゲート電極を形成する。なお、ゲート電極構造は、ポリシリコン層１０４の単層に限らず、ゲート電極の比抵抗を下げ、高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。このように形成されたゲート電極に対し、図４（ｃ）に示すように、絶縁膜のサイドウォール１０５の形成や、イオン注入および活性化処理を行なってソース／ドレイン（図示を省略）を形成することによりＭＯＳ構造のトランジスタ２００を製造できる。
次に、本発明の基礎となる実験データについて、図５を参照しながら説明を行なう。図５は、図１と同様の構成のプラズマ処理装置１００を用いて、異なる処理圧力でシリコン基板を直接窒化処理してシリコン窒化膜を形成し、１．５時間放置した後の膜中のＮ濃度と膜厚との関係をプロットしたグラフである。
この試験におけるプラズマ処理は、以下に示すように低圧処理と高圧処理とに分けて行なった。
＜低圧処理＞
処理ガスとしてＡｒ／Ｎ２を流量１０００／４０ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、圧力は１２Ｐａ（９０ｍＴｏｒｒ）とし、ウエハ温度８００℃、プラズマへの供給パワーは１．５ｋＷにより行なった。
＜高圧処理＞
処理ガスとしてＡｒ／Ｎ２を流量１０００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、圧力は２００Ｐａ（１５００ｍＴｏｒｒ）とし、ウエハ温度８００℃、プラズマへの供給パワーは１．５ｋＷにより行なった。
図５より、２００Ｐａの高圧処理の場合、窒化膜厚が略１．５〜１．６ｎｍまでは、窒化膜中のＮ濃度が高く、膜質が良好であるが、窒化膜厚が１．６ｎｍ超では、Ｎ濃度が急激に減少する傾向が見られた。一方で、１２Ｐａの低圧処理の場合、Ｎ濃度は２．０ｎｍ程度まで略一定しているが、Ｎ濃度は高圧処理に比べて全体的に低い傾向があり、窒化膜厚が２．０ｍｍ超からはＮ濃度が急激に減少する傾向が示された。
高圧処理では、プラズマの電子温度が低く、プラズマ中のラジカル（Ｎラジカル）による窒化反応が支配的に起こるため、膜質が良好であるが、ラジカルの反応性はイオン（Ｎイオン）に比べて劣るため、窒化膜の成長が進み、膜厚が１．６ｎｍを超えると、シリコンと形成中の窒化膜との界面まで到達しにくくなり、窒化膜が厚く形成されない。一方、低圧処理では、プラズマ中のイオン（Ｎイオン）による窒化反応が支配的に起こるため、２．０ｎｍ程度までの膜厚ならば、シリコンと形成中の窒化膜との界面までイオンが到達し、窒化反応が進み、厚い窒化膜を形成することができる。
以上の結果から、例えば窒化膜厚１．５ｎｍまでは、窒化の初期段階でシリコンにダメージを与えないようにプラズマ中のラジカル成分による窒化反応が支配的となる低エネルギーの高圧プラズマ条件でプラズマ処理を行ない、その後、プラズマ中のイオン成分による窒化反応が支配的となる高エネルギーの低圧プラズマ処理条件でプラズマ処理を行なう２ステップ処理によって、良質な膜質で厚くシリコン窒化膜を形成できるものと考えられた。
このような２ステップ処理の原理を図６に示す。２ステップ処理では、主としてラジカル成分の作用により窒化を行なう６６．６５Ｐａ超の高圧条件と、イオン成分の作用により窒化を行なう６６．６５Ｐａ以下の低圧条件とを組み合わせる。そして図６に示すように、初期には窒化膜を所定の厚さ、例えば１．５ｎｍ程度の膜厚まで高圧プラズマ処理条件で成長させ、次に処理時間を切替えポイントとして（同図中、黒丸印で示す）、窒化膜の成長途中で低圧力プラズマ条件に切替えることによって、高圧条件と低圧条件のそれぞれの長所を生かし、例えば２．０ｎｍの膜厚まで窒化させることが可能になる。
図７は、図１のプラズマ処理装置１００において、処理圧力を変化させた場合のプラズマの電子温度の変化を示している。なお、処理ガスとしては、Ａｒ／Ｎ２を流量１０００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、ウエハ温度８００℃、プラズマへの供給パワーは１．５ｋＷとした。この図７から、圧力が高圧側になるに従い、電子温度が低下し、圧力が６６．６５Ｐａを超えると、電子温度は略０．７ｅＶ以下に低下し、さらに圧力が１３３．３Ｐａ以上になると、電子温度が０．６ｅＶ以下に低下することが読み取れる。
一方、図７から圧力が６６．６５Ｐａ以下では電子温度も高い傾向にあり、圧力が３９．９９Ｐａでは、電子温度は１．０ｅＶを超え、さらに圧力が２６．６６Ｐａ以下では、電子温度が１．２ｅＶを超えることがわかる。従って、２ステップ処理で圧力を変化させることにより、プラズマの電子温度も制御できる。
次に、プラズマ処理装置１００を用いて、高圧条件と低圧条件でのプラズマ処理を連続して行なう本発明の２ステップ処理によって、Ｓｉ基板を直接的に窒化処理して窒化膜を形成し、１．５時間経過後にその膜中のＮ濃度をＸ線光電子分光分析法（ＸＰＳ分析）により測定した。
窒化処理のプラズマ条件は、以下の通りとした。
＜第１ステップ＞
処理ガスとしてＡｒ／Ｎ２を流量１０００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、圧力は２００Ｐａ（１５００ｍＴｏｒｒ）とし、ウエハ温度８００℃、プラズマへの供給パワーは１．５ｋＷにより行なった。
＜第２ステップ＞
処理ガスとしてＡｒ／Ｎ２を流量１０００／４０ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、圧力を１２Ｐａ（９０ｍＴｏｒｒ）とした以外は、第１ステップと同様に行なった。
以上の結果を図８に示した。また、２ステップ処理、並びに、前記低圧処理および高圧処理による窒化膜形成後、大気中に３時間〜２４時間放置した後のＮ濃度の変化量（ΔＮ）と膜厚との関係を図９に示した。
図８から、高圧−低圧の２ステップ処理は、略２．０ｎｍまで窒化膜中のＮ濃度が高くなり、良質な窒化膜が形成された。また、図９から、１．５〜２．０ｎｍ程度の膜厚の場合、２ステップ処理では、３〜２４時間の放置時間（Ｑタイム）後のＮ濃度の変動（Ｎ抜け）が少なく、高圧または低圧の単一圧力での処理に比べて、良質な窒化膜を形成可能であることが示された。それに対して、高圧による単一圧力処理（ラジカル主体）の窒化では、１．５ｎｍを超えて膜厚が厚くなると新たなＳｉ−Ｎ形成反応が十分に進行せず、窒化膜中に遊離のＮが多くなって経時的なＮ抜けが多くなるものと考えられる。また、低圧による単一圧力処理（イオン主体）の窒化では、プラズマ処理時の高いイオンエネルギーによって、一旦形成されたＳｉ−Ｎ結合が切断されるなどの現象によって膜中に遊離のＮが多くなり、経時的なＮ抜けも多くなったものと考えられる。
以上の図８、図９の結果から、高圧処理−低圧処理の２ステップ処理を行なうことによって、高圧処理のみ、あるいは低圧処理のみ、の単一ステップによる窒化処理に比べて、Ｎ抜けが少なく、窒化膜の膜質を向上させることができ、さらに所望の膜厚で窒化膜を形成できることが確認された。特に、膜厚が２．０ｎｍ程度の場合に良好な膜質のシリコン窒化膜が得られるので、次世代デバイスにおける薄膜、例えば膜厚が５ｎｍ以下（好ましくは１〜２ｎｍ程度）のゲート絶縁膜等を形成する際に有用であることが示された。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
たとえば、図１では、ＲＬＳＡ方式のプラズマ処理装置１００を例に挙げたが、例えばリモートプラズマ方式、ＩＣＰ方式、ＥＣＲ方式等のプラズマ処理装置であってもよい。
また、本発明のプラズマ処理方法は、トランジスタのゲート絶縁膜に限らず、ゲート酸化膜［例えば、ＷＶＧ（Water Vapor Generation）により熱酸化したＳｉＯ２膜、プラズマ酸化したＳｉＯ２膜など］の窒化処理など他の半導体装置の絶縁膜形成にも適用可能である。また、例えばＨｆＳｉＯ、ＨｆＯ２、ＺｒＳｉＯ、ＺｒＯ２、Ａｌ２Ｏ５、ＴａＯ５などのＨｉｇｈ−ｋ材料、キャパシター材料などの窒化処理にも適用できる。さらに、本発明の２ステップのプラズマ処理は窒化膜形成に限らず、例えば酸化膜の形成にも適用できる。
本発明に利用可能なプラズマ処理装置の一例を示す概略断面図である。 平面アンテナ部材の説明に供する図面である。 プラズマ窒化処理の手順を示すフロー図である。 ゲート電極形成の工程を説明するためのウエハ断面の模式図である。 ＸＰＳ分析による放置時間１．５時間での膜中のＮ濃度と膜厚との関係を示すグラフである。 ２ステップ処理で想定されるプロファイルを示す図面。 圧力を変化させた場合のプラズマの電子温度を示すグラフ図。 ＸＰＳ分析による膜中のＮ濃度と膜厚との関係を示すグラフである。 ＸＰＳ分析による放置時間３〜２４時間での膜中のＮ濃度の変化量と膜厚との関係を示すグラフである。
符号の説明
１；チャンバー
２；サセプタ
３；支持部材
５；ヒータ
１５；ガス導入部材
１６；ガス供給系
１７；Ａｒガス供給源
１８；Ｎ２ガス供給源
２３；排気管
２４；排気装置
２５；搬入出口
２６；ゲートバルブ
２７；アッパープレート
２７ａ；支持部
２８；マイクロ波透過板
２９；シール部材
３１；平面アンテナ部材
３２；マイクロ波放射孔
３７；導波管
３７ａ；同軸導波管
３７ｂ；矩形導波管
３９；マイクロ波発生装置
４０；モード変換器
５０；プロセスコントローラ
１００；プラズマ処理装置
１０１；Ｓｉ基板
１０２；素子分離領域
１０３；ゲート絶縁膜
１０４；ポリシリコン層（ゲート電極）
１０５；サイドウォール
２００；トランジスタ
Ｗ…ウエハ（基板）

Claims (6)

  1. プラズマ処理装置の処理室内に窒素ガスおよび希ガスを供給して窒素含有プラズマを生成し、被処理体表面のシリコンに対して該窒素含有プラズマを作用させてシリコンを直接窒化処理し、シリコン窒化膜を形成するプラズマ処理方法であって、
    前記処理室内の圧力を６６．６５Ｐａ超１３３３Ｐａ以下の範囲とし、前記窒素含有プラズマ中のラジカル成分による窒化反応が支配的となるようにして、該プラズマにより前記シリコンを直接窒化処理し、シリコン窒化膜を形成する第１のステップと、
    前記第１のステップの後、前記処理室内の圧力を１．３３Ｐａ以上６６．６５Ｐａ以下の範囲とし、前記窒素含有プラズマ中のイオン成分による窒化反応が支配的となるようにして、該プラズマにより前記シリコンの前記第１のステップにより形成されたシリコン窒化膜よりも深い部分を直接窒化処理し、シリコン窒化膜を形成する第２のステップと、
    を含むことを特徴とする、プラズマ処理方法。
  2. 前記窒素含有プラズマは、複数のスロットを有する平面アンテナにて前記処理室内にマイクロ波を導入することにより形成されることを特徴とする、請求項１に記載のプラズマ処理方法。
  3. 前記第１のステップによる処理を、前記シリコン窒化膜が１．５ｎｍの膜厚に成長するまで行なった後、前記第２のステップによる処理を行なうことを特徴とする、請求項１または請求項２に記載のプラズマ処理方法。
  4. 前記第１のステップでは、前記処理室内の圧力を１３３．３〜１３３３Ｐａとし、前記第２のステップでは、前記処理室内の圧力を１．３３〜３９．９９Ｐａとすることを特徴とする請求項１から請求項３のいずれか１項に記載のプラズマ処理方法。
  5. 前記第１のステップでは、窒素ガスの流量を５０〜２０００ｍＬ／ｍｉｎ、希ガスの流量を２５０〜５００ｍＬ／ｍｉｎとし、前記第２のステップでは、窒素ガスの流量を１０〜１０００ｍＬ／ｍｉｎ、希ガスの流量を２５０〜５００ｍＬ／ｍｉｎとし、前記第１のステップおよび前記第２のステップの際の処理温度を４００〜８００℃とすることを特徴とする請求項１から請求項４のいずれか１項に記載のプラズマ処理方法。
  6. プラズマを発生させるプラズマ供給源と、
    前記プラズマにより、被処理体を処理するための真空排気可能な処理容器と、
    前記処理容器内で前記被処理体を載置する基板支持台と、
    請求項１から請求項５のいずれか１項に記載されたプラズマ処理方法が行なわれるように制御する制御部と、
    を備えたことを特徴とする、プラズマ処理装置。
JP2005157841A 2005-05-30 2005-05-30 プラズマ処理方法およびプラズマ処理装置 Expired - Fee Related JP4509864B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005157841A JP4509864B2 (ja) 2005-05-30 2005-05-30 プラズマ処理方法およびプラズマ処理装置
TW095119020A TWI407507B (zh) 2005-05-30 2006-05-29 Plasma processing method
KR1020060047912A KR100874517B1 (ko) 2005-05-30 2006-05-29 플라즈마 처리 방법
CN200610085008A CN100576464C (zh) 2005-05-30 2006-05-30 等离子体处理方法
US11/442,272 US20060269694A1 (en) 2005-05-30 2006-05-30 Plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157841A JP4509864B2 (ja) 2005-05-30 2005-05-30 プラズマ処理方法およびプラズマ処理装置

Publications (3)

Publication Number Publication Date
JP2006332555A JP2006332555A (ja) 2006-12-07
JP2006332555A5 JP2006332555A5 (ja) 2008-06-26
JP4509864B2 true JP4509864B2 (ja) 2010-07-21

Family

ID=37463737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157841A Expired - Fee Related JP4509864B2 (ja) 2005-05-30 2005-05-30 プラズマ処理方法およびプラズマ処理装置

Country Status (5)

Country Link
US (1) US20060269694A1 (ja)
JP (1) JP4509864B2 (ja)
KR (1) KR100874517B1 (ja)
CN (1) CN100576464C (ja)
TW (1) TWI407507B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4294696B2 (ja) * 2007-02-02 2009-07-15 東京エレクトロン株式会社 半導体装置の製造方法および製造装置、ならびに記憶媒体
JP5138261B2 (ja) * 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5223364B2 (ja) * 2008-02-07 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
JP2009246211A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
KR101489326B1 (ko) * 2008-09-09 2015-02-11 삼성전자주식회사 기판의 처리 방법
JP2011097029A (ja) * 2009-09-30 2011-05-12 Tokyo Electron Ltd 半導体装置の製造方法
US8748259B2 (en) * 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
TWI549163B (zh) * 2011-09-20 2016-09-11 應用材料股份有限公司 減少摻質擴散之表面穩定化製程
WO2015175163A1 (en) 2014-05-16 2015-11-19 Applied Materials, Inc. Showerhead design
CN110752147B (zh) * 2019-10-30 2021-11-26 上海华力微电子有限公司 基底的氮化处理方法
CN111850457B (zh) * 2020-07-29 2022-04-22 扬州大学 一种可控表面渗氮装置及其使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01207930A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd 表面改質法
JP2004165377A (ja) * 2002-11-12 2004-06-10 Canon Inc 表面改質方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP4421150B2 (ja) 2001-09-04 2010-02-24 パナソニック株式会社 絶縁膜の形成方法
JP2004014875A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
DE10255936B4 (de) * 2002-11-29 2005-12-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
JP2004266075A (ja) * 2003-02-28 2004-09-24 Tokyo Electron Ltd 基板処理方法
JP2005044934A (ja) 2003-07-25 2005-02-17 Seiko Epson Corp 半導体製造装置、半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01207930A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd 表面改質法
JP2004165377A (ja) * 2002-11-12 2004-06-10 Canon Inc 表面改質方法

Also Published As

Publication number Publication date
KR100874517B1 (ko) 2008-12-16
KR20060124591A (ko) 2006-12-05
CN100576464C (zh) 2009-12-30
TW200710990A (en) 2007-03-16
US20060269694A1 (en) 2006-11-30
JP2006332555A (ja) 2006-12-07
TWI407507B (zh) 2013-09-01
CN1873927A (zh) 2006-12-06

Similar Documents

Publication Publication Date Title
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR101097574B1 (ko) 마이크로파 플라즈마 처리 장치
KR100956705B1 (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
JP5252913B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
TWI415187B (zh) Selective plasma treatment
JP4979575B2 (ja) 基板の窒化処理方法および絶縁膜の形成方法
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP4522916B2 (ja) プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
US8247331B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
WO2009099252A1 (ja) 絶縁膜のプラズマ改質処理方法
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JP2011077321A (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JPWO2006132262A1 (ja) プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置
WO2008041600A1 (fr) Procédé d'oxydation par plasma, appareil de traitement au plasma et support de stockage
WO2010038654A1 (ja) シリコン酸化膜の形成方法及び装置
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2010135812A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees