JP2008251959A - 絶縁層の形成方法及び半導体装置の製造方法 - Google Patents
絶縁層の形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008251959A JP2008251959A JP2007093462A JP2007093462A JP2008251959A JP 2008251959 A JP2008251959 A JP 2008251959A JP 2007093462 A JP2007093462 A JP 2007093462A JP 2007093462 A JP2007093462 A JP 2007093462A JP 2008251959 A JP2008251959 A JP 2008251959A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- nitriding
- forming
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】例えばゲート絶縁層として用いる場合に特性の良好な絶縁層を形成することができる絶縁層の形成方法を提供する。
【解決手段】被処理基板Wの表面に絶縁層を形成する方法において、前記被処理基板の表面に露出するシリコンを窒化処理して前記シリコン基板の表面にシリコン窒化膜を形成する第1の窒化工程と、前記シリコン窒化膜が形成された被処理基板をN2 O雰囲気中で、且つ圧力を50〜70Torr(6665〜9331Pa)の範囲内に維持した状態で熱処理してシリコン酸窒化膜4を形成する第1のアニール工程と、を有する。これにより、例えばゲート絶縁層として特性の良好な絶縁層を形成する。
【選択図】図1
【解決手段】被処理基板Wの表面に絶縁層を形成する方法において、前記被処理基板の表面に露出するシリコンを窒化処理して前記シリコン基板の表面にシリコン窒化膜を形成する第1の窒化工程と、前記シリコン窒化膜が形成された被処理基板をN2 O雰囲気中で、且つ圧力を50〜70Torr(6665〜9331Pa)の範囲内に維持した状態で熱処理してシリコン酸窒化膜4を形成する第1のアニール工程と、を有する。これにより、例えばゲート絶縁層として特性の良好な絶縁層を形成する。
【選択図】図1
Description
本発明は、シリコン基板に代表される半導体基板等の被処理基板に対し、窒化処理及び酸化処理を行って絶縁層を形成する絶縁層の形成方法及びこの方法を行う工程を含む半導体装置の製造方法に関する。
一般に、各種の半導体装置では、例えばトランジスタのゲート絶縁層等として、シリコン酸化膜が用いられていたが、最近にあっては、動作速度の高速化及び線幅等の更なる微細化により特性が良好なシリコン窒化膜が用いられる傾向にある。このシリコン窒化膜を形成する方法としては、CVD(Chemical Vapor Deposition)によりシリコン窒化膜を堆積させる方法のほか、例えばプラズマ処理によってシリコン酸化膜に窒素を導入してシリコン酸窒化膜を形成する方法が提案されている(例えば、特許文献1)。
一方、近年では半導体装置の微細化に伴い、ゲート絶縁層の薄膜化が進んでおり、膜厚が数nmと薄いゲート絶縁層を形成することが要求されている。このため、シリコンを直接窒化処理してシリコン窒化膜を形成することも検討されている。
例えば、シリコン基板に直接窒素を導入してゲート絶縁層を形成する方法としては、形成されるゲート絶縁層の膜厚を均一化し、等価酸化膜厚EOT(Equivalent Oxide Thickness)を低く抑えることを目的として、半導体基板上に第1の窒化膜を形成する窒化膜形成ステップと、半導体基板と前記第1の窒化膜との間に第1の酸化膜を形成すると共に、前記第1の窒化膜の上に第2の酸化膜を形成する酸化膜形成ステップと、前記第2の酸化膜を窒化することによって第2の窒化膜を前記第1の窒化膜上に形成する酸化膜窒化ステップと、を含む絶縁層の形成方法が提案されている(例えば、特許文献2参照)。
ところで、上記特許文献2の手法は、シリコン基板を直接窒化処理し、シリコン窒化膜を形成した後、更に酸化処理と窒化処理を行うことにより、シリコン基板の界面側から、シリコン酸化膜、第1のシリコン窒化膜及び第2のシリコン窒化膜を形成している。しかしながら、この方法により形成されたゲート絶縁層(シリコン酸窒化膜)の場合、界面準位及び固定電荷が存在することで、しきい値電圧が変化し、フラットバンド電圧Vfbも大きくなってしまうことから、トランジスタにおける電子や正孔の移動度に悪影響を及ぼす場合があった。
またシリコン酸窒化膜中の表面側へは窒素を十分に入れることが困難であると共に、シリコン基板とシリコン酸窒化膜との界面には十分な酸素を供給することができず、シリコン酸窒化膜中の厚さ方向における窒素濃度のプロファイルは大きな濃度差があった。また、シリコン酸窒化膜の形成のためのアニール処理に要する時間も長くなっていた。この結果、リーク電流が小さく、且つしきい値電圧の小さなトランジスタを作るのが困難だった。このように、特許文献2の方法では、トランジスタに優れた電気的特性をもたらす良質なゲート絶縁層を形成することが困難である、という問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、例えばゲート絶縁層として用いる場合に特性の良好な絶縁層を形成することができる絶縁層の形成方法及び半導体装置の製造方法を提供することにある。
本発明者等は、シリコン窒化膜を酸化する酸化ガス等に関して検討した結果、シリコン窒化膜を酸化するに際してN2 Oガスを用いることにより、ゲート絶縁層として最適な絶縁層を得ることができる、という知見を得ることにより、本発明に至ったものである。
請求項1に係る発明は、被処理基板の表面に絶縁層を形成する方法において、前記被処理基板の表面に露出するシリコンを窒化処理して前記シリコン基板の表面にシリコン窒化膜を形成する第1の窒化工程と、前記シリコン窒化膜が形成された被処理基板をN2 O雰囲気中で、且つ圧力を50〜70Torr(6665〜9331Pa)の範囲内に維持した状態で熱処理してシリコン酸窒化膜を形成する第1のアニール工程と、を有することを特徴とする絶縁層の形成方法である。
このように、被処理基板の表面に露出するシリコンを窒化処理してシリコン基板の表面にシリコン窒化膜を形成する第1の窒化工程と、シリコン窒化膜が形成された被処理基板をN2 O雰囲気中で、且つ圧力を50〜70Torr(6665〜9331Pa)の範囲内に維持した状態で熱処理してシリコン酸窒化膜を形成する第1のアニール工程とを行うようにしたので、この絶縁層中の表面側へは窒素を十分に入れることができると共に、シリコン基板とシリコン酸窒化膜との界面に一定量の酸素を含むシリコン酸化膜状の薄膜を形成することができると共に、第1のアニール工程を最短の時間で行うことができる。この結果、界面準位や固定電荷がなくなって、或いは減少させてリーク電流やしきい値電圧やフラットバンド電圧が小さくなって電子や正孔の移動度を大きくでき、例えばトランジスタのゲート絶縁層として用いる場合に電気的特性の優れた絶縁層を形成することができる。
この場合、例えば請求項2に記載したように、前記第1のアニール工程の後に、前記シリコン酸窒化膜を窒化処理する第2の窒化工程を有する。
また例えば請求項3に記載したように、前記第2の窒化処理の後に、前記被処理基板を熱処理する第2のアニール工程を有する。
また例えば請求項4に記載したように、前記第1のアニール工程における熱処理温度は1000〜1200℃の範囲内である。
また例えば請求項3に記載したように、前記第2の窒化処理の後に、前記被処理基板を熱処理する第2のアニール工程を有する。
また例えば請求項4に記載したように、前記第1のアニール工程における熱処理温度は1000〜1200℃の範囲内である。
また例えば請求項5に記載したように、前記第1の窒化工程では窒素含有プラズマの存在下により窒化処理を行う。
また例えば請求項6に記載したように、前記絶縁層は、トランジスタに用いられるゲート絶縁層である。
また例えば請求項6に記載したように、前記絶縁層は、トランジスタに用いられるゲート絶縁層である。
請求項7に係る発明は、前記いずれかに記載の絶縁層の形成方法によりゲート絶縁層を形成する工程を含むことを特徴とする半導体装置の製造方法である。
請求項8に係る発明は、コンピュータ上で動作し、前記いずれかに記載の絶縁層の形成方法を実行するように、窒化処理装置と熱処理装置とを備えた基板処理システムを制御する制御プログラムである。
請求項8に係る発明は、コンピュータ上で動作し、前記いずれかに記載の絶縁層の形成方法を実行するように、窒化処理装置と熱処理装置とを備えた基板処理システムを制御する制御プログラムである。
請求項9に係る発明は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、前記いずれかに記載の絶縁層の形成方法を実行するように窒化処理装置と熱処理装置とを備えた基板処理システムを制御する制御プログラムを記憶するコンピュータ読み取り可能な記憶媒体である。
請求項10に係る発明は、被処理基板のシリコンを窒化処理する窒化処理装置と、被処理基板を熱処理する熱処理装置とを備えた基板処理システムであって、前記いずれかに記載の絶縁層の形成方法を実行するように制御する制御部を備えたことを特徴とする基板処理システムである。
請求項10に係る発明は、被処理基板のシリコンを窒化処理する窒化処理装置と、被処理基板を熱処理する熱処理装置とを備えた基板処理システムであって、前記いずれかに記載の絶縁層の形成方法を実行するように制御する制御部を備えたことを特徴とする基板処理システムである。
本発明に係る絶縁層の形成方法及び半導体装置の製造方法によれば、次のように優れた作用効果を発揮することができる。
被処理基板の表面に露出するシリコンを窒化処理してシリコン基板の表面にシリコン窒化膜を形成する第1の窒化工程と、シリコン窒化膜が形成された被処理基板をN2 O雰囲気中で、且つ圧力を50〜70Torr(6665〜9331Pa)の範囲内に維持した状態で熱処理してシリコン酸窒化膜を形成する第1のアニール工程とを行うようにしたので、この絶縁層中の表面側へは窒素を十分に入れることができると共に、シリコン基板とシリコン酸窒化膜との界面に一定量の酸素を含むシリコン酸化膜状の薄膜を形成することができると共に、第1のアニール工程を最短の時間で行うことができる。この結果、界面準位や固定電荷がなくなって、或いは減少させてリーク電流やしきい値電圧やフラットバンド電圧が小さくなって電子や正孔の移動度を大きくでき、例えばトランジスタのゲート絶縁層として用いる場合に電気的特性の優れた絶縁層を形成することができる。
被処理基板の表面に露出するシリコンを窒化処理してシリコン基板の表面にシリコン窒化膜を形成する第1の窒化工程と、シリコン窒化膜が形成された被処理基板をN2 O雰囲気中で、且つ圧力を50〜70Torr(6665〜9331Pa)の範囲内に維持した状態で熱処理してシリコン酸窒化膜を形成する第1のアニール工程とを行うようにしたので、この絶縁層中の表面側へは窒素を十分に入れることができると共に、シリコン基板とシリコン酸窒化膜との界面に一定量の酸素を含むシリコン酸化膜状の薄膜を形成することができると共に、第1のアニール工程を最短の時間で行うことができる。この結果、界面準位や固定電荷がなくなって、或いは減少させてリーク電流やしきい値電圧やフラットバンド電圧が小さくなって電子や正孔の移動度を大きくでき、例えばトランジスタのゲート絶縁層として用いる場合に電気的特性の優れた絶縁層を形成することができる。
以下に、本発明に係る絶縁層の形成方法及び半導体装置の製造方法の好適な一実施例を添付図面に基づいて詳述する。
図1は本発明に係る絶縁層の形成方法の各工程を示すフローチャート、図2は図1中の各工程に対応した被処理基板の表面部分の概略断面図である。
図1(A)は本発明の絶縁層の形成方法の第1実施例を示し、図1(B)は第2実施例を示し、図1(C)は第3実施例を示す。
図1は本発明に係る絶縁層の形成方法の各工程を示すフローチャート、図2は図1中の各工程に対応した被処理基板の表面部分の概略断面図である。
図1(A)は本発明の絶縁層の形成方法の第1実施例を示し、図1(B)は第2実施例を示し、図1(C)は第3実施例を示す。
まず、ステップS1では、被処理基板としてシリコン基板などよりなる半導体ウエハW(図2(A)参照)に対して第1の窒化処理を行う(第1の窒化工程)。この第1の窒化工程により、半導体ウエハWの表面に露出しているシリコン部分にシリコン窒化膜(SiN膜)2が形成される(図2(B)参照)。
この第1の窒化処理は、種々の方法があり、例えば熱プロセス、CVD、プラズマ処理等で行うことが可能であり、特に限定されるものではない。しかし、特に1nm以下の薄いシリコン窒化膜2を形成できることから、高密度且つ低電子温度、低イオンエネルギーでの処理が可能な後述する図4に示すようなプラズマ処理装置(窒化処理装置)を使用してプラズマ窒化処理するのが好ましい。
この第1の窒化処理は、種々の方法があり、例えば熱プロセス、CVD、プラズマ処理等で行うことが可能であり、特に限定されるものではない。しかし、特に1nm以下の薄いシリコン窒化膜2を形成できることから、高密度且つ低電子温度、低イオンエネルギーでの処理が可能な後述する図4に示すようなプラズマ処理装置(窒化処理装置)を使用してプラズマ窒化処理するのが好ましい。
図4に示すプラズマ処理装置を用いてプラズマ窒化処理を行う場合の条件としては、例えばArなどの希ガス流量を100〜6000mL/min(sccm)、N2 ガス流量を10〜2000mL/min(sccm)に設定し、チャンバー内を66.7〜1333Pa(0.5〜10Torr)、好ましくは200〜667Pa(1.5〜5Torr)、望ましくは200〜266Pa(1.5〜2Torr)の処理圧力に調整し、ウエハWの温度を300〜800℃、好ましくは400〜800℃、より好ましくは600〜800℃程度に加熱する。また、マイクロ波パワーは、500〜2000Wに設定することが好ましい。尚、チャンバー内に配置したプレート(後述する)を用いない場合は、133.3〜1333Pa(1〜10Torr)の処理圧力に調整することが好ましい。
このようにステップS1の第1の窒化工程では、ラジカル成分を主体とするプラズマが生成する条件で窒化処理をすることが望ましい。このステップS1終了時のシリコン窒化膜2は、その物理膜厚が1nm程度であってもゲートリーク電流(Jg)を小さく抑制でき、良好な状態である。しかし、この状態では、シリコン窒化膜2中のシリコン層との界面では固定電荷が形成されるため、キャリアの移動度が低下し、トランジスタのしきい値電圧(Vth)シフトが起こり、高いGm(伝達コンダクタンス)や高いオン電流(Ion)特性が得られない。
次に、ステップS2では、シリコン窒化膜2が形成されたウエハWを、後述する図5に示す熱処理装置を使用して第1のアニール処理をする。これにより、シリコン窒化膜2が酸化されてこの中に酸素が導入され、絶縁層としてシリコン酸窒化膜(SiON膜)4が形成される(図2(C)参照)。このシリコン酸窒化膜4は、基本的にはシリコン部分とシリコン酸窒化膜4との界面に向けて酸素濃度が減少する方向に濃度勾配を持っているが、特に上記界面部分とシリコン酸窒化膜4の表面部分とには、窒素濃度が低くて、一定レベルの酸素を含むSiO2 膜に似たSiO2 ライク膜4a、4bが形成される。この時のアニール処理の条件としては、N2 Oガスを必ず用い、且つ処理圧力を50〜70Torr(6665〜9331Pa)の範囲内、好ましくは55〜65Torrの範囲内に設定する。
この場合、供給するガスはN2 Oガスを単独で供給してもよいし、N2 Oガスと不活性ガスとの混合ガスを供給してもよい。この不活性ガスとしてはN2 ガスの他に、Ar、He、Xe、Ne等の希ガスを用いることができる。また処理温度は、900℃以上の範囲、好ましくは1000〜1200℃の範囲内である。この第1のアニール工程の処理時間は2分程度である。尚、処理温度は高温ほど好ましい。
このように、N2 Oガスを用い、且つ処理圧力を50〜70Torrの範囲内に設定して高温でアニール処理(酸化処理)を行うことにより得られたシリコン酸窒化膜4は、表面側にはSiO2 ライク膜4bがあって窒素濃度が低く、シリコン部分との界面側に向かうに従い深さ方向に一旦窒素濃度が増加し、界面付近では窒素濃度が低下してSiO2 ライク膜4aが存在するようなプロファイルを有している。
一方、酸素濃度は、全体的傾向としてシリコン酸窒化膜4の表面側にはSiO2 ライク膜4bがあって、これにより界面側へ向かうに従い減少するが、界面付近にも一定レベルの酸素濃度が維持されてSiO2 ライク膜4aが存在するようなプロファイルを有している。このような窒素/酸素濃度プロファイルを有するシリコン酸窒化膜4は、シリコン層(シリコン基板のシリコン表面を含む「以下同じ」)との界面にSi−Oが形成されることにより、絶縁膜中の固定電荷を減少させることができる。すなわち、Si−SiNがSi−SiOになることにより界面準位が減少し、フラットバンド電位(Vfb)が小さく抑制される。また、トランジスタのしきい値電圧(Vth)シフトが改善されるとともに、充分に高いGmやIon特性などが得られる。
換言すれば、上記した方法により、絶縁層であるシリコン酸窒化膜4中の表面側へは窒素を十分に入れることができると共に、シリコン基板Wとシリコン酸窒化膜との界面に一定レベルの酸素を含むシリコン酸化膜状の薄膜4aを形成することができる。この結果、界面準位や固定電荷がなくなって、或いは減少させてリーク電流やしきい値電圧やフラットバンド電圧が小さくなって電子や正孔の移動度を大きくでき、例えばトランジスタのゲート絶縁層として用いる場合に電気的特性の優れた絶縁層を形成することができる。
この第1実施例では、このようにして得られたシリコン酸窒化膜4よりなる絶縁層をトランジスタのゲート絶縁層として用いることにより、上記したような優れた電気的特性を得ることができる。
この第1実施例では、このようにして得られたシリコン酸窒化膜4よりなる絶縁層をトランジスタのゲート絶縁層として用いることにより、上記したような優れた電気的特性を得ることができる。
次に本発明方法の第2実施例について図1(B)を参照して説明する。図1(B)に示すように、この第2実施例では、プロセス条件等を含めてステップS1とステップS2は、先の第1実施例の場合のステップS1とステップS2と全く同様に行う。
そして、次にステップ3の第2の窒化工程では、再度図4に示すプラズマ処理装置(後述)を用いてシリコン酸窒化膜(SiON膜)4の表面側のみをプラズマ窒化処理する(第2の窒化工程)。これにより、シリコン酸窒化膜4の表面付近(例えば深さ方向に0.5nmまで)にのみ窒素が導入されて表層の窒素濃度が上昇したシリコン酸窒化膜6が形成される(図2(D)参照)。
そして、次にステップ3の第2の窒化工程では、再度図4に示すプラズマ処理装置(後述)を用いてシリコン酸窒化膜(SiON膜)4の表面側のみをプラズマ窒化処理する(第2の窒化工程)。これにより、シリコン酸窒化膜4の表面付近(例えば深さ方向に0.5nmまで)にのみ窒素が導入されて表層の窒素濃度が上昇したシリコン酸窒化膜6が形成される(図2(D)参照)。
ここで図4に示すプラズマ処理装置を用いてウエハWの窒化処理を行う場合の条件としては、例えばArなどの希ガス流量を100〜6000mL/min(sccm)、N2 ガス流量を5〜2000mL/min(sccm)に設定し、チャンバー内を0.66〜1333Pa(0.005〜10Torr)、好ましくは1.33〜26.6Pa(0.01〜0.2Torr)、望ましくは1.33〜12Pa(0.001〜0.09Torr)の処理圧力に調整し、ウエハWの温度を200〜600℃、好ましくは200〜400℃、より好ましくは300〜400℃程度に加熱する。また、マイクロ波パワーは、500〜2000Wとすることが好ましい。尚、後述するプレートを配備しない場合は、6.6〜26.6Pa(0.05〜0.2Torr)の処理圧力に調整することが好ましい。このように、ステップS3の第2の窒化工程では、イオン成分主体のプラズマを生成して窒化を行なうことが好ましい。このようなプラズマは、1〜2[ev]の電子温度で、1×1010/cm3 〜5×1012/cm3 の高密度であることが好ましい。
この第2実施例では、このようにして得られたシリコン酸窒化膜6よりなる絶縁層をトランジスタのゲート絶縁層として用いることにより、第1実施例の作用効果に加えて、上述したように表面付近の窒素濃度を上昇させることができるので、この絶縁層をゲート絶縁層とした場合には、トランジスタのしきい値電圧(Vth)シフト抑制効果、高いGm、高いIon特性を維持した状態でリーク電流の防止、およびボロンの突抜け防止を図ることが可能であり、半導体装置の信頼性を向上させることができる。尚、この第2の窒化工程での窒化処理は、上記した処理方法に限定されず、他の処理方法、例えば熱プロセス、CVD等で行ってもよい。以上のステップS1からステップS3の処理により、半導体ウエハWのシリコン層上に、表面付近からシリコン層との界面へ向けて一定レベルの窒素が導入され、界面では深さ方向に窒素濃度が減少していくプロファイルを有するシリコン酸窒化膜4が形成される。
次に本発明方法の第3実施例について図1(C)を参照して説明する。図1(C)に示すように、この第3実施例では、プロセス条件等を含めてステップS1とステップS2とステップS3は、先の第2実施例(第1実施例を含む)の場合のステップS1とステップS2とステップS3と全く同様に行う。
そして、次にステップS4の第2のアニール工程では、上記シリコン酸窒化膜6の膜質を緻密にして絶縁特性を向上させるべく第2のアニール処理を行い、膜質が緻密になったシリコン酸窒化膜8を形成する(図2(E)参照)。この第2のアニール処理は、例えば図5に示す熱処理装置を使用して行うことができる。この際のアニール条件としては、N2 OガスとO2 ガスの混合ガス、またはN2 ガスとO2 ガスの混合ガスが好ましい。また処理圧力は66.7Pa以上が好ましく、より好ましくは133.3〜1333Paである。
また処理温度は800℃以上の範囲、好ましくは800〜1000℃の範囲内である。また、処理時間は0.5〜2分間程度である。この第2のアニールによって絶縁膜中の窒素と酸素の深さ方向のプロファイルはステップS3の終了時に対しほとんど変化しないが、絶縁膜中のSi−N結合における欠陥部位が更に修復されるため、経時的なN抜けが少なく、緻密で良質なシリコン酸窒化膜を形成できる。
以上のステップS1〜S2、或いはS1〜S3、或いはS1〜S4の処理により、例えば総膜厚が1nm以下、好ましくは0.5〜1nm程度の絶縁層4、6、8を製造することができる。この絶縁層4、6、8は、前記のように膜中の固定電荷が少なく、フラットバンド電位(Vfb)が低いことから、例えばトランジスタのゲート絶縁層として使用した場合に膜中の固定電荷および界面準位が少なく、フラットバンド電位(Vfb)が低いことから、トランジスタのゲート絶縁膜として使用した場合にIon特性に優れ、高いGmが得られ、Vthシフトが起こり難く、優れた電気的特性を有する絶縁膜である。
次に、前述したシリコン酸窒化膜(絶縁層)を形成するための基板処理システムの一例について説明する。図3は本発明に係る絶縁層を形成するために好適な基板処理システムの一例を示す概略構成図である。
この基板処理システム10の略中央には、ウエハWを搬送するための搬送室12が配設されている。この搬送室12の周囲を取り囲むように、ウエハWにプラズマ窒化処理を行うプラズマ処理装置(窒化処理装置)14、ウエハWに熱酸化処理を含む熱処理(アニール)を行う熱処理装置16、各処理室間の連通/遮断の操作を行うゲートバルブ(図示を省略)、搬送室12と大気搬送室18との間でウエハWの受渡しを行う二基のロードロックユニット20及び22が配設されている。
この基板処理システム10の略中央には、ウエハWを搬送するための搬送室12が配設されている。この搬送室12の周囲を取り囲むように、ウエハWにプラズマ窒化処理を行うプラズマ処理装置(窒化処理装置)14、ウエハWに熱酸化処理を含む熱処理(アニール)を行う熱処理装置16、各処理室間の連通/遮断の操作を行うゲートバルブ(図示を省略)、搬送室12と大気搬送室18との間でウエハWの受渡しを行う二基のロードロックユニット20及び22が配設されている。
ロードロックユニット20、22の横には、種々の予備冷却乃至冷却操作を行うための予備冷却ユニット24、冷却ユニット26がそれぞれ配設されている。尚、ロードロックユニット20、22を冷却ユニットとして使用する場合には、予備冷却ユニット24、冷却ユニット26は設けなくてもよい。搬送室12の内部には、搬送アーム28及び30が配設されており、前記各ユニットとの間でウエハWを搬送することができるようになっている。
上記ロードロックユニット20、22に接続して、搬送手段32、34が配備された大気搬送室18が設けられている。この大気搬送室18は、ダウンフローの清浄空気によりクリーンな環境が維持された状態にある。大気搬送室18には、カセットユニット36が接続されており、搬送手段32、34により、カセットユニット36上にセットされた4台のカセット38との間でウエハWを搬入出できるようになっている。また、大気搬送室18に隣接してアライメントチャンバー40が設けられており、ここでウエハWのアライメントが行われる。
また、基板処理システム10の各構成部は、CPUを備えたコンピュータを含む制御部42により制御される構成となっている。この制御部42には、工程管理者が基板処理システム10を管理するためにコマンドの入力操作等を行うキーボードや、基板処理システム10の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース44が接続されている。また、制御部42には、基板処理システム10で実行される各種処理を制御部42の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部46が接続されている。
そして、必要に応じて、ユーザーインターフェース44から指示等することにより任意のレシピを記憶部46から呼び出して制御部42に実行させることで、制御部42の制御下で、基板処理システム10での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、或いは他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
次に、上記基板処理システム10に用いる窒化処理装置であるプラズマ処理装置14について説明する。図4はプラズマ処理装置を示す断面構成図である。このプラズマ処理装置14は、複数のスロットを有する平面アンテナ、特にRLSA(Radial Line Slot Antenna:ラジアルラインスロットアンテナ)にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度且つ低電子温度のマイクロ波プラズマを発生させ得るRLSAマイクロ波プラズマ処理装置として構成されており、例えば1×1010〜5×1012/cm3 のプラズマ密度で、且つ0.5〜2[eV]の電子温度を有するプラズマによる処理が可能である。従って、例えばMOS(Metal−Oxide−Silicon)トランジスタなどの各種半導体装置の製造過程におけるゲート絶縁層の形成などの目的で好適に利用可能なものである。
尚、処理室内に後述するプレートを設ける場合は、第1のプラズマ領域S1では1〜2[eV]、第2のプラズマ領域S2では0.5〜1[eV]未満の電子温度となるので、低ダメージのプラズマ処理が可能となる。
上記プラズマ処理装置14は、気密に構成され、接地された略円筒状のチャンバー50を有している。チャンバー50の底壁50aの略中央部には円形の開口部が形成されており、底壁50aにはこの開口部と連通し、下方に向けて突出する排気室52が設けられている。チャンバー50内には被処理基板であるウエハWを水平に支持するためのAlN等のセラミックスからなる載置台54が設けられている。この載置台54は、排気室52の底部中央から上方に延びる円筒状のAlN等のセラミックスからなる支持部材56により支持されている。載置台54の外縁部にはウエハWをガイドするためのガイドリング58が設けられている。
また、載置台54には抵抗加熱型のヒータ60が埋め込まれており、このヒータ60はヒータ電源62から給電されることにより載置台54を加熱して、その熱で被処理基板であるウエハWを加熱する。このとき、例えば室温から800℃までの範囲で温度制御可能となっている。尚、チャンバー50の内周には、石英からなる円筒状のライナー64が設けられている。また、載置台54の外周部には、チャンバー50内を均一排気するため、多数の排気孔66aを有するバッフルプレート66が環状に設けられ、このバッフルプレート66は、複数の支柱68により支持されている。
上記載置台54には、ウエハWを支持して昇降させるためのウエハ支持ピン(図示せず)が載置台54の表面に対して出没可能に設けられている。載置台54の上方には、プラズマ中のイオンエネルギーを減衰させるためのプレート70が配備されている。このプレート70を用いることにより、薄膜、例えば1nm以下の薄い膜厚でシリコン窒化膜を形成する際に膜厚の制御性が良好になる利点がある。このプレート70は、例えば石英、サファイヤ、SiN、SiC、Al2 O3 、AlN等のセラミックスの誘電体や、ポリシリコン、シリコン等により構成されている。これらの中でも、メタルコンタミネーションを防止する上では、石英、SiN、ポリシリコン、シリコンの高純度材料が好ましい。そして、プレート70は、その外周部がチャンバー50内のライナー64から内側に向けて全周にわたって突起した支持部72と係合することにより支持されている。尚、プレート70は、他の方法で支持することもできる。
上記プレート70の取付け位置は、ウエハWに近接した位置が好ましく、プレート70とウエハWとの距離は、例えば3〜50mmが好ましく、25〜35mm程度とすることがより好ましい。この場合、プレート70の上面と透過板74(後述)の下面との距離は、例えば30〜150mmが好ましく、50〜100mm程度とすることがより好ましい。このような位置にプレート70を配備することにより、プラズマダメージを抑制しつつシリコンを均一に窒化することが可能になる。
プレート70を境界として、その上方には第1のプラズマ領域S1が形成され、その下方には、第2のプラズマ領域S2が形成される。第1のプラズマ領域S1と第2のプラズマ領域S2との容積は、同一か、或いは第2のプラズマ領域S2の方が小さくなるように設定することが好ましい。プレート70には、複数の貫通孔70aが形成されている。この貫通孔70aは、ウエハWの設置領域に対して貫通孔70aの配設領域が若干大きくなるように略均等に配置されている。
このプレート70は、プラズマのイオンエネルギー総量を低減させるイオンエネルギー低減手段として作用するものである。すなわち、誘電体のプレート70を配備することにより、主にプラズマ中のラジカルを透過させ、イオンの多くをブロックすることが可能になる。尚、図4では、プレート70を1枚設置したが、必要に応じてプレートを2枚以上重ねて配置することもできる。貫通孔70a等の開口面積やその比率などは、プラズマ窒化処理の対象や処理条件等に応じて適宜調整することができる。
また、チャンバー50の側壁には環状をなすガス導入部材76が設けられており、このガス導入部材76にはガス供給系78が接続されている。尚、ガス導入部材はシャワー状に配置してもよい。このガス供給系78は、例えばArガス供給源80、N2 ガス供給源82を有しており、これらガスが、それぞれガスライン84を介してガス導入部材76に至り、ガス導入部材76からチャンバー50内に導入される。ガスライン84の各々には、マスフローコントローラ86及びその前後に開閉バルブ88が設けられている。尚、前記N2 ガスに代えて、窒素含有ガスとしては、例えばNH3 ガス、N2 とH2 との混合ガス、ヒドラジンなどを用いることもできるが、水素を含まないN2 等の窒素含有ガスが好ましい。また、前記Arガスに代えて、Kr、Xe、Heなどの希ガスを用いることもできる。
上記排気室52の側面には排気管90が接続されており、この排気管90には高速真空ポンプを含む排気部92が隣接されている。そして、この排気部92を作動させることによりチャンバー50内のガスが、排気室52の空間52a内へ均一に排出され、排気管90を介して排気される。これによりチャンバー50内は所定の真空度、例えば0.133Paまで高速に減圧して圧力調整することが可能となっている。
チャンバー50の側壁には、プラズマ処理装置14に隣接する搬送室(図示せず)との間でウエハWの搬入出を行うための搬入出口94と、この搬入出口94を開閉するゲートバルブ96とが設けられている。チャンバー50の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部98が突出して設けられており、この支持部98に誘電体、例えば石英やAl2 O3 、AlN等のセラミックスからなり、マイクロ波を透過する透過板74がシール部材100を介して気密に設けられている。したがって、チャンバー50内は気密に保持される。
透過板74の上方には、載置台54と対向するように円板状の平面アンテナ部材102が設けられている。この平面アンテナ部材102はチャンバー50の側壁上端に係止されている。平面アンテナ部材102は、例えば表面が金または銀メッキされた銅板またはアルミニウム板からなり、マイクロ波を放射する多数のスロット状の孔104が所定のパターンで貫通して形成された構成となっている。この孔104は、例えば長溝状になされており、これら複数の孔104が例えば同心円状に配置されている。尚、この孔104を螺旋状や放射状に配置してもよい。孔104の長さや配列間隔は、マイクロ波の波長に応じて決定される。
この平面アンテナ部材102の上面には、真空よりも大きい誘電率を有する遅波材106が設けられている。この遅波材106は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くする機能を有している。チャンバー50の上面には、これら平面アンテナ部材102及び遅波材106を覆うように、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体108が設けられている。シールド蓋体108には、冷却水流路108aが形成されており、そこに冷却水を通流させることにより、シールド蓋体108、遅波材106、平面アンテナ部材102、透過板74を冷却するようになっている。尚、シールド蓋体108は接地されている。
シールド蓋体108の上壁の中央には、開口部が形成されており、この開口部には導波管110が接続されている。この導波管110の端部には、マッチング回路112を介してマイクロ波を発生するマイクロ波発生器114が接続されている。これにより、マイクロ波発生器114で発生した、例えば周波数2.45GHzのマイクロ波が導波管110を介して上記平面アンテナ部材102へ伝搬されるようになっている。マイクロ波の周波数としては、8.35GHz、1.98GHz等を用いることもできる。
この導波管110は、上記シールド蓋体108の開口部の上方へ延出する断面円形状の同軸導波管116と、この同軸導波管116の上端部にモード変換器118を介して接続された水平方向に延びる矩形導波管120とを有している。矩形導波管120と同軸導波管116との間のモード変換器118は、矩形導波管120内をTEモードで伝搬するマイクロ波をTEMモードに変換する機能を有している。同軸導波管116の中心には内導体116aが延在しており、内導体116aは、その下端部において平面アンテナ部材102の中心に接続固定されている。これにより、マイクロ波は、同軸導波管116の内導体116aを介して平面アンテナ部材102へ放射状に効率よく均一に伝搬される。
このように構成されたRLSA方式のプラズマ処理装置14においては、以下のような手順でウエハWのシリコン層を直接窒化してシリコン窒化膜を形成する等の処理を行うことができる。まず、ゲートバルブ96を開にして搬入出口94からシリコン層が形成されたウエハWをチャンバー50内に搬入し、載置台54上に載置する。そして、ガス供給系78のArガス供給源80及びN2 ガス供給源82から、Arガス、N2 ガスを所定の流量でガス導入部材76を介してチャンバー50内に導入する。また、チャンバー50内を所定の圧力に調整し、ウエハWの温度を所定温度まで加熱し、維持する。
次に、マイクロ波発生器114からのマイクロ波を、マッチング回路112を経て導波管110に導き、矩形導波管120、モード変換器118、及び同軸導波管116を順次通過させて内導体116aを介して平面アンテナ部材102に供給し、平面アンテナ部材102の孔104(スロット)から透過板74を介してチャンバー50内におけるウエハWの上方空間に放射させる。マイクロ波は、矩形導波管120内ではTEモードで伝搬し、このTEモードのマイクロ波はモード変換器118でTEMモードに変換されて、同軸導波管116内を平面アンテナ部材102に向けて伝搬されていく。この際、マイクロ波発生器114のパワーは、0.5〜5kWとすることが好ましい。
平面アンテナ部材102から透過板74を経てチャンバー50に放射されたマイクロ波によりチャンバー50内で電磁界が形成され、Arガス、N2 ガスがプラズマ化する。このマイクロ波プラズマは、マイクロ波が平面アンテナ部材102の多数の孔104から放射されることにより、略1×1010〜5×1012/cm3 の高密度で、且つウエハW近傍では、略1.5[eV]以下の低電子温度プラズマとなる。
このようにして形成されるマイクロ波プラズマは、下地膜へのイオン等によるプラズマダメージが少ないものであるが、チャンバー50内に誘電体のプレート70を設けて、プラズマを生成する第1のプラズマ領域S1と、プレート70を通過したプラズマによってウエハWを処理する第2のプラズマ領域S2に分離したことにより、第2のプラズマ領域S2内のイオンエネルギーが大幅に減衰され、基板の直上のシース電圧を低くすることができる。また、プラズマの電子温度を1[eV]以下、より好ましくは0.7[eV]以下に低減することが可能になり、プラズマダメージをより一層低減できる。そして、プラズマ中の活性種、主として窒素ラジカルなどの作用によって、直接シリコン中にNを導入することが可能になり、均一なSiN膜を形成することができる。
次に、前述した基板処理システム10に用いる熱処理装置16について説明する。図5は熱処理(アニール処理)を行うための熱処理装置を示す断面構成図である。図5に示すように、この熱処理装置16は、制御性がよい短時間アニール(RTA:Rapid Thermal Annealing)を行うためのRTP装置として構成されており、例えばウエハWに形成した薄膜に800〜1200℃程度の高温領域での熱酸化処理(アニール処理)などに用いることができる。
この熱処理装置16は、円筒状のプロセスチャンバー122を有しており、このプロセスチャンバー122の下方には下部発熱ユニット124がOリング等のシール部材126を介して着脱可能に気密に設けられている。また、プロセスチャンバー122の上方には、下部発熱ユニット124と対向するように上部発熱ユニット128がOリング等のシール部材130を介して着脱可能に気密に設けられている。これにより、チャンバー122内は気密になされている。上記下部発熱ユニット124は、図示しない冷却水流路が形成された冷水ジャケット132の上面に複数配列された加熱手段としてのタングステンランプ134を有している。
同様に、上記上部発熱ユニット128は、図示しない冷却水流路が形成された水冷ジャケット136と、その下面に複数配列された加熱手段としてのタングステンランプ138とを有している。尚、ランプとしては、タングステンランプ134、138に限らず、例えばハロゲンランプ、Xeランプ、水銀ランプ、フラッシュランプ等でもよい。このように、プロセスチャンバー122内において互いに対向して配備された各タングステンランプ134、138は、図示しない電源と、そこからの電力供給量を調節する制御部42に接続されていることにより、発熱量を制御できるようになっている。
下部発熱ユニット124と上部発熱ユニット128との間には、ウエハWを支持するためのウエハ支持部140が設けられている。このウエハ支持部140は、ウエハWをプロセスチャンバー122内の処理空間に保持した状態で支持するためのウエハ支持ピン140aと、処理中にウエハWの温度を計測するためのホットライナー142を支持するライナー設置部142bを有している。また、ウエハ支持部140は、図示しない回転機構と連結されており、ウエハ支持部140を全体として鉛直軸廻りに回転させる。これにより、処理中にウエハWが所定速度で回転し、熱処理の均一化が図られる。
チャンバー122の下方には、パイロメーター144が配置されており、熱処理中にホットライナー142からの熱線を、ポート144a及び光ファイバー144bを介してパイロメーター144で計測することにより、間接的にウエハWの温度を把握できるようになっている。尚、直接ウエハWの温度を計測するようにしてもよい。また、ホットライナー142の下方には、下部発熱ユニット124のタングステンランプ134との間に石英部材146が介在配置されており、図示のように前記ポート144aは、この石英部材146に設けられている。尚、ポート144aを複数配置することも可能である。
さらに、ウエハWの上方にも、上部発熱ユニット128のタングステンランプ138との間に石英部材148が介在配置されている。また、ウエハWの周囲を囲むように、チャンバー122の内周面にも石英部材150が配設されている。尚、ウエハWを支持して昇降させるためのリフターピン(図示せず)が、ホットライナー142を貫通して設けられており、ウエハWの搬入出に使用される。
また、プロセスチャンバー122の側部には、ガス導入管152に接続されたガス供給源154が配備されており、プロセスチャンバー122の処理空間内に、少なくともN2 Oガスを供給できるようになっている。他のガスとしては、例えばO2 ガス、Arガス等を必要に応じて導入できるようになっている。また、プロセスチャンバー122の下部には、排気管156が設けられており、図示しない排気装置により、プロセスチャンバー122内を真空引き、或いは減圧して圧力調整できるように構成されている。
以上のように構成される熱処理装置16において、プロセスチャンバー122内のウエハ支持部140にウエハWをセットした後、気密な空間を形成する。次いで、制御部42の制御の下、図示しない電源から所定の電力を下部発熱ユニット124及び上部発熱ユニット128の各タングステンランプ134、138に供給してオン(入)にすると、各タングステンランプ134、138が発熱し、発生した熱が石英部材146、148を通過してウエハWに至り、レシピに基づく条件(昇温レート、加熱温度など)でウエハWが上下から急速に加熱される。ウエハWを加熱しながら、図示しない排気装置を作動させて排気管156から排気を行うことにより、チャンバー122内を減圧状態とする。
熱処理の間は、図示しない回転機構によりウエハ支持部140を全体として鉛直軸廻りに所定の回転速度で回転させることにより、ウエハWを回転させる。その結果、ウエハWへの供給熱量の均一性が確保される。
また、熱処理中にはホットライナー142の温度をパイロメーター144により計測し、間接的にウエハWの温度を計測できる。パイロメーター144により計測された温度データは、制御部42にフィードバックされ、レシピにおける設定温度との間に差がある場合には、タングステンランプ134、138への電力供給が調節される。ここでのプロセス条件は、先に説明したように、第1のアニール工程では、少なくともN2 Oガスを供給し、処理圧力を50〜70Torrの範囲内、好ましくは55〜65Torrの範囲内に設定する。この処理圧力が50Torrよりも低い場合い、或いは70Torrよりも高い場合には、後述するように膜質の改善に大きく寄与するN2 O分子の状態で存在する割合が急激に低下し、好ましくないからである。
また処理温度は900℃以上の範囲、好ましくは1000〜1200℃の範囲内である。処理温度が900℃よりも低いと、酸化が十分に行われないばかりか、膜中に酸素を十分に入れることができずにシリコン基板との界面に一定レベルの酸素を供給することができない。また処理温度が1200℃よりも高くなると、熱処理装置16の構成部材として特別な耐熱性の高い部材を用いなければならないので、装置コストが急激に上昇して好ましくない。
上記した熱処理が終了した後は、下部発熱ユニット124及び上部発熱ユニット128のタングステンランプ134、138をオフにする。そして、プロセスチャンバー122内に、図示しないパージポートより窒素等のパージガスを流し込みつつ排気管156から排気してウエハWを冷却する。その後、冷却されたウエハWをプロセスチャンバー122から排出する。
<半導体装置の製造方法>
以上のように構成される半導体装置製造システム10では、図1に示すステップS1〜S2(第1実施例)、ステップS1〜S3(第2実施例)、ステップS1〜S4(第3実施例)の内のいずれかの一連の処理を実施し、単結晶シリコンや多結晶シリコンの表面に良質な絶縁膜4、6、8(図2参照)を形成できる。このようにして製造された絶縁膜は、例えばトランジスタなどの各種半導体装置の製造において、ゲート絶縁層として利用可能である。その好適な態様として、次世代デバイスにおける薄膜、例えば膜厚が1nm以下、好ましくは0.5〜1nmのゲート絶縁層の形成に特に有用である。図6は、トランジスタの製造過程で本発明の絶縁層の形成方法を適用した例を説明する図面である。
以上のように構成される半導体装置製造システム10では、図1に示すステップS1〜S2(第1実施例)、ステップS1〜S3(第2実施例)、ステップS1〜S4(第3実施例)の内のいずれかの一連の処理を実施し、単結晶シリコンや多結晶シリコンの表面に良質な絶縁膜4、6、8(図2参照)を形成できる。このようにして製造された絶縁膜は、例えばトランジスタなどの各種半導体装置の製造において、ゲート絶縁層として利用可能である。その好適な態様として、次世代デバイスにおける薄膜、例えば膜厚が1nm以下、好ましくは0.5〜1nmのゲート絶縁層の形成に特に有用である。図6は、トランジスタの製造過程で本発明の絶縁層の形成方法を適用した例を説明する図面である。
図6(A)に示すとおり、P型もしくはN型のシリコン基板よりなる半導体ウエハWに、ウエル(図示せず)を形成し、更に例えばLOCOS法により素子分離層200を形成する。尚、素子分離層200は、STI(Shallow Trench Isolation)により形成してもよい。
次いで、図6(B)に示すように、図1のステップS1〜S2、或いはステップS1〜S3、或いはステップS1〜S4の手順に従い、ウエハWの表面に絶縁層としてのゲート絶縁層202を形成する。このゲート絶縁層202の膜厚は、目的とするデバイスによっても異なるが、好ましくは0.5〜1nm程度とすることができる。
そして、形成したゲート絶縁膜202上に、例えば400℃を越える温度条件でCVDによりポリシリコン層204を形成した後、フォトリソグラフィー技術によりパターン形成したマスクを用いてエッチングしてゲート電極を形成する。尚、ゲート電極構造は、ポリシリコン層204の単層に限らず、ゲート電極の比抵抗を下げ、高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、コバルト、ニッケル、それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。このようにゲート電極を形成した後、イオン注入及び活性化処理を行ってソース/ドレイン(図示を省略)を形成し、絶縁膜によるサイドウォール206を形成することにより、図6(C)に示すように半導体装置としてMOS構造のトランジスタ210を製造できる。
<N2 Oガスの優位性の検証>
次にシリコン窒化膜を酸化(アニール)する際に用いる処理ガスとしてN2 Oガスが酸化ガスとして一般的な酸素ガスよりも好適なガスであることを示す実験を行ったので、その評価結果について説明する。図7は本発明の第1実施例における第1のアニール工程を、N2 Oガスと酸素ガスとで行った場合の、各々の酸窒化膜中の酸素と窒素のプロファイルを示すグラフである。
次にシリコン窒化膜を酸化(アニール)する際に用いる処理ガスとしてN2 Oガスが酸化ガスとして一般的な酸素ガスよりも好適なガスであることを示す実験を行ったので、その評価結果について説明する。図7は本発明の第1実施例における第1のアニール工程を、N2 Oガスと酸素ガスとで行った場合の、各々の酸窒化膜中の酸素と窒素のプロファイルを示すグラフである。
実験では、図4に示すものと同様の構成を有するプラズマ処理装置14を用い、ウエハWの単結晶シリコンの表面にシリコン窒化膜(SiN膜)を形成した。プラズマ窒化処理の条件は、処理ガスとしてArガスとN2ガスを用い、流量は Ar/N2=1000/200mL/min(sccm)、ウエハ温度は600 ℃、圧力は200Pa(1.5Torr)とし、マイクロ波パワーは1.5kW、処理時間36秒で行なった。
次に、図5に示すものと同様の構成の熱処理装置16を用い、シリコン窒化膜(SiN膜)が形成されたウエハWをN2O雰囲気で熱処理(第1のアニール処 理)し、シリコン酸窒化膜(SiON膜)を形成した。比較のため同様にシリコン窒化膜(SiN膜)が形成されたウエハWに対してN2Oガス雰囲気の代りに 、シリコン窒化膜の酸化時に一般的に広く用いられるO2ガス雰囲気で熱処理し 、シリコン酸窒化膜(SiON膜)を形成した。
以上のようにして形成されたシリコン酸窒化膜(SiON膜)中の酸素原子(O1s)および窒素原子(N1s)の膜厚方向における原子分布を、角度分解型X線光電子分光法(Angle Resolved X-ray Photoelectron Spectroscopy :AR-XPS )を使用して測定した。その結果を図7(A),(B)に示した。図7(A)の縦軸は規格化した酸素原子(O1s)の濃度を示し、横軸は規格化した深さであり、目盛り0が表面、目盛り1がSi濃度50%のSiON−Si界面を示す。
また、図7(B)の縦軸は規格化した窒素原子(N1s)の濃度を示し、横軸は規格化した深さであり、目盛り0が表面、目盛り1がSi濃度50%のSiON−Si界面を示す。なお、図7(A),(B)においては、規格化したシリコン原子(Si2p)の濃度も示している。
図7(A),(B)より、N2Oガス雰囲気で熱処理した場合には、O2ガス を含む雰囲気で熱処理した場合に比べ、シリコン酸窒化膜(SiON膜)の表面付近では酸素原子(O1s)が少なく(窒素原子N1sは多く)、シリコンとの界面近くでは、逆に酸素原子(O1s)が多く(窒素原子N1sは少なく)分布しており、良好な結果を示していることがわかる。処理ガスによるこのような膜質の相違は、N2Oガスで酸化処理した場合とO2ガスで酸化処理した場合とで 、O原子がシリコン窒化膜(SiN膜)を拡散する際の拡散の挙動が異なるためであると考えられる。
そして、N2Oガスを用いて熱酸化処理したシリコン酸窒化膜では、図7(A ),(B)に示すように、表面側からSiON−Si界面へ向けて膜厚方向に酸素が徐々に減少する濃度勾配を有し、かつSiON−Si界面まで一定量の酸素が存在するプロファイルを示し、また、窒素も膜の深さ方向に濃度勾配を有し、前記界面領域に酸素と窒素が存在する(SiON)プロファイルになっている。このように、N2Oガスを用いて熱酸化処理したシリコン酸窒化膜では、O2ガ スを用いて熱酸化処理した場合に比べてSiON−Si界面に酸素原子(O1s)が多く(窒素原子N1sは少なく)分布するプロファイルを示し、良好な結果を示すことがわかる。
このようにSiON−Si界面に酸素が導入されることにより固定電荷が減少し、界面準位が小さくなる。特に図7(B)に示すように、SiON膜中の窒素濃度のプロファイルにおける変化の幅は、N2 O酸化処理の方がO2 酸化処理の場合よりも小さくなっており、従って、膜厚方向において窒素濃度をより均一化して窒素濃度のプロファイルを改善することができる。従って、このシリコン酸窒化膜によってゲート絶縁膜を形成したトランジスタにおけるモビリティが向上し、GmやIon特性の向上とVthシフトの抑制が図られるとともに、リーク電流密度(Jg)が小さくなり、リーク電流が抑制される。
<アニール工程でのプロセス圧力の検証>
次に、シリコン窒化膜を酸化(アニール)する際に優位性の高いN2 Oガスを用いた時のプロセス圧力について検証を行ったので、その評価結果について説明する。図8はN2 Oガスの分解反応形態を示す図であり、チャンバー内に供給したN2 Oガスが解離して反応した時に、チャンバー内でN2 O分子として存在する確率を示している。ここで確率kは以下の数式1で与えられる。
次に、シリコン窒化膜を酸化(アニール)する際に優位性の高いN2 Oガスを用いた時のプロセス圧力について検証を行ったので、その評価結果について説明する。図8はN2 Oガスの分解反応形態を示す図であり、チャンバー内に供給したN2 Oガスが解離して反応した時に、チャンバー内でN2 O分子として存在する確率を示している。ここで確率kは以下の数式1で与えられる。
k=A・Tb ・exp(−E/RT) … (1)
ただし、Aは前指数因子(mole−cm−sec−K)、Tは温度(deg)、bは温度係数、Eは活性化エネルギー(KJoule/mole)、Rは気体定数(cal・deg−1・mel−1)である。尚、図8中の”M”はいずれのガス種でもよいことを示す。
ただし、Aは前指数因子(mole−cm−sec−K)、Tは温度(deg)、bは温度係数、Eは活性化エネルギー(KJoule/mole)、Rは気体定数(cal・deg−1・mel−1)である。尚、図8中の”M”はいずれのガス種でもよいことを示す。
図9はチャンバー内へN2 Oガスを供給した時のプロセス圧力と各ガス種の濃度との関係のシミュレーション結果を示すグラフである。尚、ガス温度は1000℃である。ここではN2 Oガスの流量は2slmであり、ガス温度(チャンバー内温度)は1000℃である。またプロセス圧力を1〜600Torrの範囲で変化させている。図9に示すように、N2 Oガスの初期濃度は直線Aで示すように、プロセス圧力の増加に伴って直線的増加をしているが、このN2 Oガスは、図8に示す分解解離反応に従って分解乃至解離し、種々のガス種、或いはイオン、すなわちO2 、O、N、N2 、NO、N2 O、NO2 が上記数式1に従って形成される。
図9から明らかなように、電気的特性が良好な絶縁層を形成するために大きく寄与するN2 Oガス濃度(曲線B)が最も高くなるプロセス圧力は略60Torrであり、この60Torrをピークとして、プロセス圧力が低下するに従って、或いは増加するに従ってN2 Oガス濃度はそれぞれ次第に低下している。従って、アニール効率を向上させてスループットを上げるために、シリコン窒化膜をアニール処理する時の最適なプロセス圧力は60Torr中心とした50〜70Torrの範囲内であることが理解できる。
実際のアニール処理において、プロセス圧力を50Torrより低く設定した場合、或いは70Torrより高く設定した場合には、アニール処理時間が増えてしまった。従って、上述したように最適なプロセス圧力は60Torr中心とした50〜70Torrの範囲内であることが確認できた。
尚、本発明は、上記各実施例に限定されるものではなく、種々の変形が可能のである。例えば第1の窒化工程ではRLSA方式のプラズマ処理装置を用いたが、これに限定されず、リモートプラズマ方式、ICP方式、ECR方式、表面反射波方式、CCP方式、マグネトロン方式等の各種のプラズマ処理装置を使用することができる。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、LCD基板、セラミック基板等にも本発明を適用することができる。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、LCD基板、セラミック基板等にも本発明を適用することができる。
2 シリコン窒化膜
4,6,8 シリコン酸窒化膜(絶縁層)
10 基板処理システム
12 搬送室
14 プラズマ処理装置(窒化処理装置)
16 熱処理装置
18 大気搬送室
42 制御部
46 記憶部
50 チャンバー
54 載置台
74 透過板
76 ガス導入部材
78 ガス供給系
102 平面アンテナ部材
106 遅波材
110 導波管
114 マイクロ波発生器
122 プロセスチャンバー
124 下部発熱ユニット
128 上部発熱ユニット
134,138 タングステンランプ
140 ウエハ支持部
202 ゲート絶縁層
210 トランジスタ(半導体装置)
W 半導体ウエハ(被処理体)
4,6,8 シリコン酸窒化膜(絶縁層)
10 基板処理システム
12 搬送室
14 プラズマ処理装置(窒化処理装置)
16 熱処理装置
18 大気搬送室
42 制御部
46 記憶部
50 チャンバー
54 載置台
74 透過板
76 ガス導入部材
78 ガス供給系
102 平面アンテナ部材
106 遅波材
110 導波管
114 マイクロ波発生器
122 プロセスチャンバー
124 下部発熱ユニット
128 上部発熱ユニット
134,138 タングステンランプ
140 ウエハ支持部
202 ゲート絶縁層
210 トランジスタ(半導体装置)
W 半導体ウエハ(被処理体)
Claims (10)
- 被処理基板の表面に絶縁層を形成する方法において、
前記被処理基板の表面に露出するシリコンを窒化処理して前記シリコン基板の表面にシリコン窒化膜を形成する第1の窒化工程と、
前記シリコン窒化膜が形成された被処理基板をN2 O雰囲気中で、且つ圧力を50〜70Torr(6665〜9331Pa)の範囲内に維持した状態で熱処理してシリコン酸窒化膜を形成する第1のアニール工程と、
を有することを特徴とする絶縁層の形成方法。 - 前記第1のアニール工程の後に、前記シリコン酸窒化膜を窒化処理する第2の窒化工程を有することを特徴とする請求項1記載の絶縁層の形成方法。
- 前記第2の窒化処理の後に、前記被処理基板を熱処理する第2のアニール工程を有することを特徴とする請求項2記載の絶縁層の形成方法。
- 前記第1のアニール工程における熱処理温度は1000〜1200℃の範囲内であることを特徴とする請求項1乃至3のいずれかに記載の絶縁層の形成方法。
- 前記第1の窒化工程では窒素含有プラズマの存在下により窒化処理を行うことを特徴とする請求項1乃至4のいずれかに記載の絶縁層の形成方法。
- 前記絶縁層は、トランジスタに用いられるゲート絶縁層であることを特徴とする請求項1乃至5のいずれかに記載の絶縁層の形成方法。
- 請求項1乃至6のいずれかに記載の絶縁層の形成方法によりゲート絶縁層を形成する工程を含むことを特徴とする半導体装置の製造方法。
- コンピュータ上で動作し、請求項1乃至6のいずれかに記載の絶縁層の形成方法を実行するように、窒化処理装置と熱処理装置とを備えた基板処理システムを制御する制御プログラム。
- コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
請求項1乃至6のいずれかに記載の絶縁層の形成方法を実行するように窒化処理装置と熱処理装置とを備えた基板処理システムを制御する制御プログラムを記憶するコンピュータ読み取り可能な記憶媒体。 - 被処理基板のシリコンを窒化処理する窒化処理装置と、被処理基板を熱処理する熱処理装置とを備えた基板処理システムであって、
請求項1乃至6のいずれかに記載の絶縁層の形成方法を実行するように制御する制御部を備えたことを特徴とする基板処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007093462A JP2008251959A (ja) | 2007-03-30 | 2007-03-30 | 絶縁層の形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007093462A JP2008251959A (ja) | 2007-03-30 | 2007-03-30 | 絶縁層の形成方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008251959A true JP2008251959A (ja) | 2008-10-16 |
Family
ID=39976532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007093462A Pending JP2008251959A (ja) | 2007-03-30 | 2007-03-30 | 絶縁層の形成方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008251959A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195570A (ja) * | 2011-03-02 | 2012-10-11 | Hitachi Kokusai Electric Inc | 基板処理装置及び基板処理方法 |
JP2013513235A (ja) * | 2009-12-02 | 2013-04-18 | アプライド マテリアルズ インコーポレイテッド | 非炭素ラジカル成分cvd膜向けの酸素ドーピング |
-
2007
- 2007-03-30 JP JP2007093462A patent/JP2008251959A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513235A (ja) * | 2009-12-02 | 2013-04-18 | アプライド マテリアルズ インコーポレイテッド | 非炭素ラジカル成分cvd膜向けの酸素ドーピング |
JP2012195570A (ja) * | 2011-03-02 | 2012-10-11 | Hitachi Kokusai Electric Inc | 基板処理装置及び基板処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7960293B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
US8158535B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
US8247331B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
JP4926219B2 (ja) | 電子デバイス材料の製造方法 | |
JP5073645B2 (ja) | プラズマ酸化処理方法および半導体装置の製造方法 | |
KR100966927B1 (ko) | 절연막의 제조 방법 및 반도체 장치의 제조 방법 | |
JP5276437B2 (ja) | 窒化珪素膜の形成方法、半導体装置の製造方法、およびプラズマcvd装置 | |
JP4509864B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
JP4522916B2 (ja) | プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 | |
KR100980528B1 (ko) | 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법 | |
WO2010038900A1 (ja) | 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマcvd装置 | |
JP5339327B2 (ja) | プラズマ窒化処理方法および半導体装置の製造方法 | |
WO2010038654A1 (ja) | シリコン酸化膜の形成方法及び装置 | |
WO2010038887A1 (ja) | 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置 | |
WO2006112388A1 (ja) | 半導体装置の製造方法、半導体装置、プラズマ窒化処理方法、制御プログラム及びコンピュータ記憶媒体 | |
JP2008251959A (ja) | 絶縁層の形成方法及び半導体装置の製造方法 | |
WO2010038888A1 (ja) | 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置 | |
JP2010135812A (ja) | 半導体装置の製造方法 |